JPH08330732A - 多層基板とその製造方法 - Google Patents
多層基板とその製造方法Info
- Publication number
- JPH08330732A JPH08330732A JP15985595A JP15985595A JPH08330732A JP H08330732 A JPH08330732 A JP H08330732A JP 15985595 A JP15985595 A JP 15985595A JP 15985595 A JP15985595 A JP 15985595A JP H08330732 A JPH08330732 A JP H08330732A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- particle film
- circuit patterns
- metal particle
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 絶縁層を介して多層に積層された回路パター
ン間を接続するスルーホールの電気的接続部の信頼性を
高め、スルーホールの各層間の電気抵抗を低くする。 【構成】 複数の絶縁層１２を介して複数の回路パター
ン１３の層が形成され、この複数の回路パターン１３を
貫通して透孔１６ａが形成されている。透孔１６ａの表
面に粒径が１００Å程度で独立分散型の超微粒子の金属
による金属粒子膜２０を形成し、この金属粒子膜２０の
表面に、導電性ペーストを塗布してスルーホール１６を
形成する。
ン間を接続するスルーホールの電気的接続部の信頼性を
高め、スルーホールの各層間の電気抵抗を低くする。 【構成】 複数の絶縁層１２を介して複数の回路パター
ン１３の層が形成され、この複数の回路パターン１３を
貫通して透孔１６ａが形成されている。透孔１６ａの表
面に粒径が１００Å程度で独立分散型の超微粒子の金属
による金属粒子膜２０を形成し、この金属粒子膜２０の
表面に、導電性ペーストを塗布してスルーホール１６を
形成する。
Description
【０００１】
【産業上の利用分野】この発明は、絶縁性の基板表面に
銅箔等の回路パターンが複数の層に積層された多層基板
とその製造方法に関する。
銅箔等の回路パターンが複数の層に積層された多層基板
とその製造方法に関する。
【０００２】
【従来の技術】従来、特開平２−１９４６９７号公報に
開示されているように、絶縁層を介して複数のプリント
配線が形成された多層基板のスルーホールは、スルーホ
ール内壁面にメッキによる導体層を形成しているものが
あった。また、図４に示すように、絶縁層２間に、銅箔
により導体パターン４が形成され、この導体パターン４
を電気的に接続した導電性ペースト６によるスルーホー
ル８が形成されたものもあった。この導電性ペースト６
は、樹脂中に銀粒子が混合されたもので、ピンによりス
ルーホール内壁面に塗布後、焼き付けて完成するもので
ある。
開示されているように、絶縁層を介して複数のプリント
配線が形成された多層基板のスルーホールは、スルーホ
ール内壁面にメッキによる導体層を形成しているものが
あった。また、図４に示すように、絶縁層２間に、銅箔
により導体パターン４が形成され、この導体パターン４
を電気的に接続した導電性ペースト６によるスルーホー
ル８が形成されたものもあった。この導電性ペースト６
は、樹脂中に銀粒子が混合されたもので、ピンによりス
ルーホール内壁面に塗布後、焼き付けて完成するもので
ある。
【０００３】
【発明が解決しようとする課題】上記従来の技術の前者
の場合、スルーホールの内壁面にメッキを施すための工
程が複雑であり、工数がかかるものであった。また、上
記従来の技術の後者の場合、多層基板内部の導体パター
ン４の端面に接触する導電性ペースト６の接触状態が良
くなく、比較的抵抗の高い状態となってしまうものであ
った。これは、スルーホール形成時のドリリングやパン
チングによる透孔内面が、粗面になっているため、導電
性ペースト６中の銀粒子が、スルーホール８の内面に露
出した導体パターン端面に良好に接触しないためであ
る。また、導電性ペースト中の銀粒子は、鱗片状の１０
μｍ以上の大きさであり、スルーホール８内の数十μｍ
程度の厚さの銅箔の端面に、十分な接触面積では接触し
にくいものであった。従って、この多層基板の各層間の
スルーホール８による抵抗値が数百ｍΩ以上の比較的高
い抵抗値を示してしまうものであった。
の場合、スルーホールの内壁面にメッキを施すための工
程が複雑であり、工数がかかるものであった。また、上
記従来の技術の後者の場合、多層基板内部の導体パター
ン４の端面に接触する導電性ペースト６の接触状態が良
くなく、比較的抵抗の高い状態となってしまうものであ
った。これは、スルーホール形成時のドリリングやパン
チングによる透孔内面が、粗面になっているため、導電
性ペースト６中の銀粒子が、スルーホール８の内面に露
出した導体パターン端面に良好に接触しないためであ
る。また、導電性ペースト中の銀粒子は、鱗片状の１０
μｍ以上の大きさであり、スルーホール８内の数十μｍ
程度の厚さの銅箔の端面に、十分な接触面積では接触し
にくいものであった。従って、この多層基板の各層間の
スルーホール８による抵抗値が数百ｍΩ以上の比較的高
い抵抗値を示してしまうものであった。
【０００４】この発明は、上記従来の技術に鑑みて成さ
れたもので、絶縁層を介して多層に積層された回路パタ
ーン間を接続するスルーホールの電気的接続部の信頼性
を高ま、スルーホールの各層間の電気抵抗を低くした多
層基板とその製造方法を提供することを目的とする。
れたもので、絶縁層を介して多層に積層された回路パタ
ーン間を接続するスルーホールの電気的接続部の信頼性
を高ま、スルーホールの各層間の電気抵抗を低くした多
層基板とその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明は、複数の絶縁
層を介して複数の回路パターンの層が形成され、この複
数の回路パターンを貫通して透孔が形成され、この透孔
表面に粒径が１００Å程度で独立分散型の超微粒子の金
属による金属粒子膜を形成した多層基板である。さら
に、この金属粒子膜の表面に、導電性ペーストを塗布し
てスルーホールを形成したものである。
層を介して複数の回路パターンの層が形成され、この複
数の回路パターンを貫通して透孔が形成され、この透孔
表面に粒径が１００Å程度で独立分散型の超微粒子の金
属による金属粒子膜を形成した多層基板である。さら
に、この金属粒子膜の表面に、導電性ペーストを塗布し
てスルーホールを形成したものである。
【０００６】またこの発明は、プリプレグ等による複数
の絶縁層を介して複数の回路パターンの層を形成し、こ
の複数の回路パターンの所定位置に透孔を形成し、この
透孔表面に独立分散型の金属超微粒子を塗布し、２４０
℃〜３００℃の温度で焼き付けて金属粒子膜を形成し、
さらに、この金属粒子膜の表面に、導電性ペーストを塗
布して導電性のスルーホールを形成する多層基板の製造
方法である。
の絶縁層を介して複数の回路パターンの層を形成し、こ
の複数の回路パターンの所定位置に透孔を形成し、この
透孔表面に独立分散型の金属超微粒子を塗布し、２４０
℃〜３００℃の温度で焼き付けて金属粒子膜を形成し、
さらに、この金属粒子膜の表面に、導電性ペーストを塗
布して導電性のスルーホールを形成する多層基板の製造
方法である。
【０００７】
【作用】この発明の多層基板は、導電性スルーホール形
成部分の導体部分を、透孔表面に金属粒子膜を形成した
後に、導電性ペーストによる導体層を形成したので、金
属粒子膜の金属微粒子が、透孔内面の導電体パターン端
面の微細な凹部にもこの金属粒子が浸入し、スルーホー
ル内で広い接触面積による確実な接触状態が得られ、信
頼性の高い電気的接続となり、各層間のスルーホールの
電気抵抗がきわめて低いものである。
成部分の導体部分を、透孔表面に金属粒子膜を形成した
後に、導電性ペーストによる導体層を形成したので、金
属粒子膜の金属微粒子が、透孔内面の導電体パターン端
面の微細な凹部にもこの金属粒子が浸入し、スルーホー
ル内で広い接触面積による確実な接触状態が得られ、信
頼性の高い電気的接続となり、各層間のスルーホールの
電気抵抗がきわめて低いものである。
【０００８】
【実施例】以下、この発明の実施例について図面に基づ
いて説明する。図１、図２はこの発明の第一実施例の多
層基板を示すもので、この実施例の多層基板１０は、イ
ミド系樹脂を用いた絶縁性の樹脂シートであるプリプレ
グ１２に、銅箔の回路パターン１３を形成したもので、
プリプレグ１２の厚さは、例えば０．３ｍｍ程度であ
り、銅箔の厚さは数十μｍ程度である。この回路パター
ン１３の所定のランド部１５には、スルーホール１６が
形成される。スルーホール１６を形成する透孔１６ａ
は、直径が０．１ｍｍ〜１．０ｍｍである。また、回路
パターン１３が形成されたプリプレグ１２は、複数枚積
層され、その最下層のプリプレグ１２の裏面にも回路パ
ターン１３が形成されている。
いて説明する。図１、図２はこの発明の第一実施例の多
層基板を示すもので、この実施例の多層基板１０は、イ
ミド系樹脂を用いた絶縁性の樹脂シートであるプリプレ
グ１２に、銅箔の回路パターン１３を形成したもので、
プリプレグ１２の厚さは、例えば０．３ｍｍ程度であ
り、銅箔の厚さは数十μｍ程度である。この回路パター
ン１３の所定のランド部１５には、スルーホール１６が
形成される。スルーホール１６を形成する透孔１６ａ
は、直径が０．１ｍｍ〜１．０ｍｍである。また、回路
パターン１３が形成されたプリプレグ１２は、複数枚積
層され、その最下層のプリプレグ１２の裏面にも回路パ
ターン１３が形成されている。
【０００９】スルーホール１６には、複数のプリプレグ
１２に渡って形成された透孔１６ａの表面に、独立分散
型の超微粒子の金属による金属粒子膜２０が形成されて
いる。金属粒子膜２０の金属は、銀、金、パラジウム等
が使用可能であり、金属超微粒子の直径は、１００Å程
度である。また、膜厚は、例えば０．２５μｍ〜２μｍ
程度である。金属粒子膜２０の表面には、銀ペースト等
の導電性ペースト１７が塗布されている。
１２に渡って形成された透孔１６ａの表面に、独立分散
型の超微粒子の金属による金属粒子膜２０が形成されて
いる。金属粒子膜２０の金属は、銀、金、パラジウム等
が使用可能であり、金属超微粒子の直径は、１００Å程
度である。また、膜厚は、例えば０．２５μｍ〜２μｍ
程度である。金属粒子膜２０の表面には、銀ペースト等
の導電性ペースト１７が塗布されている。
【００１０】この実施例の多層基板１０の製造方法は、
周知の方法により銅箔を表裏面に張りつけ、加熱し硬化
させた後回路パターン１３をエッチングにより形成す
る。さらに、硬化前のプリプレグ１２を両面に位置合わ
せして積層し、その上面及び下面に銅箔を設け、加熱し
て貼り合わせる。そして、積層されたプリプレグ１２の
上面及び下面に回路パターン１３を形成し、所定のスル
ーホール形成部分であるランド部１５に透孔１６ａを、
レーザ光、パンチまたはドリル等により形成する。この
後、透孔１６ａの内面をエアまたはエッチング液等を吹
き付けて削りカスを除去し、その内表面に、独立分散型
の金属超微粒子を塗布し、焼成して金属粒子膜２０を形
成する。金属微粒子は、溶剤中にコロイド状になったも
のを、ピン等により塗布、または吹き付けにより塗布す
る。この時、裏面側から吸引しても良い。これにより、
金属の超微粒子が、回路パターン１３の断面の微細な凹
部にもまんべんなく浸入し、緊密に広い接触面積で付着
した状態となり、硬化する。ここで、焼き付け温度は、
例えば、約２５０℃で行う。
周知の方法により銅箔を表裏面に張りつけ、加熱し硬化
させた後回路パターン１３をエッチングにより形成す
る。さらに、硬化前のプリプレグ１２を両面に位置合わ
せして積層し、その上面及び下面に銅箔を設け、加熱し
て貼り合わせる。そして、積層されたプリプレグ１２の
上面及び下面に回路パターン１３を形成し、所定のスル
ーホール形成部分であるランド部１５に透孔１６ａを、
レーザ光、パンチまたはドリル等により形成する。この
後、透孔１６ａの内面をエアまたはエッチング液等を吹
き付けて削りカスを除去し、その内表面に、独立分散型
の金属超微粒子を塗布し、焼成して金属粒子膜２０を形
成する。金属微粒子は、溶剤中にコロイド状になったも
のを、ピン等により塗布、または吹き付けにより塗布す
る。この時、裏面側から吸引しても良い。これにより、
金属の超微粒子が、回路パターン１３の断面の微細な凹
部にもまんべんなく浸入し、緊密に広い接触面積で付着
した状態となり、硬化する。ここで、焼き付け温度は、
例えば、約２５０℃で行う。
【００１１】この後、金属粒子膜２０の表面に、導電性
ペースト１７を充填し、硬化させる。塗布方法は、吸引
または導電性塗料１７を付着させたピンにより塗布する
方法等、周知の方法で良い。硬化は、約１５０℃で焼き
付ける。これにより、導電性ペースト１７と、金属粒子
膜２０とが強固に接合し、確実に電気的接続がなされ
る。
ペースト１７を充填し、硬化させる。塗布方法は、吸引
または導電性塗料１７を付着させたピンにより塗布する
方法等、周知の方法で良い。硬化は、約１５０℃で焼き
付ける。これにより、導電性ペースト１７と、金属粒子
膜２０とが強固に接合し、確実に電気的接続がなされ
る。
【００１２】この実施例の多層基板によれば、プリプレ
グ１２を複数積層し、回路パターン１３の厚さが薄い多
層基板１０であっても、スルーホール１６の金属粒子膜
２０と回路パターン１３の端面との接触が確実であり、
各層のスルーホール１６電気抵抗がきわめて小さい。さ
らに、金属粒子膜２０と導電性ペースト１７は、スルー
ホール１６の全面で接触し、各層間の回路パターン間の
スルーホール１６の電気抵抗がきわめて小さいものにす
ることができる。
グ１２を複数積層し、回路パターン１３の厚さが薄い多
層基板１０であっても、スルーホール１６の金属粒子膜
２０と回路パターン１３の端面との接触が確実であり、
各層のスルーホール１６電気抵抗がきわめて小さい。さ
らに、金属粒子膜２０と導電性ペースト１７は、スルー
ホール１６の全面で接触し、各層間の回路パターン間の
スルーホール１６の電気抵抗がきわめて小さいものにす
ることができる。
【００１３】尚、この発明の多層基板は、上記実施例に
限られず、図３に示すように、金属粒子膜２０のみの導
電層としても良い。この場合、金属粒子膜２０を比較的
厚く１〜２μｍ程度に形成する。また、金属超微粒子
や、導電性ペーストの材料は、適宜選択可能なものであ
る。
限られず、図３に示すように、金属粒子膜２０のみの導
電層としても良い。この場合、金属粒子膜２０を比較的
厚く１〜２μｍ程度に形成する。また、金属超微粒子
や、導電性ペーストの材料は、適宜選択可能なものであ
る。
【００１４】
【発明の効果】この発明の多層基板は、回路パターンの
スルーホール形成部分の積層された中間部の回路パター
ン同士の電気的接続が、金属粒子膜により確実になさ
れ、多層基板の各層間のスルーホールによる電気抵抗が
きわめて小さいものにすることができる。また、スルー
ホールと回路パターンの電気的接続の信頼性も、きわめ
て高いものにすることができ、電子機器の小型軽量化に
大きく寄与する。さらに、この多層基板の製造も容易で
あり、量産性が高いものである。
スルーホール形成部分の積層された中間部の回路パター
ン同士の電気的接続が、金属粒子膜により確実になさ
れ、多層基板の各層間のスルーホールによる電気抵抗が
きわめて小さいものにすることができる。また、スルー
ホールと回路パターンの電気的接続の信頼性も、きわめ
て高いものにすることができ、電子機器の小型軽量化に
大きく寄与する。さらに、この多層基板の製造も容易で
あり、量産性が高いものである。
【図１】この発明の多層基板の第一実施例の縦断面図で
ある。
ある。
【図２】この発明の多層基板の第一実施例の部分破断斜
視図図である。
視図図である。
【図３】この発明の多層基板の他の実施例の縦断面図で
ある。
ある。
【図４】従来の技術の多層基板の縦断面図である。
１０ 多層基板 １２ プリプレグ（絶縁層） １３ 回路パターン １５ ランド部 １６ スルーホール ２０ 金属粒子膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東 絋二 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内
Claims (6)
- 【請求項１】 複数の絶縁層を介して複数の回路パター
ンの層が積層され、この複数の回路パターンを貫通して
透孔が形成され、この透孔表面に独立分散型の超微粒子
の金属による金属粒子膜を形成して導電性スルーホール
を設けた多層基板。 - 【請求項２】 複数の絶縁層を介して複数の回路パター
ンの層が積層され、この複数の回路パターンを貫通して
透孔が形成され、この透孔表面に独立分散型の超微粒子
の金属による金属粒子膜を形成し、この金属粒子膜の表
面に、導電性ペーストを塗布して導電性スルーホールを
形成した多層基板。 - 【請求項３】 上記超微粒子は、粒径が１００Å程度で
ある請求項１または２記載の多層基板。 - 【請求項４】 複数の絶縁層を介して複数の回路パター
ンの層を形成し、この複数の回路パターンの所定位置に
透孔を形成し、この透孔表面に独立分散型の金属超微粒
子を塗布し、所定温度で焼成して金属粒子膜を形成して
導電性スルーホールを形成する多層基板の製造方法。 - 【請求項５】 上記金属粒子膜の表面に、導電性ペース
トを塗布して導電性スルーホールを形成する請求項４記
載の多層基板の製造方法。 - 【請求項６】 上記絶縁層は、プリプレグを使用し、こ
れを積層して硬化させ上記プリプレグに回路パターンを
形成し、所定位置に透孔を形成後、この透孔に上記金属
粒子膜を塗布して乾燥し、２４０℃〜３００℃の温度で
焼き付ける請求項４または５記載の多層基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15985595A JPH08330732A (ja) | 1995-06-02 | 1995-06-02 | 多層基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15985595A JPH08330732A (ja) | 1995-06-02 | 1995-06-02 | 多層基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330732A true JPH08330732A (ja) | 1996-12-13 |
Family
ID=15702709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15985595A Pending JPH08330732A (ja) | 1995-06-02 | 1995-06-02 | 多層基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083340A (en) * | 1997-02-28 | 2000-07-04 | Hokuriku Electric Industry Co., Ltd. | Process for manufacturing a multi-layer circuit board |
-
1995
- 1995-06-02 JP JP15985595A patent/JPH08330732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083340A (en) * | 1997-02-28 | 2000-07-04 | Hokuriku Electric Industry Co., Ltd. | Process for manufacturing a multi-layer circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5839188A (en) | Method of manufacturing a printed circuit assembly | |
| US6541712B1 (en) | High speed multi-layer printed circuit board via | |
| EP0469308B1 (en) | Multilayered circuit board assembly and method of making same | |
| JP3057924B2 (ja) | 両面プリント基板およびその製造方法 | |
| US6147870A (en) | Printed circuit assembly having locally enhanced wiring density | |
| US8541687B2 (en) | Coreless layer buildup structure | |
| US6083340A (en) | Process for manufacturing a multi-layer circuit board | |
| JP2001168491A (ja) | プリント配線基板、及びプリント配線基板の製造方法 | |
| US6599617B2 (en) | Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof | |
| US4064357A (en) | Interconnected printed circuits and method of connecting them | |
| JP4742485B2 (ja) | 多層プリント配線板及びその製造方法 | |
| JP3185452B2 (ja) | 回路基板検査用アダプター装置の製造方法、並びに回路基板検査用アダプター装置、これを用いた回路基板検査方法および装置 | |
| JPH09162553A (ja) | 多層印刷配線板の製造方法 | |
| US8536459B2 (en) | Coreless layer buildup structure with LGA | |
| US9351408B2 (en) | Coreless layer buildup structure with LGA and joining layer | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| JPH08153971A (ja) | 多層プリント配線基板及びその製造方法 | |
| JPH08330732A (ja) | 多層基板とその製造方法 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| WO2011001900A1 (ja) | プリント配線板及びその製造方法 | |
| JPH08264939A (ja) | 印刷配線板の製造方法 | |
| JP2007035716A (ja) | プリント基板の製造方法 | |
| JP3576297B2 (ja) | 電気検査治具及びその製造方法 | |
| JPH06209148A (ja) | 両面プリント基板およびその製造方法 | |
| JPH07106756A (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040303 Free format text: JAPANESE INTERMEDIATE CODE: A02 |