JPH08328505A - Driving device for picture display device - Google Patents
Driving device for picture display deviceInfo
- Publication number
- JPH08328505A JPH08328505A JP15121995A JP15121995A JPH08328505A JP H08328505 A JPH08328505 A JP H08328505A JP 15121995 A JP15121995 A JP 15121995A JP 15121995 A JP15121995 A JP 15121995A JP H08328505 A JPH08328505 A JP H08328505A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- gate
- driver
- voltage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はマトリクス状に配置され
た走査電極を有する画像表示装置の駆動装置に関わり、
特に電界放出型カソードを用いた画像表示装置に適用し
て好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device for an image display device having scanning electrodes arranged in a matrix,
It is particularly suitable for application to an image display device using a field emission cathode.
【０００２】[0002]
【従来の技術】金属または半導体表面の印加電界を１０
9 ［Ｖ／ｍ］程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出（Field Emission）と云い、このような
原理で電子を放出するカソードを電界放出カソード（Fi
eld Emission Cathode）と呼んでいる。近年、半導体加
工技術を駆使して、ミクロンサイズの電界放出カソード
からなるアレイを用いて、面放出型の電界放出カソード
を作成することが可能となり、このような電界放出カソ
ードを用いた画像表示装置の研究開発が行われている。2. Description of the Related Art The applied electric field on the surface of a metal or semiconductor is reduced to 10
At about 9 [V / m], electrons pass through the barrier due to the tunnel effect, and electrons are emitted in vacuum even at room temperature.
This is called field emission, and a cathode that emits electrons based on this principle is called a field emission cathode (Fi
eld Emission Cathode). In recent years, it has become possible to make a surface emission type field emission cathode using an array of micron-sized field emission cathodes by making full use of semiconductor processing technology, and an image display device using such a field emission cathode. Is being researched and developed.
【０００３】図５に、半導体加工技術により作成された
電界放出カソードの一例であるスピント（Spindt）型と
呼ばれる電界放出カソード（以下、「ＦＥＣ」と記す）
を示す。 この図において、ガラス等の基板の上にアル
ミニウム等の金属からなるカソード電極が蒸着により形
成されており、このカソード電極上にモリブデン等の金
属からなるコーン状のエミッタが形成されている。カソ
ード電極上のエミッタが形成されていない部分には二酸
化シリコン（SiO2）膜が形成され、さらにその上にはゲ
ートが形成されており、ゲート及び二酸化シリコン膜に
設けられた丸い開口部の中に上記コーン状のエミッタが
位置している。すなわち、このコーン状のエミッタの先
端部分がゲートに設けられた開口部から臨む構成とされ
ている。FIG. 5 shows a field emission cathode called a Spindt type which is an example of a field emission cathode manufactured by a semiconductor processing technique (hereinafter referred to as "FEC").
Indicates. In this figure, a cathode electrode made of metal such as aluminum is formed by vapor deposition on a substrate such as glass, and a cone-shaped emitter made of metal such as molybdenum is formed on the cathode electrode. A silicon dioxide (SiO 2 ) film is formed on a portion of the cathode electrode where the emitter is not formed, and a gate is further formed on the silicon dioxide (SiO 2 ) film. The cone-shaped emitter is located at. That is, the tip portion of the cone-shaped emitter faces the opening provided in the gate.
【０００４】このコーン状のエミッタのエミッタ間のピ
ッチは１０ミクロン以下とすることができ、数万から数
１０万個のエミッタを１枚の基板上に設けることができ
る。さらに、ゲートとエミッタのコーンの先端との距離
をサブミクロンとすることができるため、ゲートとエミ
ッタ電極間とに僅か数１０ボルトのゲート・エミッタ間
電圧ＶGEを印加することにより、電子をエミッタから電
界放出することができる。この電界放出された電子はゲ
ート上に離隔して正の電圧ＶA が印加されたアノードを
対向して設けておくと、このアノードにより補集するこ
とができる。The pitch between the cone-shaped emitters can be set to 10 microns or less, and tens to hundreds of thousands of emitters can be provided on one substrate. Further, since the distance between the gate and the tip of the cone of the emitter can be set to be submicron, by applying a gate-emitter voltage V GE of only several tens of volts between the gate and the emitter electrode, electrons are emitted from the emitter. Field emission can be performed. The field-emitted electrons can be collected by the anode if the anodes to which the positive voltage V A is applied are provided opposite to each other on the gate.
【０００５】このようなＦＥＣのアノード電流Ｉe −ゲ
ート・カソード間電圧ＶGC特性を図６に示す。この図に
示すように、ゲート・カソード間電圧ＶGCが徐々に上昇
していくと、アノード電流Ｉe が流れ始めるようにな
る。この電流Ｉe が流れ始める電圧ＶGCを閾値電圧ＶTH
と云い、この時にゲート・カソード間の電界が約１０9
［Ｖ／ｍ］程度となるためエミッタから電子が放出され
始める。これにより、アノード電流Ｉe がアノードに流
れ始めるのである。一般に、ゲート・カソード間には閾
値電圧ＶTHよりかなり高い図示するＶOP程度の電圧が印
加されており、この時アノードにはアノード電流Ｉopが
流れるようにされている。FIG. 6 shows the characteristics of the FEC anode current I e -gate-cathode voltage V GC . As shown in this figure, as the gate-cathode voltage V GC gradually rises, the anode current I e begins to flow. The voltage V GC at which this current I e begins to flow is set to the threshold voltage V TH
That is, at this time, the electric field between the gate and the cathode is about 10 9
Since it is about [V / m], electrons start to be emitted from the emitter. As a result, the anode current I e begins to flow to the anode. In general, a voltage of about V OP shown in the figure, which is considerably higher than the threshold voltage V TH , is applied between the gate and the cathode, and at this time, the anode current I op is made to flow through the anode.
【０００６】そして、コーン状のエミッタの１つから得
られるアノード電流は約１マイクロアンペアと小さい電
流であるため、多数のエミッタをアレイ化することによ
り所望のアノード電流の得られるＦＥＣとしている。こ
の場合、アノードに蛍光体を設けておくとエミッタから
電界放出された電子が捕集されるアノードの蛍光体の部
分を発光させることが出来る。このような原理を利用す
ることにより、ＦＥＣを用いた画像表示装置（以下、
「ＦＥＤ」という）とすることができる。Since the anode current obtained from one of the cone-shaped emitters is a small current of about 1 microamperes, a large number of emitters are arrayed to obtain the desired anode current FEC. In this case, if a fluorescent substance is provided on the anode, the fluorescent substance portion of the anode where the electrons field-emitted from the emitter are collected can emit light. By using such a principle, an image display device using FEC (hereinafter,
"FED").
【０００７】上記したような原理を用いたＦＥＤの駆動
装置のブロック図の一例を図７に示し、この駆動装置の
動作波形を図２、及び図８に示す。図７において、シフ
トレジスタ２０はゲートデータと、シフト用のクロック
（ＣＬＫ）が入力されており、このシフトレジスタ２０
からゲートデータがそれぞれのゲートドライバー２１−
１〜２１−ｎに順次印加されるようになされている。FIG. 7 shows an example of a block diagram of a driving device for an FED using the above principle, and the operation waveforms of this driving device are shown in FIGS. 2 and 8. In FIG. 7, gate data and a shift clock (CLK) are input to the shift register 20.
To gate data for each gate driver 21-
1 to 21-n are sequentially applied.
【０００８】このゲートドライバー２１−１〜２１−ｎ
に印加されるゲートデータは、図２にＧＴ１〜ＧＴｎと
して示すような順序パルスとされ、それぞれのパルス幅
をＴとすると、発生周期はｎＴで表され、例えば６０〜
１２０Ｈｚとされている。The gate drivers 21-1 to 21-n
The gate data to be applied to is a sequential pulse as shown as GT1 to GTn in FIG. 2, and when the pulse width of each is T, the generation period is represented by nT, for example, 60 to
It is set to 120 Hz.
【０００９】また、ゲートドライバー２１−１〜２１−
ｎは、例えばドライバーＩＣ等で構成されると共に、ゲ
ート電極２２−１〜２２−ｎを高速で駆動するため、ト
ランジスタＴｒ1 、Ｔｒ2 がプッシュプル回路を構成す
るように接続されている。そして、トランジスタＴｒ1
のソース端子には駆動電源ＶG ＋ＶS が接続され、トラ
ンジスタＴｒ2 のソース端子には低いスイング電圧でゲ
ート電極２２−１〜２２−ｎを駆動できるようにバイア
ス電源ＶS が接続されている。Further, the gate drivers 21-1 to 21-
n is composed of, for example, a driver IC or the like, and the transistors Tr 1 and Tr 2 are connected to form a push-pull circuit for driving the gate electrodes 22-1 to 22-n at high speed. Then, the transistor Tr 1
Is connected to the drive power source V G + V S, and the source terminal of the transistor Tr 2 is connected to the bias power source V S so as to drive the gate electrodes 22-1 to 22-n with a low swing voltage. .
【００１０】ゲート電極２２−１〜２２−ｎはそれぞれ
ストライプ状に形成されており、ゲートドライバー２１
−１はゲート電極２２−１をドライブし、ゲートドライ
バー２１−２はゲート電極２２−２をドライブし、この
ように順次ゲート電極がドライブされていき最終のゲー
トドライバー２１−ｎにより最終のゲート電極２２−ｎ
がドライブされるようになされている。The gate electrodes 22-1 to 22-n are formed in stripes respectively, and the gate driver 21
-1 drives the gate electrode 22-1, the gate driver 21-2 drives the gate electrode 22-2, and the gate electrodes are sequentially driven in this way, and the final gate driver 21-n drives the final gate electrode. 22-n
Is being driven.
【００１１】つまり、例えばゲートドライバー２１−１
にゲートデータが印加されて、このドライバーが走査さ
れた場合、このゲートドライバ２１−１のトランジスタ
Ｔr1がオンになり、ゲート電極２２−１は図８に示すよ
うな電圧Ｖg ＋Ｖs （以下、Ｖgcと示す）が印加されて
ドライブされることになる。That is, for example, the gate driver 21-1
When the gate data is applied to the gate driver and the driver is scanned, the transistor Tr 1 of the gate driver 21-1 is turned on, and the gate electrode 22-1 is applied to the voltage Vg + Vs (hereinafter Vgc) as shown in FIG. Will be applied and driven.
【００１２】そして、ゲートデータが次のゲートドライ
バー２１−２に移行し、ゲートドライバー２１−１が非
走査となると、ゲートドライバー２１−１のトランジス
タＴｒ1 はオフになると共に、トランジスタＴｒ2 がオ
ンになり、ゲート電極２２−１はバイアス電圧Ｖs とな
る。なお、このバイアス電圧Ｖs は、上記したゲート・
カソード間の閾値電圧ＶTHより低い電圧とされている。When the gate data is transferred to the next gate driver 21-2 and the gate driver 21-1 is not scanned, the transistor Tr 1 of the gate driver 21-1 is turned off and the transistor Tr 2 is turned on. Then, the gate electrode 22-1 becomes the bias voltage Vs. The bias voltage Vs is
The voltage is lower than the threshold voltage V TH between the cathodes.
【００１３】一方、シフトレジスタ２３には直列のカソ
ードデータが入力され、ここで並列データに変換されて
ラッチ回路２４でラッチされる。このため、シフトレジ
スタ２３にはシフト用のクロック（ＣＬＫ）が入力され
ている。上記ラッチ回路２４でラッチされたカソードデ
ータはそれぞれカソードドライバー２５−１〜２５−ｍ
に印加される。このカソードドライバー２５−１〜２５
−ｍにそれぞれ印加されるカソードデータは、図２のＣ
１〜Ｃｍとして示すような例えば１５ＫＨｚ〜３０ＫＨ
ｚの周波数の画像データとされている。On the other hand, serial cathode data is input to the shift register 23, where it is converted into parallel data and latched by the latch circuit 24. Therefore, the shift register 23 receives the shift clock (CLK). The cathode data latched by the latch circuit 24 are cathode drivers 25-1 to 25-m, respectively.
Is applied to This cathode driver 25-1 to 25
The cathode data applied to −m is C in FIG.
1 to Cm, for example 15 KHz to 30 KH
The image data has a frequency of z.
【００１４】また、カソードドライバー２５−１〜２５
−ｍは、例えばドライバＩＣ等で構成されていると共
に、カソード電極２６−１〜２６−ｍを高速で駆動する
ため、トランジスタＴｒ1 、Ｔｒ2 がプッシュプル回路
を構成するように接続されている。また、トランジスタ
Ｔr1のソース端子は駆動電源ＶC が接続され、トランジ
スタＴｒ2 のソース端子は接地（ＧＮＤ）されている。In addition, cathode drivers 25-1 to 25
-M is formed of, for example, a driver IC and the like, and the transistors Tr 1 and Tr 2 are connected to form a push-pull circuit for driving the cathode electrodes 26-1 to 26-m at high speed. . The source terminal of the transistor Tr 1 is connected to the driving power source V C , and the source terminal of the transistor Tr 2 is grounded (GND).
【００１５】カソード電極２６−１〜２６−ｍはそれぞ
れストライプ状に形成されており、カソードドライバー
２５−１はカソード電極２６−１をドライブし、カソー
ドドライバー２５−２はカソード電極２６−２をドライ
ブし、最終のゲートドライバー２５−ｍにより最終のカ
ソード電極２６−ｍがドライブされるようになされてい
る。The cathode electrodes 26-1 to 26-m are each formed in a stripe shape. The cathode driver 25-1 drives the cathode electrode 26-1, and the cathode driver 25-2 drives the cathode electrode 26-2. The final gate driver 25-m drives the final cathode electrode 26-m.
【００１６】つまり、例えばラッチ回路２４からカソー
ドドライバー２５−１にカソードデータが印加される
と、カソードドライバー２５−１のトランジスタＴr4が
オンになり、図８に示すようにカソード電極２６−１は
接地（ＧＮＤ）されるようにドライブされる。一方、カ
ソードドライバー２５−１にカソードデータが印加され
ないと、カソードドライバー２５−１のトランジスタＴ
r3がオンになり、カソード電極２６−１は電圧Ｖｃが印
加されることになる。That is, for example, when cathode data is applied from the latch circuit 24 to the cathode driver 25-1, the transistor Tr 4 of the cathode driver 25-1 is turned on, and the cathode electrode 26-1 is turned on as shown in FIG. Driven to be grounded (GND). On the other hand, if the cathode data is not applied to the cathode driver 25-1, the transistor T of the cathode driver 25-1 is used.
r 3 is turned on, and the voltage Vc is applied to the cathode electrode 26-1.
【００１７】上記ゲート電極２２−１〜２２−ｎとカソ
ード電極２６−１〜２６−ｍはマトリクス状に配置され
ており、この両電極の交差部は図示されていないが、そ
れぞれエミッタアレイが各カソード電極２６−１〜２６
−ｍ上に作製されており、このエミッタアレイが画像表
示装置の画素をそれぞれ形成している。また、この両電
極の交差部は等価回路的には図７に示すような容量性負
荷ＣＬと表すことができる。The gate electrodes 22-1 to 22-n and the cathode electrodes 26-1 to 26-m are arranged in a matrix, and the intersections of the two electrodes are not shown, but each emitter array has its own respective array. Cathode electrodes 26-1 to 26
Fabricated on -m, the emitter arrays each form a pixel of the image display. Further, the intersection of the two electrodes can be represented as a capacitive load CL as shown in FIG. 7 in terms of an equivalent circuit.
【００１８】従って、ゲートドライバー２１−１〜２１
−ｎが順次走査され順次ゲート電極２２−１〜２２−ｎ
がドライブされると、このゲート電極２２−１〜２２−
ｎとの交差部に対応するカソードデータＣ１〜Ｃｍが順
次ラッチ回路２４からカソードドライバー２５−１〜２
５−ｍに供給され、カソードドライバー２５−１〜２５
−ｍがこのカソードデータに応じてドライブされること
になり、この結果対応する容量性負荷ＣＬの両端に電圧
Ｖgcが印加されることになる。Therefore, the gate drivers 21-1 to 21-21
-N are sequentially scanned and the gate electrodes 22-1 to 22-n are sequentially scanned.
Are driven, the gate electrodes 22-1 to 22-
The cathode data C1 to Cm corresponding to the intersection with n are sequentially output from the latch circuit 24 to the cathode drivers 25-1 to 25-2.
5-m, cathode driver 25-1 ~ 25
-M will be driven according to this cathode data, and as a result, the voltage Vgc will be applied across the corresponding capacitive load CL.
【００１９】よって、画素が表示される場合、容量性負
荷ＣＬが充電されると共に、エミッタアレイから電子が
放出され、この電子はゲート電極２２−１〜２２−ｎ上
に離隔して配置された図示しないアノードに捕集される
ことになる。このアノードには蛍光体が塗布されてお
り、画素であるエミッタアレイから放出された電子によ
りその部分に対応する蛍光体がそれぞれ発光し、その結
果画像が蛍光体に表示されることになる。Therefore, when a pixel is displayed, the capacitive load CL is charged and electrons are emitted from the emitter array, and the electrons are spaced apart from each other on the gate electrodes 22-1 to 22-n. It will be collected by the anode (not shown). The anode is coated with a phosphor, and the electrons emitted from the emitter array, which is a pixel, cause the phosphor corresponding to that portion to emit light, respectively, and as a result, an image is displayed on the phosphor.
【００２０】[0020]
【発明が解決しようとする課題】ところで、このような
画像表示装置は、例えばゲートデータがゲート電極２２
−１からゲート電極２２−２に移行し、ゲートドライバ
ー２１−１が非走査となると、ゲート電極２２−１とカ
ソード電極２６−１〜２６−ｎ間の容量性負荷ＣＬに充
電されている電圧Ｖgcが放電されることになり、これに
伴いゲート駆動電源ＶG 、及びカソード駆動電源ＶC か
ら放電電流が消費されるようになる。By the way, in such an image display device, for example, the gate data is the gate electrode 22.
-1 to the gate electrode 22-2 and the gate driver 21-1 is not scanned, the voltage charged in the capacitive load CL between the gate electrode 22-1 and the cathode electrodes 26-1 to 26-n. Vgc is discharged, and accordingly, the discharge current is consumed from the gate drive power supply V G and the cathode drive power supply V C.
【００２１】よって、このようなＦＥＤを駆動させた場
合、以下の（１）式に示すような関係で無効電力Ｐｗが
発生することになる。 Ｐｗ＝ＣＬ・Ｖ2 ・ｆ ・・・・（１） （但し ＣＬ：負荷容量、Ｖ：印加電圧、ｆ：駆動周波
数である） 一般に、ゲートドライバーの駆動周波数ｆG は６０〜１
２０Ｈｚ，ゲートドライバーの駆動電源ＶGCは９０Ｖ，
カソードドライバーの駆動周波数ｆc は１５〜３０ＫＨ
ｚ，カソードドライバーの駆動電源ＶC は４０Ｖ程度と
されている。Therefore, when such an FED is driven, the reactive power Pw is generated according to the relationship shown in the following equation (1). Pw = CL · V 2 · f ··· (1) (where CL is load capacitance, V is applied voltage, f is drive frequency) Generally, the drive frequency f G of the gate driver is 60 to 1
20Hz, the drive power supply V GC of the gate driver is 90V,
The driving frequency f c of the cathode driver is 15 to 30 KH
The driving power supply V C of the z and cathode drivers is set to about 40V.
【００２２】従って、駆動周波数がはるかに大きいカソ
ードドライバーでの無効電力はゲートドライバーと比較
してはるかに大きく、カソードドライバーで発生する無
効電力は例えば数十ワット程度になる。特に、ＦＥＤを
パルス変調方式による階調駆動とするとカソードドライ
バーの駆動電源の構造が大きくなるという欠点がある。Therefore, the reactive power in the cathode driver having a far higher driving frequency is much larger than that in the gate driver, and the reactive power generated in the cathode driver is, for example, about several tens of watts. In particular, when the FED is driven by gradation using a pulse modulation method, there is a drawback that the structure of the driving power source of the cathode driver becomes large.
【００２３】そこで、カソードドライバーでの無効電力
を低減し、低消費電力化を実現するために、カソードド
ライバーの駆動電源ＶC を低電圧にすることが考えられ
る。しかしながら、カソードドライバーを低電圧とする
と、以下に説明するように画像表示装置のコントラスト
が低下して表示品位が劣化するという問題点があった。Therefore, in order to reduce the reactive power in the cathode driver and reduce the power consumption, it is conceivable to set the driving power supply V C of the cathode driver to a low voltage. However, when the cathode driver is set to a low voltage, there is a problem that the contrast of the image display device is lowered and the display quality is deteriorated as described below.
【００２４】通常、単純Ｘ−Ｙマトリクスで駆動される
画像表示装置の画素の状態は、例えば図９の（ａ），
（ｂ），（ｃ），（ｄ）でに示すようなゲートデータ
（行データ）、及びカソードデータ（列データ）がオ
ン、又はオフとなる４状態で表すことができる。この場
合、各画素に印加される電圧は、図１０（ａ）に示すよ
うにゲート電極に印加されるゲート電圧とカソード電極
に印加されるカソード電圧の電位差として表すことがで
きる。Usually, the pixel states of an image display device driven by a simple XY matrix are, for example, as shown in FIG.
The gate data (row data) and the cathode data (column data) as shown in (b), (c), and (d) can be represented by four states in which they are turned on or off. In this case, the voltage applied to each pixel can be expressed as a potential difference between the gate voltage applied to the gate electrode and the cathode voltage applied to the cathode electrode as shown in FIG.
【００２５】すなわち、図９の（ａ）で示すゲートデー
タ、及びカソードデータが共にオンとなる場合、ゲート
電極に印加されるゲート電圧はＶg ＋Ｖs 、カソード電
極に印加されるカソード電圧はＧＮＤとなるため、この
時のゲート・カソード間電圧ＶGCをＶ1 とすると、図１
０（ａ）から解るようにゲート・カソード間電圧ＶGCは
Ｖ1 ＝Ｖg ＋Ｖs となり、同図（ｂ）に示すようなアノ
ード電流ＩONが流れ蛍光体が発光することになる。That is, when both the gate data and the cathode data shown in FIG. 9A are turned on, the gate voltage applied to the gate electrode is Vg + Vs, and the cathode voltage applied to the cathode electrode is GND. Therefore, assuming that the gate-cathode voltage V GC at this time is V 1 ,
As can be seen from 0 (a), the gate-cathode voltage V GC becomes V 1 = Vg + Vs, and the anode current I ON as shown in FIG. 7B flows and the phosphor emits light.
【００２６】また、図９の（ｂ）で示すゲートデータが
オン、カソードデータがオフとなる場合、ゲート電極に
印加されるゲート電圧はＶg ＋Ｖs 、カソード電極に印
加されるカソード電圧はＶc となるため、この時のゲー
ト・カソード間電圧ＶGCをＶ2 とすると、図１０（ａ）
から解るようにゲート・カソード間電圧ＶGCはＶ2 ＝Ｖ
g ＋Ｖs −Ｖc となる。同様に、図９の（ｃ）で示すゲ
ートデータがオフ、カソードデータがオンの時のゲート
・カソード間電圧ＶGCはＶ3 ＝Ｖs 、図９の（ｄ）で示
すゲートデータ、カソードデータが共にオフの時のゲー
ト・カソード間電圧ＶGCはＶ4 ＝Ｖs −Ｖc となる。When the gate data shown in FIG. 9B is on and the cathode data is off, the gate voltage applied to the gate electrode is Vg + Vs and the cathode voltage applied to the cathode electrode is Vc. Therefore, if the gate-cathode voltage V GC at this time is V 2 , then FIG.
As can be seen, the gate-cathode voltage V GC is V 2 = V
g + Vs-Vc. Similarly, when the gate data shown in FIG. 9C is OFF and the cathode data is ON, the gate-cathode voltage V GC is V 3 = Vs, and the gate data and cathode data shown in FIG. 9D are The gate-cathode voltage V GC when both are off is V 4 = Vs-Vc.
【００２７】従って、上記した図９に示す（ｃ），
（ｄ）の画素状態ではカソード電圧Ｖcを低電圧として
もゲート・カソード間電圧Ｖ3 、Ｖ4 は閾値電圧ＶTH以
下になるため影響ないものの、（ｂ）の画素状態ではカ
ソードの駆動電圧Ｖc を低電圧とすると、図１０（ｂ）
に示すようにゲート・カソード間の電圧Ｖ2 が閾値電圧
ＶTHより高くなって電流ＩOFF が流れることになり、こ
れにより蛍光体が発光するため、画像表示装置のコント
ラストを低下させていた。なお、バイアス電圧Ｖs は閾
値電圧ＶTHより低い電圧とされているため、図９の
（ｃ）で示す画素は発光しなようにされているが、閾値
電圧ＶTHのバラツキによって漏れ発光を起こすこともあ
る。Therefore, as shown in FIG. 9 (c),
In the pixel state of (d), even if the cathode voltage Vc is set to a low voltage, the gate-cathode voltages V 3 and V 4 are equal to or lower than the threshold voltage V TH , so there is no influence, but in the pixel state of (b), the cathode drive voltage Vc Is a low voltage, FIG.
As shown in (3), the voltage V 2 between the gate and the cathode becomes higher than the threshold voltage V TH , and the current I OFF flows, which causes the phosphor to emit light, thus lowering the contrast of the image display device. Since the bias voltage Vs is set to a voltage lower than the threshold voltage V TH , the pixel shown in FIG. 9C is designed not to emit light, but leakage light emission occurs due to variations in the threshold voltage V TH. Sometimes.
【００２８】また、ゲート、及びカソードドライバーに
はゲート駆動電源ＶG 、ゲートバイアス電源ＶS 、カソ
ード駆動電源ＶC の３つの電源が必要になり、構造が複
雑になると共にプッシュプル回路を構成しているため、
トランジスタの数が多いドライバーＩＣが必要になり、
チップ面積が広くチップコストが高くなる等の問題点も
あった。Further, the gate and cathode drivers require three power sources of a gate drive power source V G , a gate bias power source V S , and a cathode drive power source V C , which complicates the structure and constitutes a push-pull circuit. Because
A driver IC with a large number of transistors is required,
There is also a problem that the chip area is wide and the chip cost is high.
【００２９】[0029]
【課題を解決するための手段】本発明はこのような問題
点を解決するためになされたもので、マトリクス状に配
置された複数のストライプ状のゲート及び複数のストラ
イプ状のカソードと、上記ゲートとカソードとの間に所
定の電圧を印加することにより、電子を電界放出する上
記マトリクスの交差部分のカソード上に形成されたエミ
ッタと、上記ゲート上に離隔配置されると共に、上記エ
ミッタから放出された電子を捕集するアノードと、該ア
ノードに設けられた蛍光体と、上記ゲートをゲートデー
タにより順次駆動するゲート駆動手段と、上記カソード
をカソードデータによりそれぞれ駆動するカソード駆動
手段とを備えている画像表示装置の駆動装置において、
上記カソード駆動手段の出力回路を電流スイッチとして
動作する回路（例えば、アナログスイッチ、オープンド
レイン回路）で構成することとした。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has a plurality of stripe-shaped gates and a plurality of stripe-shaped cathodes arranged in a matrix, and the above-mentioned gates. By applying a predetermined voltage between the cathode and the cathode, the emitter formed on the cathode at the intersection of the matrix for field emission of electrons and the gate are separated from each other and emitted from the emitter. An anode for collecting electrons, a phosphor provided on the anode, a gate driving unit for sequentially driving the gate with gate data, and a cathode driving unit for respectively driving the cathode with cathode data. In the drive device of the image display device,
The output circuit of the cathode driving means is composed of a circuit that operates as a current switch (for example, an analog switch or an open drain circuit).
【００３０】[0030]
【作用】本発明によれば、カソードデータがオフの時
は、カソード駆動手段の出力段がオープンになり、ゲー
ト・カソード電極間から放電電流が流れなくなるため、
カソード駆動手段で発生していた無効電力を防止するこ
とができる。また、カソード駆動手段は保護用ダイオー
ドが設けられているため、ゲートからの漏洩電圧はこの
ダイオードを介して放電されることになりカソード駆動
手段が破壊されることを防止できる。According to the present invention, when the cathode data is off, the output stage of the cathode drive means is opened, and the discharge current stops flowing between the gate and the cathode electrode.
It is possible to prevent the reactive power generated in the cathode driving means. Further, since the cathode driving means is provided with the protection diode, it is possible to prevent the leakage voltage from the gate from being discharged through this diode and destroying the cathode driving means.
【００３１】[0031]
【実施例】以下、本発明の実施例について説明する。図
１（ａ）に本発明の実施例である画像表示装置の駆動装
置のブロック図の一例を示し、この駆動装置の動作波形
を図２、及び図３に示す。図１（ａ）において、シフト
レジスタ１にはゲートデータと、シフト用のクロック
（ＣＬＫ）が入力されており、このシフトレジスター１
からゲートデータがそれぞれのゲートドライバー２−１
〜２−ｎに順次印加されるようになされている。このゲ
ートドライバー２−１〜２−ｎに印加されるゲートデー
タは、図２にＧＴ１〜ＧＴｎとして示すような順序パル
スとされ、それぞれのパルス幅をＴとすると、発生周期
はｎＴで表され、例えば６０〜１２０Ｈｚとされてい
る。Embodiments of the present invention will be described below. FIG. 1A shows an example of a block diagram of a drive device for an image display device according to an embodiment of the present invention, and operation waveforms of the drive device are shown in FIGS. 2 and 3. In FIG. 1A, gate data and a shift clock (CLK) are input to the shift register 1.
Gate data from each gate driver 2-1
To 2-n are sequentially applied. The gate data applied to the gate drivers 2-1 to 2-n is a sequential pulse as shown by GT1 to GTn in FIG. 2, and when the pulse width of each is T, the generation period is represented by nT, For example, it is set to 60 to 120 Hz.
【００３２】また、ゲートドライバー２−１〜２−ｎ
は、例えばドライバーＩＣ等で構成されると共に、ゲー
ト電極３−１〜３−ｎを高速で駆動するため、トランジ
スタＴｒ1 、Ｔｒ2 がプッシュプル回路を構成するよう
に接続されている。そして、トランジスタＴｒ1 のソー
ス端子には駆動電源ＶG ＋Ｖs が接続され、トランジス
タＴｒ2 のソース端子には低いスイング電圧でゲート電
極３−１〜３−ｎを駆動できるようにバイアス電源Ｖs
が接続されている。なお、トランジスタＴｒ2 のソース
端子はバイアス電源ＶS を接続することなく接地（ＧＮ
Ｄ）させても良い。Further, the gate drivers 2-1 to 2-n
Is composed of, for example, a driver IC and the like, and in order to drive the gate electrodes 3-1 to 3-n at high speed, the transistors Tr 1 and Tr 2 are connected so as to form a push-pull circuit. The driving power supply V G + Vs is connected to the source terminal of the transistor Tr 1 , and the bias power supply Vs is connected to the source terminal of the transistor Tr 2 so that the gate electrodes 3-1 to 3-n can be driven with a low swing voltage.
Is connected. Incidentally, the ground without the source terminal of the transistor Tr 2 is to connect the bias power source V S (GN
D).
【００３３】ゲート電極３−１〜３−ｎはそれぞれスト
ライプ状に形成されており、ゲートドライバー２−１は
ゲート電極３−１をドライブし、ゲートドライバー２−
２はゲート電極３−２をドライブし、このように順次ゲ
ート電極がドライブされていき最終のゲートドライバー
２−ｎにより最終のゲート電極３−ｎがドライブされる
ようになされている。The gate electrodes 3-1 to 3-n are each formed in a stripe shape, the gate driver 2-1 drives the gate electrode 3-1, and the gate driver 2-
2 drives the gate electrode 3-2, and the gate electrodes are sequentially driven in this way so that the final gate driver 2-n drives the final gate electrode 3-n.
【００３４】つまり、例えばゲートドライバー２−１に
ゲートデータが印加されて走査された場合、ゲートドラ
イバ２−１のトランジスタＴｒ1 がオンになり、ゲート
電極３−１は図３に示すような電圧Ｖg ＋Ｖs （以下、
Ｖgcと示す）が印加されてドライブされることになる。That is, for example, when gate data is applied to the gate driver 2-1 for scanning, the transistor Tr 1 of the gate driver 2-1 is turned on, and the gate electrode 3-1 is applied with a voltage as shown in FIG. Vg + Vs (hereinafter,
Vgc) will be applied and driven.
【００３５】そして、ゲートデータが次のゲートドライ
バー２−２に移行し、ゲートドライバー２−１が非走査
となると、ゲートドライバー２−１のトランジスタＴｒ
1 がオフになると共に、トランジスタＴｒ2 がオンにな
り、ゲート電極３−１はバイアス電圧Ｖs となる。な
お、バイアス電圧Ｖs は、ゲート・カソード間の閾値電
圧ＶTHより低い電圧とされている。When the gate data is transferred to the next gate driver 2-2 and the gate driver 2-1 becomes non-scan, the transistor Tr of the gate driver 2-1.
When 1 is turned off, the transistor Tr 2 is turned on, and the gate electrode 3-1 becomes the bias voltage Vs. The bias voltage Vs is lower than the threshold voltage V TH between the gate and the cathode.
【００３６】一方、シフトレジスタ４は直列のカソード
データが入力され、ここで並列データに変換されてラッ
チ回路５でラッチされる。このため、シフトレジスタ４
にはシフト用のクロック（ＣＬＫ）が入力されている。
上記ラッチ回路５でラッチされたカソードデータはそれ
ぞれカソードドライバー６−１〜６−ｍに印加される。
このカソードドライバー６−１〜６−ｍにそれぞれ印加
されるカソードデータは、図２のＣ１〜Ｃｍとして示す
ような例えば１５ＫＨｚ〜３０ＫＨｚの周波数の画像デ
ータとされている。On the other hand, serial cathode data is input to the shift register 4, where it is converted into parallel data and latched by the latch circuit 5. Therefore, the shift register 4
A shift clock (CLK) is input to.
The cathode data latched by the latch circuit 5 is applied to the cathode drivers 6-1 to 6-m, respectively.
The cathode data applied to each of the cathode drivers 6-1 to 6-m is image data having a frequency of, for example, 15 KHz to 30 KHz as indicated by C1 to Cm in FIG.
【００３７】カソードドライバー６−１〜６−ｍは電流
スイッチＳ1 と、ツェナーダイオードＤ1 で構成されて
おり、電流スイッチＳ1 の一端にはカソード電極７−１
〜７−ｍと、ツェナーダイオードＤ1 のカソード端子と
が接続されている。また、電流スイッチＳ1 の他端はツ
ェナーダイオードＤ1 のアノード端子と接続されて接地
（ＧＮＤ）されている。The cathode drivers 6-1 to 6-m are composed of a current switch S 1 and a Zener diode D 1 , and the cathode electrode 7-1 is provided at one end of the current switch S 1.
And to 7--m, it is connected to the cathode terminal of the Zener diode D 1. The other end of the current switch S 1 is connected to the anode terminal of the Zener diode D 1 and is grounded (GND).
【００３８】また、カソードドライバー６−１〜６−ｍ
は同図（ｂ）に示すように構成しても良く、この場合ト
ランジスタＴｒ3 のドレイン端子にはそれぞれカソード
電極７−１〜７−ｍと、ツェナーダイオードＤ1 のカソ
ード端子とが接続され、一方トランジスタＴｒ3 のソー
ス端子はツェナーダイオードＤ1 のアノード端子と接続
されて接地（ＧＮＤ）されている。また、同図（ｃ）に
示すように電流スイッチＳ1 、ツェナーダイオードＤ1
及びインバータＩ1 で構成しても良い。Further, cathode drivers 6-1 to 6-m
May be configured as shown in FIG. 4B, in which case the cathode terminals 7-1 to 7-m and the cathode terminal of the Zener diode D 1 are connected to the drain terminal of the transistor Tr 3 , respectively. On the other hand, the source terminal of the transistor Tr 3 is connected to the anode terminal of the Zener diode D 1 and is grounded (GND). Further, as shown in FIG. 7C, the current switch S 1 and the Zener diode D 1
And the inverter I 1 .
【００３９】さらに、このようなカソードドライバー６
−１〜６−ｍは例えばドライバーＩＣ等で構成すること
ができる。Further, such a cathode driver 6
Each of -1 to 6-m can be composed of, for example, a driver IC.
【００４０】図１（ａ）に示すカソード電極７−１〜７
−ｍはそれぞれストライプ状に形成されており、カソー
ドドライバー６−１はカソード電極７−１をドライブ
し、カソードドライバー６−２はカソード電極７−２を
ドライブし、最終のゲートドライバー６−ｍにより最終
のカソード電極７−ｍがドライブされる。The cathode electrodes 7-1 to 7-1 shown in FIG.
-M are respectively formed in stripes, the cathode driver 6-1 drives the cathode electrode 7-1, the cathode driver 6-2 drives the cathode electrode 7-2, and the final gate driver 6-m The final cathode electrode 7-m is driven.
【００４１】つまり、例えばラッチ回路５からカソード
ドライバー６−１にカソードデータが印加されると、電
流スイッチＳ1 がオンとなるように制御され、図３に示
すようにカソード電極７−１は接地（ＧＮＤ）されるよ
うにドライブされる。一方、カソードドライバー６−１
にカソードデータが印加されないと、カソードドライバ
ー６−１の電流スイッチＳ1 がオフとなるように制御さ
れ、カソード電極７−１は開放（ＯＰＥＮ）状態となる
ようにされている。That is, for example, when the cathode data is applied from the latch circuit 5 to the cathode driver 6-1, the current switch S 1 is controlled to be turned on, and the cathode electrode 7-1 is grounded as shown in FIG. It is driven to be (GND). On the other hand, cathode driver 6-1
When no cathode data is applied to the cathode driver 6-1, the current switch S 1 of the cathode driver 6-1 is controlled to be turned off, and the cathode electrode 7-1 is set to the open state.
【００４２】上記ゲート電極３−１〜３−ｎとカソード
電極７−１〜７−ｍはマトリクス状に配置されており、
この両電極の交差部は図示されていないが、それぞれエ
ミッタアレイが各カソード電極７−１〜７−ｍ上に作製
されており、このエミッタアレイが画像表示装置の画素
をそれぞれ形成している。また、この両電極の交差部は
等価回路的には図１に示すような容量性負荷ＣＬと表す
ことができる。The gate electrodes 3-1 to 3-n and the cathode electrodes 7-1 to 7-m are arranged in a matrix.
Although not shown in the drawing, the intersection of the two electrodes is formed with an emitter array on each of the cathode electrodes 7-1 to 7-m, and each emitter array forms a pixel of the image display device. Further, the intersection of the two electrodes can be represented as a capacitive load CL as shown in FIG. 1 in terms of an equivalent circuit.
【００４３】従って、ゲートドライバー２−１〜２−ｎ
が順次走査され、ゲート電極３−１〜３−ｎが順次ドラ
イブされると、このゲート電極３−１〜３−ｎとの交差
部に対応するカソードデータＣ１〜Ｃｍが順次ラッチ回
路５からカソードドライバー６−１〜６−ｍに供給さ
れ、カソードドライバー６−１〜６−ｍがカソードデー
タに応じてドライブされることになり、この結果交差部
の容量性負荷ＣＬの両端に電圧Ｖgcが印加されることに
なる。Therefore, the gate drivers 2-1 to 2-n
When the gate electrodes 3-1 to 3-n are sequentially driven, the cathode data C1 to Cm corresponding to the intersections with the gate electrodes 3-1 to 3-n are sequentially output from the latch circuit 5 to the cathodes. It is supplied to the drivers 6-1 to 6-m, and the cathode drivers 6-1 to 6-m are driven according to the cathode data. As a result, the voltage Vgc is applied across the capacitive load CL at the intersection. Will be done.
【００４４】よって、ドライブされたカソード電極７−
１〜７−ｍと、走査ゲート電極との交差部に対応した容
量性負荷ＣＬは充電されると共に、エミッタアレイから
電子が放出され、この電子はゲート電極３−１〜３−ｎ
上に離隔して配置された図示しないアノードに捕集され
ることになる。このアノードには蛍光体が塗布されてお
り、エミッタアレイから放出された電子によりその部分
に対応する蛍光体がそれぞれ発光し、その結果画像が蛍
光体に表示されることになる。Therefore, the driven cathode electrode 7-
1-7-m and the capacitive load CL corresponding to the intersection with the scanning gate electrode are charged, and at the same time, electrons are emitted from the emitter array, and the electrons are emitted from the gate electrodes 3-1 to 3-n.
It will be collected by the anode (not shown) which is arranged apart from the above. The anode is coated with a phosphor, and the electrons emitted from the emitter array cause the phosphors corresponding to the portions to emit light, respectively, and as a result, an image is displayed on the phosphor.
【００４５】一方、ドライブが行われないカソード電極
７−１〜７−ｍは開放（オープン）状態となり、カソー
ド電極７−１〜７−ｍには所定の電圧が印加されないの
でエミッタアレイから電子の放出が行われず、蛍光体は
発光しないことになる。On the other hand, the cathode electrodes 7-1 to 7-m which are not driven are in an open state and a predetermined voltage is not applied to the cathode electrodes 7-1 to 7-m, so that electrons are emitted from the emitter array. No emission occurs and the phosphor does not emit light.
【００４６】さらにこの場合、例えばゲートデータがゲ
ートドライバー２−１からゲートドライバー２−２に移
行し、ゲートドライバー２−１が非走査となっても、画
素データＣ１〜Ｃｍがオフの場合はカソード電極７−１
〜７−ｍは開放（ＯＰＥＮ）状態とされるため、走査ゲ
ート電極との交差部に対応した容量性負荷ＣＬの放電或
は充電経路が形成されずゲート電極３−１とカソード電
極７−１〜７−ｍ間の容量性負荷ＣＬに充電されていた
電圧Ｖgcは放電されないことになる。従って、画像表示
装置のカソード駆動電源Ｖs で消費されていた無効電力
を無くすことができるようになる。Further, in this case, for example, even if the gate data is transferred from the gate driver 2-1 to the gate driver 2-2 and the gate driver 2-1 is not scanned, if the pixel data C1 to Cm are off, the cathode Electrode 7-1
.. 7-m are in the open state, the discharge or charge path of the capacitive load CL corresponding to the intersection with the scan gate electrode is not formed and the gate electrode 3-1 and the cathode electrode 7-1. The voltage Vgc charged in the capacitive load CL between .about.7-m is not discharged. Therefore, the reactive power consumed by the cathode drive power supply Vs of the image display device can be eliminated.
【００４７】さらに、カソードドライバー６−１〜６−
ｍにはゲートドライバー２−１〜２−ｎからの漏洩する
高電圧によって破壊されることを防止するため、カソー
ド電極とＧＮＤ間に保護用のツェナーダイオードＤ1 が
設けられているので、ゲートドライバーから漏洩する高
電圧はこのツェナーダイオードＤ1 を介して放電される
ことになり、ドライバーＩＣは高電圧プロセスが必要な
い安価なドライバーＩＣとすることができるようにな
る。Further, cathode drivers 6-1 to 6-
In order to prevent the m from being destroyed by the high voltage leaked from the gate drivers 2-1 to 2-n, a protective Zener diode D 1 is provided between the cathode electrode and GND. The high voltage leaking from the battery is discharged through the Zener diode D 1 , and the driver IC can be an inexpensive driver IC that does not require a high voltage process.
【００４８】図４はオープンドレイン回路でカソードド
ライバーを構成した場合の変形例を示したものであり、
このカソードドライバー１６はトランジスタＴｒ3 、及
びダイオードＤ2 で構成され、トランジスタＴｒ3 のド
レイン端子にはダイオードＤ2 のアノード端子及びそれ
ぞれのカソード電極６−１〜６−ｍが接続されると共
に、ダイオードＤ2 のカソード端子にはクランプ電圧が
印加されている。従って、このカソードドライバー１６
を本発明の画像表示装置の駆動装置に適用した場合も、
ゲートドライバー２−１〜２−ｎから漏洩する高電圧が
クランプ電圧を介して放電されることになり、高電圧プ
ロセスを必要としない安価なドライバーＩＣとすること
ができる。FIG. 4 shows a modified example in which the cathode driver is constructed by an open drain circuit.
The cathode driver 16 is composed of a transistor Tr 3 and a diode D 2. The drain terminal of the transistor Tr 3 is connected to the anode terminal of the diode D 2 and each cathode electrode 6-1 to 6-m, and A clamp voltage is applied to the cathode terminal of D 2 . Therefore, this cathode driver 16
When applying to the drive device of the image display device of the present invention,
The high voltage leaking from the gate drivers 2-1 to 2-n is discharged via the clamp voltage, so that an inexpensive driver IC that does not require a high voltage process can be obtained.
【００４９】[0049]
【発明の効果】以上、説明したように本発明の画像表示
装置の駆動装置は、カソード駆動手段を電流スイッチ回
路としているため、画像表示装置のコントラストを低下
させることなく駆動時に発生する無効電力を減少させる
ことができるようになる。また、回路構成が簡略化され
トランジスタの数量を減らすこと可能になるため、チッ
プ面積を小さくできるようになると共に、保護用のダイ
オードをドライバーＩＣ上に作製することで高耐圧プロ
セスを必要としない安価なドライバーＩＣを実現するこ
とができる。さらに、カソード駆動電源が不要になるた
め、画像表示装置のモジュールとしては回路の簡略化に
よる低コスト化が実現できるという利点もある。As described above, since the driving device of the image display device of the present invention uses the cathode driving means as the current switch circuit, the reactive power generated at the time of driving is reduced without lowering the contrast of the image display device. Can be reduced. Further, since the circuit configuration is simplified and the number of transistors can be reduced, the chip area can be reduced, and the protection diode is formed on the driver IC, so that a high breakdown voltage process is not required and the cost is low. Driver IC can be realized. Further, since the cathode driving power supply is not required, the module of the image display device has an advantage that the cost can be reduced by simplifying the circuit.
【図１】本発明の実施例である画像表示装置を駆動する
駆動装置のブロック図の一例を示した図である。FIG. 1 is a diagram showing an example of a block diagram of a drive device that drives an image display device that is an embodiment of the present invention.
【図２】ゲートデータ、及びカソードデータの動作波形
を示した図である。FIG. 2 is a diagram showing operation waveforms of gate data and cathode data.
【図３】本実施例のゲートドライバー及びカソードドラ
イバーの動作波形を示した図である。FIG. 3 is a diagram showing operation waveforms of a gate driver and a cathode driver of this embodiment.
【図４】本実施例のカソードドライバーの変形例を示し
た図である。FIG. 4 is a view showing a modification of the cathode driver of this embodiment.
【図５】スピント型の電界放出カソードを示す図であ
る。FIG. 5 is a diagram showing a Spindt-type field emission cathode.
【図６】電界放出カソードのアノード電流−ゲート・カ
ソード間電圧特性を示す図である。FIG. 6 is a diagram showing an anode current-gate-cathode voltage characteristic of a field emission cathode.
【図７】従来の画像表示装置の駆動装置のブロック図を
示した図である。FIG. 7 is a diagram showing a block diagram of a drive device of a conventional image display device.
【図８】従来のゲート及びカソードドライバーの動作波
形を示した図である。FIG. 8 is a diagram showing operation waveforms of a conventional gate and cathode driver.
【図９】画像表示装置の画素の動作状態を模式的に示し
た図である。FIG. 9 is a diagram schematically showing an operation state of pixels of the image display device.
【図１０】各画素の選択状態をカソードのアノード電流
−ゲート・カソード間の電圧特性上に示した図である。FIG. 10 is a diagram showing the selected state of each pixel on the anode anode current-voltage characteristic between gate and cathode.
１，４，２０，２３ シフトレジスター ２−１〜２−ｎ，２１−１〜２１−ｎ ゲートドライバ
ー ３−１〜３−ｎ，２２−１〜２２−ｎ ゲート電極 ５，２４ ラッチ回路 ６−１〜６−ｍ，１６，２５−１〜２５−ｍ カソード
ドライバー ７−１〜７−ｍ，２６−１〜２６−ｍ カソード電極 ＣＬ 容量性負荷 Ｔｒ1 ，Ｔｒ2 ，Ｔｒ3 トランジスタ Ｄ1 ，Ｄ2 保護ダイオード Ｉ1 インバータ Ｓ1 電流スイッチ ＶG ゲート駆動電源 ＶS ゲートバイアス電源 ＶC カソード駆動電源1, 4, 20, 23 Shift register 2-1 to 2-n, 21-1 to 21-n Gate driver 3-1 to 3-n, 22-1 to 22-n Gate electrode 5, 24 Latch circuit 6- 1~6-m, 16,25-1~25-m cathode driver 7-1~7-m, 26-1~26-m cathode electrode CL capacitive load Tr 1, Tr 2, Tr 3 transistor D 1, D 2 Protection diode I 1 Inverter S 1 Current switch V G Gate drive power supply V S Gate bias power supply V C Cathode drive power supply
Claims (3)
イプ状のゲート及び複数のストライプ状のカソードと、 上記ゲートとカソードとの間に所定の電圧を印加するこ
とにより、電子を電界放出する上記マトリクスの交差部
分のカソード上に形成されたエミッタと、 上記ゲート上に離隔配置されると共に、上記エミッタか
ら放出された電子を捕集するアノードと、 該アノードに設けられた蛍光体と、 上記ゲートをゲートデータにより順次駆動するゲート駆
動手段と、 上記カソードをカソードデータによりそれぞれ駆動する
カソード駆動手段とを備えている画像表示装置の駆動装
置において、 上記カソード駆動手段の出力回路は電流スイッチとして
動作する回路で構成したことを特徴とする画像表示装置
の駆動装置。1. A matrix in which electrons are field-emitted by applying a predetermined voltage between a plurality of stripe-shaped gates and a plurality of stripe-shaped cathodes arranged in a matrix and the gate and the cathode. An emitter formed on the cathode at the intersection of, an anode that is spaced apart from the gate and that collects electrons emitted from the emitter, a phosphor provided on the anode, and the gate. In a driving device for an image display device, which comprises gate driving means for sequentially driving by gate data and cathode driving means for respectively driving the cathode by cathode data, an output circuit of the cathode driving means is a circuit operating as a current switch. A drive device for an image display device, comprising:
ナログスイッチ、またはオープンドレインで構成したこ
とを特徴とする請求項１に記載の画像表示装置の駆動装
置。2. The driving device for an image display device according to claim 1, wherein the circuit that operates as the current switch comprises an analog switch or an open drain.
設けられていることを特徴とする請求項１に記載の画像
表示装置の駆動装置。3. The driving device for an image display device according to claim 1, wherein the cathode driving means is provided with a protection diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15121995A JPH08328505A (en) | 1995-05-26 | 1995-05-26 | Driving device for picture display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15121995A JPH08328505A (en) | 1995-05-26 | 1995-05-26 | Driving device for picture display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08328505A true JPH08328505A (en) | 1996-12-13 |
Family
ID=15513855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15121995A Pending JPH08328505A (en) | 1995-05-26 | 1995-05-26 | Driving device for picture display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08328505A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005128193A (en) * | 2003-10-23 | 2005-05-19 | Sony Corp | Display device |
| US7116291B1 (en) | 1999-09-09 | 2006-10-03 | Hitachi, Ltd. | Image display and method of driving image display |
-
1995
- 1995-05-26 JP JP15121995A patent/JPH08328505A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116291B1 (en) | 1999-09-09 | 2006-10-03 | Hitachi, Ltd. | Image display and method of driving image display |
| JP2005128193A (en) * | 2003-10-23 | 2005-05-19 | Sony Corp | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572231A (en) | Drive device for image display device | |
| US6608620B1 (en) | Display apparatus | |
| KR20040019208A (en) | Aging Circuit For Organic Electroluminescence Device And Method Of Driving The same | |
| JP3892068B2 (en) | Image display device | |
| KR100801139B1 (en) | Field Emission Pixel and Field Emission Display | |
| JP2836528B2 (en) | Driving method and driving device for image display device | |
| US5589738A (en) | Field emission type display device | |
| US5920154A (en) | Field emission display with video signal on column lines | |
| US6882330B2 (en) | Field emission displaying device and driving method thereof | |
| JP3052232B2 (en) | Driving method and driving circuit for image display device | |
| JPH08328505A (en) | Driving device for picture display device | |
| US7710362B2 (en) | Electron emission display (EED) and method of driving the same | |
| JP3219931B2 (en) | Display device | |
| KR100470207B1 (en) | Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display | |
| KR100385881B1 (en) | Field Emission Display and Driving Method thereof | |
| KR100542759B1 (en) | Field Emission Display and Driving Method thereof | |
| KR100531476B1 (en) | Driving Method of Field Emission Display | |
| KR100527421B1 (en) | Transient cross-talk preventing method of big matrix display | |
| KR100430085B1 (en) | Flat Display Panel and Driving Method Thereof | |
| KR100381267B1 (en) | Driving Apparatus of Plasma Display Panel and Driving Method Thereof | |
| JP2002023688A (en) | Display device and driving method therefor | |
| WO2007066920A1 (en) | Active-matrix field emission pixel and active-matrix field emission display | |
| KR100487802B1 (en) | Apparatus and Method for Driving Metal Insulator Metal Field Emission Display | |
| KR100577992B1 (en) | Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display | |
| JP2832919B2 (en) | Display device using field emission device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991130 |