JPH08321759A - High frequency large power device - Google Patents
High frequency large power deviceInfo
- Publication number
- JPH08321759A JPH08321759A JP12841695A JP12841695A JPH08321759A JP H08321759 A JPH08321759 A JP H08321759A JP 12841695 A JP12841695 A JP 12841695A JP 12841695 A JP12841695 A JP 12841695A JP H08321759 A JPH08321759 A JP H08321759A
- Authority
- JP
- Japan
- Prior art keywords
- normally
- power device
- static induction
- sit
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electronic Switches (AREA)
- Thyristors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、双方向型デバイスに関
し、特に、双方向静電誘導型トランジスタに関する。FIELD OF THE INVENTION This invention relates to bidirectional devices, and more particularly to bidirectional static induction transistors.
【０００２】[0002]
【従来の技術】一般に、ＡＣスイッチにおけるＯＮ−Ｏ
ＦＦ（オンーオフ）制御、ランプ調光の位相制御にはト
ライアックが使用されている。トライアックは図９に示
す構造を備えており、図１０に示すシンボルで表され
る。そして、トライアックは図１１に示す特性を備えて
いる。このトライアックを図１２（ａ）に示す交流回路
に用いた際には、図１２（ｂ）乃至（ｄ）に示す動作と
なる。2. Description of the Related Art Generally, an ON-O in an AC switch is used.
Triacs are used for FF (on-off) control and lamp dimming phase control. The triac has the structure shown in FIG. 9 and is represented by the symbols shown in FIG. The triac has the characteristics shown in FIG. When this triac is used in the AC circuit shown in FIG. 12A, the operations shown in FIGS. 12B to 12D are performed.
【０００３】このようなトライアックは小さなゲート電
流で双方向にターンオンが可能であるという特徴を有し
ている関係上、上述のように交流制御用デバイス（特
に、商用周波数制御用デバイス）として用いられてい
る。Such a triac is used as an AC control device (particularly, a commercial frequency control device) as described above because it has a feature that it can be turned on bidirectionally with a small gate current. ing.
【０００４】[0004]
【発明が解決しようとする課題】ところで、トライアッ
クは、低周波用デバイスであり、さらに、電力損失が大
きく、しかも、一度オンするとオフさせるためには電源
電圧を逆方向にするかまたは電圧・電流を保持電圧・保
持電流以下にしなければならない。また、トライアック
では、ＰＮ接合に電流が流れるため熱暴走を発生する可
能性がある。By the way, a triac is a device for low frequency, which has a large power loss, and in order to turn it off once it is turned on, the power supply voltage is reversed or the voltage / current is changed. Must be below the holding voltage / holding current. Further, in the triac, a current flows through the PN junction, which may cause thermal runaway.
【０００５】このような点を考慮すると、トライアック
は、高周波制御用デバイスとして用いることが難しく、
しかもトライアックの制御が難しく信頼性に欠けるとい
う問題点がある。Considering these points, it is difficult to use the triac as a high frequency control device,
In addition, it is difficult to control the triac and lacks reliability.
【０００６】本発明の目的は、電圧駆動で駆動電力が小
さく、しかも電流の温度特性が負であり、大電流化容易
な高周波大電力デバイスを提供することにある。An object of the present invention is to provide a high frequency and high power device which is driven by voltage, has a small driving power, has a negative temperature characteristic of current, and can easily achieve a large current.
【０００７】[0007]
【課題を解決するための手段】本発明によれば、第１及
び第２の静電誘導型トランジスタを備え、前記第１及び
前記第２の静電誘導型トランジスタは互いにソース電極
同士が接続されて共通ソース電極とされていることを特
徴とする高周波大電力デバイスが得られる。According to the present invention, there are provided first and second static induction transistors, and the first and second static induction transistors have source electrodes connected to each other. A high-frequency high-power device characterized by being used as a common source electrode is obtained.
【０００８】この際、必要に応じて、前記第１及び前記
第２の静電誘導型トランジスタは互いにゲート電極同士
が接続され制御端子とされる。At this time, the gate electrodes of the first and second static induction transistors are connected to each other as a control terminal, if necessary.
【０００９】さらに、本発明では、第１及び第２の静電
誘導型トランジスタと第１及び第２のダイオードとを備
え、前記第１及び前記第２の静電誘導型トランジスタは
互いにソース電極同士が接続されて共通ソース電極とさ
れ、前記第１のダイオードはその陰極が前記第１の静電
誘導型トランジスタのゲート電極に接続され、前記第２
のダイオードはその陰極が前記第２の静電誘導型トラン
ジスタのゲート電極に接続されおり、前記第１及び前記
第２のダイオードはその陽極が互いに接続されるととも
に前記共通ソース電極に接続されていることを特徴とす
る高周波大電力デバイスが得られる。Further, according to the present invention, there are provided first and second static induction transistors and first and second diodes, wherein the first static induction transistor and the second static induction transistor have their source electrodes mutually. Are connected to form a common source electrode, and the cathode of the first diode is connected to the gate electrode of the first static induction transistor, and
The cathode of the diode is connected to the gate electrode of the second static induction transistor, and the anodes of the first and second diodes are connected to each other and to the common source electrode. A high-frequency, high-power device characterized by the above is obtained.
【００１０】[0010]
【作用】本発明では、一対の静電誘導型トランジスタの
ソース電極同士を接続するようにしたから、双方向のデ
バイスを得ることができ、しかも、内部抵抗の温度特性
が正となる。また、静電誘導型トランジスタとしてノー
マルオン型構造のものを用いると、電流不飽和特性を示
し、電圧駆動となる。その結果、駆動電力が小さくスイ
ッチングスピードが高速となる。一方、静電誘導型トラ
ンジスタとしてノーマルオフ型構造のものを用いると、
内部抵抗を小さくすることができる。In the present invention, since the source electrodes of the pair of static induction type transistors are connected to each other, a bidirectional device can be obtained and the temperature characteristic of the internal resistance becomes positive. Further, when a normal-on type transistor is used as the static induction type transistor, it exhibits a current unsaturated characteristic and is driven by a voltage. As a result, the driving power is small and the switching speed is high. On the other hand, if a static-off transistor with a normal-off structure is used,
The internal resistance can be reduced.
【００１１】[0011]
【実施例】以下本発明について実施例によって説明す
る。EXAMPLES The present invention will be described below with reference to examples.
【００１２】本発明による高周波大電力デバイスは、静
電誘導型トランジスタ（Ｓｔａｔｉｃ Ｉｎｄｕｃｔｉ
ｏｎ Ｔｒａｎｓｉｓｔｏｒ，以下ＳＩＴと呼ぶ）を備
えている。一般に、ＳＩＴとして、ノーマリオン型ＳＩ
Ｔ及びノーマリオフ型ＳＩＴ（バイポーラモードＳＩ
Ｔ：Ｂｉｐｏｌａｒ Ｍｏｄｅ ＳＩＴ）が知られてい
る。そして、ＳＩＴはチャネル部の幾何学的形状及び不
純物濃度の制御によってノーマリオン型及びノーマリオ
フ型いずれにも設計することができる。A high frequency and high power device according to the present invention is a static induction transistor (Static Inductive).
on Transistor, hereinafter referred to as SIT). Generally, normally-on SI is used as SIT.
T and normally-off type SIT (bipolar mode SI
T: Bipolar Mode SIT) is known. The SIT can be designed to be either a normally-on type or a normally-off type by controlling the geometrical shape of the channel portion and the impurity concentration.
【００１３】ＳＩＴの構造して、埋め込みゲート構造型
（図１）、切り込みゲート構造型（図２）、及び表面線
型（図３）が知られている。図１乃至図３に示すＳＩＴ
において、図示のＳＩＴはそれぞれドレインオーミック
層となるＮ+ シリコン基板１、Ｎ- ドレイン層２、Ｐ+
ゲート領域４及び４′、Ｎソース層５、Ｎ+ ソースオー
ミック層６を備えている。いずれのゲート構造のＳＩＴ
においても、チャンネル部Ａによって電気的特性が決定
される。つまり、チャンネル部Ａの不純物濃度Ｎd 、チ
ャンネル部Ａの幅Ｗ、及びチャンネル部Ａの長さＬによ
って電気的特性が支配される。As the SIT structure, a buried gate structure type (FIG. 1), a cut gate structure type (FIG. 2), and a surface linear type (FIG. 3) are known. SIT shown in FIGS. 1 to 3
In the figure, SITs are N + silicon substrate 1, N − drain layer 2 and P + which are respectively drain ohmic layers.
The gate regions 4 and 4 ', the N source layer 5, and the N + source ohmic layer 6 are provided. SIT of any gate structure
Also in, the electrical characteristics are determined by the channel portion A. That is, the electrical characteristics are governed by the impurity concentration Nd of the channel portion A, the width W of the channel portion A, and the length L of the channel portion A.
【００１４】ここで、図４及び図５にそれぞれ図１及び
図２に示すチャンネル部Ａを拡大して示す。埋め込みゲ
ート構造の場合（図４）、通常チャンネル長さＬは５〜
８μｍの値がとなる。またＮ- ドレイン層２の不純物濃
度Ｎd が５×１０13ｃｍ-3の場合においてチャンネル幅
Ｗは５μｍ以上に設定される。Here, the channel portion A shown in FIGS. 1 and 2 is enlarged and shown in FIGS. 4 and 5, respectively. In the case of the buried gate structure (FIG. 4), the normal channel length L is 5 to
The value of 8 μm is When the impurity concentration Nd of the N − drain layer 2 is 5 × 10 13 cm −3 , the channel width W is set to 5 μm or more.
【００１５】切り込みゲート構造の場合（図５）、通常
チャンネル長Ｌは１〜４μｍに選ばれ、Ｎ- ドレイン層
２の不純物濃度Ｎd が５×１０13ｃｍ-3の場合において
チャンネル幅Ｗは５μｍ以上に設定される。In the case of the cut gate structure (FIG. 5), the channel length L is usually selected to be 1 to 4 μm, and the channel width W is 5 μm when the impurity concentration Nd of the N − drain layer 2 is 5 × 10 13 cm −3. The above is set.
【００１６】上述のようにチャネル部Ａを設定した際に
は、ＳＩＴは一般にノーマリオン型となる。つまり、ゲ
ート構造のいかんにかかわらず、ゲートバイアスＶG が
零の時、チャネル内の空乏層は対向する両側のゲート端
からせりだす各々の空乏層の端がちょうど接するジャス
トピンチオフ状態、又は、わずかに空乏層端が重なり合
う状態に設定される。この場合、ドレイン電流ＩD が流
れ、そのドレイン電流ＩD とドレイン電圧ＶDSとの関係
はゲートバイアスＶG をパラメータにとると、図６に示
す状態となる。When the channel part A is set as described above, the SIT is generally a normally-on type. That is, regardless of the gate structure, when the gate bias V G is zero, the depletion layer in the channel is just pinch-off in which the ends of the depletion layers protruding from the opposite gate ends are just in contact with each other, or slightly. The depletion layer ends are set to overlap each other. In this case, the drain current I D flows, and the relationship between the drain current I D and the drain voltage V DS becomes the state shown in FIG. 6 when the gate bias V G is used as a parameter.
【００１７】一方、チャネル幅をさらに狭くして（また
は、チャンネル幅Ｗを一定にして、チャネル部の不純物
密度を小さくして）、ゲートバイアスＶG が零の時、対
向ゲート間の空乏層が大きく重なり合うように設計する
と、ＳＩＴは零ゲートバイアス時に、ドレイン電流が流
れないノーマリオフ型バイポーラモードＳＩＴになる
（図７にその電流ＩD −電圧ＶDS特性を示す）。なお、
図８にＳＩＴのシンボルを示す。On the other hand, when the channel width is further narrowed (or the channel width W is made constant and the impurity density of the channel portion is made small), and the gate bias V G is zero, the depletion layer between the opposite gates is formed. When the SIT is designed to be largely overlapped, the SIT becomes a normally-off type bipolar mode SIT in which the drain current does not flow at the time of zero gate bias (FIG. 7 shows the current ID -voltage VDS characteristics). In addition,
FIG. 8 shows the SIT symbol.
【００１８】図６及び図７を参照して、ノーマリオン型
ＳＩＴとノーマリオフＳＩＴにおいて、そのＩD −ＶDS
特性で注目すべき点は、前者が電流不飽和特性で、後者
が電流飽和特性を示すことの他に、内部抵抗ＲD （また
はＲon）の値が前者に比べて後者が一桁以上小さいとい
う点である。Referring to FIGS. 6 and 7, in the normally-on type SIT and the normally-off SIT, I D -V DS
In terms of characteristics, in addition to the former being a current unsaturated characteristic and the latter being a current saturation characteristic, the value of internal resistance R D (or R on ) of the latter is smaller than that of the former by one digit or more. That is the point.
【００１９】ところで、ノーマリオン型ＳＩＴは、電圧
駆動デバイスであるため駆動電力が小さく、オンさせる
際ゲートへのキャリア注入が不必要なためスイッチング
動作において蓄積時間がなく高速動作が可能となる。一
方、ノーマリオフ型ＳＩＴは内部抵抗ＲD が小さい。By the way, the normally-on type SIT is a voltage driving device, so that the driving power is small, and carrier injection into the gate is not required when it is turned on, so that high speed operation can be performed without accumulation time in switching operation. On the other hand, the normally-off SIT has a small internal resistance R D.
【００２０】また、ノーマリオン型ＳＩＴ及びノーマリ
オフ型ＳＩＴは、その内部抵抗ＲDの温度特性が正であ
る。つまり、温度が上昇すれば内部抵抗ＲD が増加し、
その結果、発熱による熱暴走が避けられるため、並列運
転が容易となる。Further, in the normally-on type SIT and the normally-off type SIT, the temperature characteristic of the internal resistance R D is positive. That is, if the temperature rises, the internal resistance R D increases,
As a result, thermal runaway due to heat generation can be avoided, which facilitates parallel operation.
【００２１】図１３を参照して、本発明による高周波大
電力デバイスはノーマリオフ型ＳＩＴ１１及び１２を備
えており、ノーマリオフ型ＳＩＴ１１及び１２のソース
電極が互いに接続されている。そして、ノーマリオフ型
ＳＩＴ１１及び１２のドレイン電極を端子Ｔ１及びＴ２
とされ、ノーマリオフ型ＳＩＴ１１及びノーマリオフ型
ＳＩＴ１２のゲート電極は共通とされ端子Ｇとされてい
る。つまり、図示の高周波大電力デバイスは３端子デバ
イスである。Referring to FIG. 13, the high frequency high power device according to the present invention includes normally-off type SITs 11 and 12, and source electrodes of the normally-off type SITs 11 and 12 are connected to each other. The drain electrodes of the normally-off type SITs 11 and 12 are connected to terminals T1 and T2.
The gate electrodes of the normally-off type SIT 11 and the normally-off type SIT 12 are commonly used as a terminal G. That is, the illustrated high frequency and high power device is a three-terminal device.
【００２２】図示はしないが、ノーマリオフ型ＳＩＴ１
１及び１２の代りにノーマリオン型ＳＩＴを用いてもよ
く、この場合にも図１３に示す例と同一の接続関係とな
る。そして、図１３に示すデバイスを１チップで構成す
ると、図２１に示す構成となる。Although not shown, a normally-off type SIT1
A normally-on type SIT may be used instead of 1 and 12, and in this case as well, the same connection relationship as in the example shown in FIG. 13 is obtained. When the device shown in FIG. 13 is configured by one chip, the configuration shown in FIG. 21 is obtained.
【００２３】図１４にノーマリオフ型ＳＩＴを用いて図
１３に示す高周波大電力デバイスを構成した際の静特性
を示す。図１４に示すように、この高周波大電力デバイ
スは第Ｉ象現及び第III 象現で飽和特性を示しており、
その動作点はゲート電流によって任意に選択できる特性
であることがわかる。FIG. 14 shows static characteristics when the high-frequency high-power device shown in FIG. 13 is constructed by using the normally-off type SIT. As shown in FIG. 14, this high-frequency, high-power device exhibits saturation characteristics in the I-th quadrant and the III-th quadrant,
It can be seen that the operating point is a characteristic that can be arbitrarily selected depending on the gate current.
【００２４】ノーマリオフ型ＳＩＴを用いた高周波大電
力デバイスを交流回路に用いた際の基本動作について説
明する。The basic operation when the high frequency high power device using the normally-off type SIT is used in an AC circuit will be described.
【００２５】図１５（ａ）に示すように高周波大電力デ
バイスを接続する。そして端子Ｔ1及びＴ2 は電源
（ｅ）に接続される。つまり、端子Ｔ1 及びＴ2 間に図
１２（ｂ）に示す交流電圧が印加されているものとす
る。ゲート信号ＩG （図１２（ｄ））によって負荷電流
（ＩL ）は図１２（ｃ）に示すようにコントロールされ
る。つまり、ゲート信号に応じて任意の時間に任意の時
間分だけ負荷電流を流すことができる。そして、ゲート
信号を切ることにより、電圧が印可されていても負荷電
流を切ることができる。A high frequency high power device is connected as shown in FIG. The terminals T 1 and T 2 are connected to the power source (e). That is, it is assumed that the AC voltage shown in FIG. 12B is applied between the terminals T 1 and T 2 . The load current (I L ) is controlled by the gate signal I G (FIG. 12 (d)) as shown in FIG. 12 (c). That is, the load current can be flowed at any time for any time according to the gate signal. Then, by turning off the gate signal, the load current can be turned off even if a voltage is applied.
【００２６】このように、ノーマリオフ型ＳＩＴを用い
た際には電流駆動型デバイスとなり、上述のように、ノ
ーマリオフ型ＳＩＴは低損失で、抵抗の温度特性が正で
あるとともに熱暴走を起こしにくいから、この高周波大
電力デバイスも低損失で、抵抗の温度特性が正であると
ともに熱暴走を起こしにくいという特徴をもっている。As described above, when the normally-off type SIT is used, it becomes a current drive type device, and as described above, the normally-off type SIT has a low loss, the temperature characteristic of the resistance is positive, and thermal runaway does not easily occur. The high-frequency, high-power device also has low loss, has a positive temperature characteristic of resistance, and is resistant to thermal runaway.
【００２７】図１６にノーマリオン型ＳＩＴを用いて図
１３に示す高周波大電力デバイスを構成した際の静特性
を示す。図１６に示すように第Ｉ象現及び第III 象現で
不飽和特性を示しており、その動作点はゲート電圧によ
って任意に選択できる特性であることがわかる。FIG. 16 shows static characteristics when the high frequency high power device shown in FIG. 13 is constructed by using the normally-on type SIT. As shown in FIG. 16, the unsaturated characteristics are shown in the I-th quadrant and the third quadrant, and it can be seen that the operating point is a characteristic that can be arbitrarily selected by the gate voltage.
【００２８】ノーマリオン型ＳＩＴを用いた高周波大電
力デバイスを交流回路に用いた際の基本動作について説
明する。The basic operation when a high frequency high power device using a normally-on type SIT is used in an AC circuit will be described.
【００２９】図１７（ａ）に示すように高周波大電力デ
バイスを接続する。そして端子Ｔ1及びＴ2 は電源
（ｅ）に接続される。つまり、端子Ｔ1 及びＴ2 間に図
１７（ｂ）に示す交流電圧が印加されているものとす
る。ゲート信号（ゲート電圧）ＶG（図１７（ｄ））に
よって負荷電流（ＩL ）は図１７（ｃ）に示すようにコ
ントロールされる。つまり、ゲート信号に応じて任意の
時間に任意の時間分だけ負荷電流を流すことができる。
そして、ゲート信号を切ることにより、電圧が印可され
ていても負荷電流を切ることができる。A high frequency high power device is connected as shown in FIG. The terminals T 1 and T 2 are connected to the power source (e). That is, it is assumed that the AC voltage shown in FIG. 17B is applied between the terminals T 1 and T 2 . The load current ( IL ) is controlled as shown in FIG. 17C by the gate signal (gate voltage) V G (FIG. 17D). That is, the load current can be flowed at any time for any time according to the gate signal.
Then, by turning off the gate signal, the load current can be turned off even if a voltage is applied.
【００３０】このように、ノーマリオン型ＳＩＴを用い
た際には電圧駆動型のデバイスとなり、上述のように、
ノーマリオン型ＳＩＴは駆動電力が小さく、しかも不飽
和特性であるとともに高速であり、抵抗の温度特性が
正、熱暴走を起こしにくいから、この高周波大電力デバ
イスも駆動電力が小さく、しかも不飽和特性であるとと
もに高速であり、抵抗の温度特性が正、熱暴走を起こし
にくいという特徴をもっている。As described above, when the normally-on type SIT is used, it becomes a voltage drive type device, and as described above,
The normally-on type SIT has a low driving power, an unsaturated characteristic and a high speed, the temperature characteristic of the resistance is positive, and thermal runaway does not easily occur. Therefore, this high frequency high power device also has a low driving power and an unsaturated characteristic. In addition, it has high speed, has a positive temperature characteristic of resistance, and is resistant to thermal runaway.
【００３１】ここで、図１８乃至図２０に本発明による
他の実施例を示す。18 to 20 show another embodiment according to the present invention.
【００３２】図１８に示す実施例では、ノーマリオフ型
ＳＩＴ１１及び１２のゲート電極が独立している。つま
り、図１８に示す実施例は２ゲート型である。なお、ノ
ーマリオン型ＳＩＴを用いた場合にも同様に構成でき
る。そして、図１８に示すデバイスを１チップで構成す
ると、図２２に示す構成となる。In the embodiment shown in FIG. 18, the gate electrodes of the normally-off type SITs 11 and 12 are independent. That is, the embodiment shown in FIG. 18 is a 2-gate type. It should be noted that the same configuration can be achieved when the normally-on type SIT is used. Then, when the device shown in FIG. 18 is configured by one chip, the configuration shown in FIG. 22 is obtained.
【００３３】図１９に示す実施例では、ノーマリオフ型
ＳＩＴ１１及び１２のゲート電極間がダイオード１３及
び１４で接続されている。具体的には、ダイオード１３
の陰極がノーマリオフ型ＳＩＴ１１のゲート電極に接続
され、ダイオード１４の陰極がノーマリオフ型ＳＩＴ１
２のゲート電極に接続されている。そして、ダイオード
１３及び１４の陽極同士が互いに接続されている。さら
に、ダイオード１３及び１４の陽極はノーマリオフ型Ｓ
ＩＴ１１及び１２のソース電極に接続されている。つま
り、図１９に示す実施例は、ダイオード内蔵１ゲート型
の高周波大電力デバイスである。なお、ノーマリオン型
ＳＩＴを用いた場合にも同様に構成できる。そして、図
１９に示すデバイスを１チップで構成すると、図２３に
示す構成となる。In the embodiment shown in FIG. 19, the gate electrodes of the normally-off type SITs 11 and 12 are connected by the diodes 13 and 14. Specifically, the diode 13
Is connected to the gate electrode of the normally-off type SIT11, and the cathode of the diode 14 is normally-off type SIT1.
It is connected to two gate electrodes. The anodes of the diodes 13 and 14 are connected to each other. Further, the anodes of the diodes 13 and 14 are normally-off type S
It is connected to the source electrodes of IT 11 and IT 12. That is, the embodiment shown in FIG. 19 is a high-frequency, high-power device with a built-in diode and one gate. It should be noted that the same configuration can be achieved when the normally-on type SIT is used. Then, when the device shown in FIG. 19 is configured by one chip, the configuration shown in FIG. 23 is obtained.
【００３４】図２０に示す実施例は、図１９と同様な接
続関係のダイオード１３及び１４を備え、ノーマリオフ
型ＳＩＴ１１及び１２のゲート電極が互いに独立した構
成である。つまり、図２０に示す実施例は、ダイオード
内蔵２ゲート型の高周波大電力デバイスである。なお、
ノーマリオン型ＳＩＴを用いた場合にも同様に構成でき
る。そして、図２０に示すデバイスを１チップで構成す
ると、図２４に示す構成となる。The embodiment shown in FIG. 20 is provided with diodes 13 and 14 having the same connection relationship as in FIG. 19, and the gate electrodes of normally-off type SITs 11 and 12 are independent from each other. That is, the embodiment shown in FIG. 20 is a high-frequency, high-power device with a built-in diode and two gates. In addition,
The same configuration can be achieved when the normally-on type SIT is used. When the device shown in FIG. 20 is configured by one chip, the configuration shown in FIG. 24 is obtained.
【００３５】上述のように、ダイオードを内蔵すること
によって、ノーマリオフ型ＳＩＴを用いた場合には、一
方のノーマリオフ型ＳＩＴのチャネルに流れる電流の一
部が他方のノーマリオフ型ＳＩＴのゲート電流とされ、
これによって、電流増幅率が大きくなる。一方、ノーマ
リオン型ＳＩＴを用いた場合には、一方のノーマリオン
型ＳＩＴのチャネルに流れる電流の一部が他方のノーマ
リオン型ＳＩＴのゲート電流となり、これによって、内
部抵抗Ｒonを低くすることができる。As described above, when the normally-off type SIT is used by incorporating the diode, a part of the current flowing in the channel of one normally-off type SIT becomes the gate current of the other normally-off type SIT.
This increases the current amplification factor. On the other hand, when the normally-on type SIT is used, a part of the current flowing in the channel of the one normally-on type SIT becomes the gate current of the other normally-on type SIT, which lowers the internal resistance R on. You can
【００３６】なお、本発明によるデバイスはゲート構造
が埋め込みゲート構造、切り込みゲート構造、及び表面
配線構造ＳＩＴともに実現可能である。The device according to the present invention can be realized with a buried gate structure, a cut gate structure, and a surface wiring structure SIT.
【００３７】[0037]
【発明の効果】以上説明したように、本発明では、抵抗
の温度特性が正となるばかりでなくゲート信号によって
動作点及び通電時間を任意に設定できるという効果があ
る。そして、静電誘導型トランジスタとしてノーマリオ
フ型の静電誘導型トランジスタを用いれば、大電流低損
失とすることができ、静電誘導型トランジスタとしてノ
ーマリオン型の静電誘導型トランジスタを用いれば、高
耐圧及び高周波大電力とすることができる。As described above, according to the present invention, not only the temperature characteristic of the resistance becomes positive, but also the operating point and the energization time can be arbitrarily set by the gate signal. If a normally-off type static induction type transistor is used as the static induction type transistor, large current and low loss can be achieved, and if a normally-on static induction type transistor is used as the static induction type transistor, high current can be achieved. Withstand voltage and high frequency high power can be achieved.
【図１】埋め込みゲート構造のＳＩＴを示す断面図であ
る。FIG. 1 is a cross-sectional view showing an SIT of a buried gate structure.
【図２】切り込みゲート構造のＳＩＴを示す断面図であ
る。FIG. 2 is a sectional view showing an SIT of a cut gate structure.
【図３】表面配線ゲート構造のＳＩＴを示す断面図であ
る。FIG. 3 is a cross-sectional view showing a SIT of a surface wiring gate structure.
【図４】図１に示すＳＩＴにおいてチャネル部を拡大し
て示す図である。FIG. 4 is an enlarged view showing a channel part in the SIT shown in FIG.
【図５】図２に示すＳＩＴにおいてチャネル部を拡大し
て示す図である。5 is an enlarged view showing a channel part in the SIT shown in FIG.
【図６】ノーマリオン型ＳＩＴの電流・電圧特性を示す
図で、（ａ）は小電流高電圧領域を示す図、（ｂ）は大
電流低電圧領域を示す図である。6A and 6B are diagrams showing current-voltage characteristics of a normally-on type SIT, FIG. 6A is a diagram showing a small current high voltage region, and FIG. 6B is a diagram showing a large current low voltage region.
【図７】ノーマリオフ型ＳＩＴの電流・電圧特性を示す
図で、（ａ）は小電流高電圧領域を示す図、（ｂ）は大
電流低電圧領域を示す図である。7A and 7B are diagrams showing current-voltage characteristics of a normally-off type SIT, FIG. 7A is a diagram showing a small current high voltage region, and FIG. 7B is a diagram showing a large current low voltage region.
【図８】ノーマリオン型ＳＩＴ及びノーマリオフ型ＳＩ
Ｔのシンボル図である。FIG. 8 is a normally-on type SIT and a normally-off type SI.
It is a symbol diagram of T.
【図９】トライアックの構造を示す図である。FIG. 9 is a diagram showing a structure of a triac.
【図１０】トライアックのシンボル図である。FIG. 10 is a symbol diagram of a triac.
【図１１】トライアックの静特性を示す図である。FIG. 11 is a diagram showing static characteristics of a triac.
【図１２】交流回路におけるトライアックの基本動作を
示す図であり、（ａ）は基本回路を示す図、（ｂ）は電
源電圧波形を示す図、（ｃ）は負荷電流波形を示す図、
（ｄ）はゲート信号波形を示す図である。FIG. 12 is a diagram showing a basic operation of a triac in an AC circuit, (a) showing a basic circuit, (b) showing a power supply voltage waveform, (c) showing a load current waveform,
(D) is a diagram showing a gate signal waveform.
【図１３】本発明による高周波大電力デバイスを示す図
である。FIG. 13 is a diagram showing a high frequency high power device according to the present invention.
【図１４】図１３においてＳＩＴとしてノーマリオフ型
ＳＩＴを用いた際の静特性を示す図である。14 is a diagram showing static characteristics when a normally-off type SIT is used as the SIT in FIG.
【図１５】ノーマリオフ型ＳＩＴを用いた際の交流回路
における基本動作を示す図であり、（ａ）は基本回路を
示す図、（ｂ）は電源電圧波形を示す図、（ｃ）は負荷
電流波形を示す図、（ｄ）はゲート信号波形を示す図で
ある。15A and 15B are diagrams showing a basic operation in an AC circuit when a normally-off type SIT is used, wherein FIG. 15A is a diagram showing a basic circuit, FIG. 15B is a diagram showing a power supply voltage waveform, and FIG. 15C is a load current. FIG. 3D is a diagram showing a waveform, and FIG. 3D is a diagram showing a gate signal waveform.
【図１６】図１３においてＳＩＴとしてノーマリオン型
ＳＩＴを用いた際の静特性を示す図である。16 is a diagram showing static characteristics when a normally-on type SIT is used as the SIT in FIG.
【図１７】ノーマリオン型ＳＩＴを用いた際の交流回路
における基本動作を示す図であり、（ａ）は基本回路を
示す図、（ｂ）は電源電圧波形を示す図、（ｃ）は負荷
電流波形を示す図、（ｄ）はゲート信号波形を示す図で
ある。FIG. 17 is a diagram showing a basic operation in an AC circuit when a normally-on type SIT is used, in which (a) shows a basic circuit, (b) shows a power supply voltage waveform, and (c) shows a load. FIG. 3 is a diagram showing a current waveform, and FIG. 3D is a diagram showing a gate signal waveform.
【図１８】本発明のよる高周波大電力デバイスの他の実
施例を示す図である。FIG. 18 is a diagram showing another embodiment of the high frequency and high power device according to the present invention.
【図１９】本発明のよる高周波大電力デバイスの他の実
施例を示す図である。FIG. 19 is a diagram showing another embodiment of the high frequency and high power device according to the present invention.
【図２０】本発明のよる高周波大電力デバイスの他の実
施例を示す図である。FIG. 20 is a diagram showing another embodiment of the high frequency and high power device according to the present invention.
【図２１】図１３に示すデバイスを１チップ上で構成し
た際の断面図である。21 is a cross-sectional view when the device shown in FIG. 13 is formed on one chip.
【図２２】図１８に示すデバイスを１チップ上で構成し
た際の断面図である。22 is a cross-sectional view when the device shown in FIG. 18 is formed on one chip.
【図２３】図１９に示すデバイスを１チップ上で構成し
た際の断面図である。23 is a cross-sectional view when the device shown in FIG. 19 is configured on one chip.
【図２４】図２０に示すデバイスを１チップ上で構成し
た際の断面図である。24 is a cross-sectional view when the device shown in FIG. 20 is formed on one chip.
１ Ｎ+ シリコン基板（Ｎ+ ドレインオーミック層） ２ Ｎ- ドレイン層 ４ Ｐ+ ゲート層（Ｐ+ ゲート領域） ５ Ｎソース層 ６ Ｎ+ ソースオーミック層1 N + Silicon Substrate (N + Drain Ohmic Layer) 2 N − Drain Layer 4 P + Gate Layer (P + Gate Region) 5 N Source Layer 6 N + Source Ohmic Layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/80 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｖ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 29/80 7376-4M H01L 29/80 V
Claims (7)
を備え、前記第１及び前記第２の静電誘導型トランジス
タは互いにソース電極同士が接続されて共通ソース電極
とされていることを特徴とする高周波大電力デバイス。1. A first and a second static induction transistor are provided, and the first and the second static induction transistor have source electrodes connected to each other to form a common source electrode. High-frequency, high-power device featuring.
イスにおいて、前記第１及び前記第２の静電誘導型トラ
ンジスタは互いにゲート電極同士が接続され制御端子と
されることを特徴とする高周波大電力デバイス。2. The high-frequency high-power device according to claim 1, wherein the first and second static induction transistors have gate electrodes connected to each other to serve as control terminals. High power device.
力デバイスにおいて、第１及び第２のダイオードを有
し、前記第１のダイオードはその陰極が前記第１の静電
誘導型トランジスタのゲート電極に接続され、前記第２
のダイオードはその陰極が前記第２の静電誘導型トラン
ジスタのゲート電極に接続されおり、前記第１及び前記
第２のダイオードはその陽極が互いに接続されるととも
に前記共通ソース電極に接続されていることを特徴とす
る高周波大電力デバイス。3. The high frequency high power device according to claim 1, further comprising a first diode and a second diode, the cathode of the first diode being the first electrostatic induction transistor. The second electrode connected to the gate electrode
The cathode of the diode is connected to the gate electrode of the second static induction transistor, and the anodes of the first and second diodes are connected to each other and to the common source electrode. A high-frequency, high-power device characterized in that
高周波大電力デバイスにおいて、前記第１及び前記第２
の静電誘導型トランジスタはそれぞれノーマリオフ型バ
イポーラモード静電誘導型トランジスタであることを特
徴とする高周波大電力デバイス。4. The high frequency high power device according to claim 1, wherein the first and second
The high-frequency, high-power device characterized in that each of the static induction transistors is a normally-off type bipolar mode static induction transistor.
高周波大電力デバイスにおいて、前記第１及び前記第２
の静電誘導型トランジスタはそれぞれノーマリオン型静
電誘導型トランジスタであることを特徴とする高周波大
電力デバイス。5. The high frequency high power device according to claim 1, wherein the first and second
The high-frequency high-power device characterized in that each of the static induction transistors is a normally-on static induction transistor.
イスにおいて、前記第１及び前記第２の静電誘導型トラ
ンジスタは１チップ上に構成されていることを特徴とす
る高周波大電力デバイス。6. The high frequency high power device according to claim 1, wherein the first and second static induction transistors are formed on one chip.
イスにおいて、前記第１及び前記第２の静電誘導型トラ
ンジスタと前記第１及び前記第２のダイオードとは１チ
ップ上に構成されていることを特徴とする高周波大電力
デバイス。7. The high frequency high power device according to claim 3, wherein the first and second static induction transistors and the first and second diodes are formed on one chip. High-frequency high-power device characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12841695A JPH08321759A (en) | 1995-05-26 | 1995-05-26 | High frequency large power device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12841695A JPH08321759A (en) | 1995-05-26 | 1995-05-26 | High frequency large power device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321759A true JPH08321759A (en) | 1996-12-03 |
Family
ID=14984229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12841695A Withdrawn JPH08321759A (en) | 1995-05-26 | 1995-05-26 | High frequency large power device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321759A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245175B2 (en) | 2003-06-30 | 2007-07-17 | Sanken Electric Co. Ltd. | Semiconductor switch |
-
1995
- 1995-05-26 JP JP12841695A patent/JPH08321759A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245175B2 (en) | 2003-06-30 | 2007-07-17 | Sanken Electric Co. Ltd. | Semiconductor switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961100A (en) | Bidirectional field effect semiconductor device and circuit | |
| US4689647A (en) | Conductivity modulated field effect switch with optimized anode emitter and anode base impurity concentrations | |
| US6528826B2 (en) | Depletion type MOS semiconductor device and MOS power IC | |
| JPH0439770B2 (en) | ||
| JPH0257735B2 (en) | ||
| JPH0371773B2 (en) | ||
| JPH0575110A (en) | Semiconductor device | |
| US3812405A (en) | Stable thyristor device | |
| US5608238A (en) | Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same | |
| JPH07169868A (en) | Circuit pattern having at least one bipolar power device | |
| US4868703A (en) | Solid state switching device | |
| JP3665367B2 (en) | Semiconductor device | |
| JPH0290570A (en) | Gate source protective circuit to power mosfet | |
| JPH01286465A (en) | Bidirectional control rectification semiconductor device | |
| WO2001039374A1 (en) | Starter device for normally off fets | |
| US6975157B1 (en) | Starter device for normally off JFETs | |
| EP0025291B1 (en) | A semiconductor switch device suitable for a.c. power control | |
| JPH08321759A (en) | High frequency large power device | |
| US4284911A (en) | Switching network | |
| JP3199857B2 (en) | Conductivity modulation type MOSFET | |
| JPS62123771A (en) | Field effect semiconductor device | |
| JPS6211512B2 (en) | ||
| JP3821991B2 (en) | Switching circuit | |
| JPS59103425A (en) | Switching device | |
| JPS62144357A (en) | Semiconductor device for switching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020806 |