JPH0832063B2 - Video signal processing circuit - Google Patents

Video signal processing circuit

Info

Publication number
JPH0832063B2
JPH0832063B2 JP1130960A JP13096089A JPH0832063B2 JP H0832063 B2 JPH0832063 B2 JP H0832063B2 JP 1130960 A JP1130960 A JP 1130960A JP 13096089 A JP13096089 A JP 13096089A JP H0832063 B2 JPH0832063 B2 JP H0832063B2
Authority
JP
Japan
Prior art keywords
level
digital data
video signal
converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1130960A
Other languages
Japanese (ja)
Other versions
JPH02309784A (en
Inventor
恭至 御村
敏 岩田
Original Assignee
神鋼電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神鋼電機株式会社 filed Critical 神鋼電機株式会社
Priority to JP1130960A priority Critical patent/JPH0832063B2/en
Publication of JPH02309784A publication Critical patent/JPH02309784A/en
Publication of JPH0832063B2 publication Critical patent/JPH0832063B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、特にカラーハードコピー装置等に用いて
好適なビデオ信号処理回路に関する。
The present invention relates to a video signal processing circuit suitable for a color hard copy apparatus or the like.

「従来の技術」 ビデオ信号を所定のサンプリング周期毎にA/D変換
し、その結果得られる一連のデジタルデータに基づき、
印刷を行うカラーハードコピー装置が知られている。こ
の種のカラーハードコピー装置を、モニタ表示装置を備
えたホストコンピュータに接続し、モニタ画面のカラー
ハードコピーを得ようとする場合、カラーハードコピー
装置におけるA/D変換の基準レベルをホストコンピュー
タから送られてくるビデオ信号のレベルに合わせて調整
する必要がある。ここで、ホストコンピュータが同一機
種であっても、上記ビデオ信号レベルは各製品間で多少
のばらつきがあるので、上述の基準レベル調整は、カラ
ーハードコピー装置をホストコンピュータに接続する場
合に必要不可欠であった。そして、その際の基準レベル
調整は、従来、例えば第2図に示すような装置構成によ
り行われていた。
"Conventional technology" A / D conversion is performed on a video signal at every predetermined sampling period, and based on the series of digital data obtained as a result,
Color hard copy devices for printing are known. When connecting a color hard copy device of this type to a host computer equipped with a monitor display device to obtain a color hard copy of the monitor screen, the reference level for A / D conversion in the color hard copy device is set from the host computer. It needs to be adjusted according to the level of the video signal sent. Here, even if the host computer is the same model, the above-mentioned video signal level varies slightly among products, so the above reference level adjustment is indispensable when connecting a color hard copy device to the host computer. Met. Then, the reference level adjustment at that time has been conventionally performed by an apparatus configuration as shown in FIG. 2, for example.

第2図において、A/D変換器1には所定のサンプリン
グ周期のサンプリングクロックが与えられる。そして、
ビデオ信号はサンプリング周期毎にA/D変換器1によっ
てA/D変換される。ビデオ信号入力の開始当初、A/D変換
器1には適当な高電位および低電位が、各々、白レベル
に対応する基準レベルVref1および黒レベルに対応するV
ref2の初期値として与えられ、これらの基準レベルに従
ってA/D変換が行われる。そして、その結果得られるデ
ジタルデータがフレームメモリ2に順次記憶される。
In FIG. 2, the A / D converter 1 is supplied with a sampling clock having a predetermined sampling period. And
The video signal is A / D converted by the A / D converter 1 every sampling period. At the beginning of the input of the video signal, appropriate high potential and low potential are applied to the A / D converter 1 at the reference level Vref 1 corresponding to the white level and the V potential corresponding to the black level, respectively.
It is given as the initial value of ref 2 and A / D conversion is performed according to these reference levels. Then, the digital data obtained as a result is sequentially stored in the frame memory 2.

そして、フレームメモリ2に格納されたデジタルデー
タはCPU3によって読み出され、CPU3は読出データの中に
白レベル相当のデータ(例えばオール“1")および黒レ
ベル相当のデータ(例えばオール“0")が各々少なくと
も1個あるか否かを判定する。ここで、白レベル相当の
データがない場合は、白レベルに対応する基準レベルVr
ef1が高すぎることを意味し、黒レベル相当のデータが
ない場合は、黒レベルに対応する基準レベルVref2が低
すぎることを意味しする。そして、CPU3は、その判定結
果から基準レベルVref1およびVref2を現状のままに設定
しておいてよいか否かを判断し、変更が必要な場合に、
白レベルに相当する基準レベルデータDref1および黒レ
ベルに相当する基準レベルデータDref2を変更する。
Then, the digital data stored in the frame memory 2 is read by the CPU 3, and the CPU 3 includes data corresponding to the white level (for example, all “1”) and data corresponding to the black level (for example, all “0”) in the read data. It is determined whether there is at least one each. If there is no data corresponding to the white level, the reference level Vr corresponding to the white level
This means that ef 1 is too high, and that there is no data corresponding to the black level, the reference level Vref 2 corresponding to the black level is too low. Then, the CPU 3 determines from the determination result whether or not the reference levels Vref 1 and Vref 2 can be set as they are, and if a change is necessary,
Change the reference level data Dref 1 corresponding to the white level and the reference level data Dref 2 corresponding to the black level.

これらのデータDref1およびDref2は順次、D/A変換器
4によってD/A変換され、データDref1およびDref2に対
応する電圧が比較電圧保持回路5によって順次サンプル
ホールドされる。そして、データDref1に対応する電圧
が白レベルに対応する新たな基準レベルVref1としてA/D
変換器1に与えられ、データDref2に対応する電圧が黒
レベルに対応する新たな基準レベルVref2としてA/D変換
器1に与えられる。このようにして基準レベルVref1
よびVref2の更新が行われる。
These data Dref 1 and Dref 2 are sequentially D / A converted by the D / A converter 4, and the voltages corresponding to the data Dref 1 and Dref 2 are sequentially sampled and held by the comparison voltage holding circuit 5. Then, the voltage corresponding to the data Dref 1 becomes A / D as a new reference level Vref 1 corresponding to the white level.
The voltage applied to the converter 1 and corresponding to the data Dref 2 is applied to the A / D converter 1 as a new reference level Vref 2 corresponding to the black level. In this way, the reference levels Vref 1 and Vref 2 are updated.

「発明が解決しようとする課題」 ところで、上述した従来の基準レベル調整方式におい
て、基準レベルVref1およびVref2をビデオ信号レベルに
応じた正確な値に設定するためには、フレームメモリ2
の記憶データを読み出し、それに応じて基準レベルVref
1およびVref2を更新するという動作を数回繰り返す必要
がある。このため、基準レベルの調整に時間がかかると
いう問題があった。
[Problems to be Solved by the Invention] In the above-described conventional reference level adjustment method, in order to set the reference levels Vref 1 and Vref 2 to accurate values according to the video signal level, the frame memory 2
Read the stored data of the reference level Vref
The operation of updating 1 and Vref 2 must be repeated several times. Therefore, there is a problem that it takes time to adjust the reference level.

この発明は上述した事情に鑑みてなされたもので、フ
レームメモリ2の記憶データを読み出さず、短時間で基
準レベルVref1およびVref2の調整を行い、ビデオ信号に
対応したデジタル信号を迅速に得ることができるビデオ
信号処理回路を提供することを目的としている。
The present invention has been made in view of the above-mentioned circumstances, and the reference levels Vref 1 and Vref 2 are adjusted in a short time without reading the data stored in the frame memory 2 to quickly obtain a digital signal corresponding to a video signal. It is an object of the present invention to provide a video signal processing circuit capable of processing.

「課題を解決するための手段」 この発明は、アナログのビデオ信号が入力されて、該
ビデオ信号に対応するデジタルデータを逐次出力するビ
デオ信号処理回路であって、白レベルに対応する第1の
基準レベルおよび黒レベルに対応する第2の基準レベル
が入力され、該第1および第2の基準レベルに基づいて
入力された前記ビデオ信号をA/D変換するA/D変換器と、
前記A/D変換器が出力する前記デジタルデータを白レベ
ルに対応する第1の基準デジタルデータと比較し、比較
結果を白レベル検出信号として出力する白レベル検出手
段と、前記A/D変換器が出力する前記デジタルデータを
黒レベルに対応する第2の基準デジタルデータと比較
し、比較結果を黒レベル検出信号として出力する黒レベ
ル検出手段と、前記A/D変換器が出力する前記デジタル
データが前記第1の基準デジタルデータを上回った場合
に前記第1の基準レベルを更新し、前記A/D変換器の出
力デジタルデータが前記第2の基準デジタルデータを下
回った場合に前記第2の基準レベルを更新する基準レベ
ル制御手段とを具備することを特徴としている。
"Means for Solving the Problem" The present invention relates to a video signal processing circuit which receives an analog video signal and sequentially outputs digital data corresponding to the video signal, wherein the first signal corresponds to a white level. A second reference level corresponding to the reference level and the black level is input, and an A / D converter that performs A / D conversion of the video signal input based on the first and second reference levels;
White level detection means for comparing the digital data output from the A / D converter with first reference digital data corresponding to a white level and outputting the comparison result as a white level detection signal; and the A / D converter. A black level detecting means for comparing the digital data output by the second reference digital data corresponding to the black level and outputting the comparison result as a black level detection signal; and the digital data output by the A / D converter. Is above the first reference digital data, the first reference level is updated, and when the output digital data of the A / D converter is below the second reference digital data, the second reference level is updated. And a reference level control means for updating the reference level.

「作用」 上記構成によれば、入力ビデオ信号がA/D変換され、
その結果得られるデジタルデータが白レベルに対応する
第1の基準デジタルデータおよび黒レベルに対応する第
2の基準デジタルデータと比較される。そして、比較結
果が白レベル検出信号および黒レベル検出信号として出
力され、これらの検出信号に基づいて前記A/D変換にお
ける基準レベルが調整される。
[Operation] According to the above configuration, the input video signal is A / D converted,
The resulting digital data is compared with the first reference digital data corresponding to the white level and the second reference digital data corresponding to the black level. Then, the comparison result is output as a white level detection signal and a black level detection signal, and the reference level in the A / D conversion is adjusted based on these detection signals.

「実施例」 以下、図面を参照して本発明の一実施例について説明
する。
[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例によるビデオ信号処理回
路の構成を示すブロック図である。なお、同図におい
て、前述の第2図と対応する部分には同一の符号を付
し、その説明を省略する。
FIG. 1 is a block diagram showing the configuration of a video signal processing circuit according to an embodiment of the present invention. In the figure, the parts corresponding to those in the above-mentioned FIG. 2 are designated by the same reference numerals, and the description thereof will be omitted.

第1図に示すビデオ信号処理回路は、A/D変換器1の
出力デジタルデータが白レベルに相当する基準デジタル
データDH(例えばオール“1")に一致する時にレベル
“1"を出力する白レベル検出回路6、A/D変換器1の出
力デジタルデータが黒レベルに相当する基準デジタルデ
ータDL(例えばオール“0")に一致する時にレベル“1"
を出力する黒レベル検出回路7、白レベル検出回路6お
よび黒レベル検出回路7の出力信号を各々保持するフリ
ップフロップ8,9、およびANDゲート10を設け、フリップ
フロップ8,9の出力信号に基づいてCPU3が基準レベルデ
ータDref1およびDref2を更新するようにした点が、前述
した第2図の構成と異なる。
The video signal processing circuit shown in FIG. 1 outputs a white "1" level when the output digital data of the A / D converter 1 matches the reference digital data DH (for example, all "1") corresponding to the white level. When the output digital data of the level detection circuit 6 and the A / D converter 1 matches the reference digital data DL (for example, all “0”) corresponding to the black level, the level “1” is output.
Is provided, and the flip-flops 8 and 9 for holding the output signals of the white level detection circuit 6 and the black level detection circuit 7 respectively, and the AND gate 10 are provided, and based on the output signals of the flip-flops 8 and 9. The point that the CPU 3 updates the reference level data Dref 1 and Dref 2 is different from the configuration of FIG. 2 described above.

この構成において、ビデオ信号の入力が開始される
と、ANDゲート10の第1の入力端のレベルが“1"とされ
る。そして、サンプリングクロックはA/D変換器1に入
力されると共に、ANDゲート10を介しフリップフロップ
8,9に入力される。従って、A/D変換器1から白レベルに
相当するデジタルデータが出力されると、それ以後の1
サンプリング周期の間、フリップフロップ8の出力信号
が“1"となり、A/D変換器1から黒レベルに相当するデ
ジタルデータが出力されると、それ以後の1サンプリン
グ周期の間、フリップフロップ9の出力信号が“1"とな
る。
In this configuration, when the input of the video signal is started, the level of the first input terminal of the AND gate 10 is set to "1". Then, the sampling clock is input to the A / D converter 1 and also flip-flops via the AND gate 10.
Input to 8,9. Therefore, when digital data corresponding to the white level is output from the A / D converter 1, the subsequent 1
During the sampling period, the output signal of the flip-flop 8 becomes “1”, and when the A / D converter 1 outputs the digital data corresponding to the black level, the flip-flop 9 of the flip-flop 9 outputs during the subsequent sampling period. The output signal becomes "1".

CPU3は、所定期間毎に、フリップフロップ8および9
の出力信号を監視し、各出力信号が各々少なくとも1回
“1"となるか否かを判断する。そして、CPU3は、この判
断結果に基づいて、白レベルおよび黒レベルに相当する
基準レベルVref1およびVref2を現状のままに設定してお
いて良いか否かを判断し、変更が必要と判断した場合
に、データDref1およびDref2を更新する。
The CPU 3 has flip-flops 8 and 9 at predetermined intervals.
Of the output signals are monitored to determine whether each output signal becomes "1" at least once. Then, the CPU 3 judges, based on this judgment result, whether or not the reference levels Vref 1 and Vref 2 corresponding to the white level and the black level may be set as they are, and it is necessary to change them. If so, the data Dref 1 and Dref 2 are updated.

このビデオ信号処理回路によれば、A/D変換器1の出
力データがフレームメモリ2に入力されるのと並行し、
白レベル、黒レベルの検出および基準レベルVref1,Vref
2の最適化制御が行われる。従って、前述した第2図の
構成の場合のように、フレームメモリ2の記憶内容を読
み出す時間を必要とせず、短時間に基準レベルVref1,Vr
ef2を最適値に制御することができる。
According to this video signal processing circuit, while the output data of the A / D converter 1 is input to the frame memory 2,
White level, black level detection and reference level Vref 1 , Vref
Optimization control of 2 is performed. Therefore, unlike the case of the configuration shown in FIG. 2 described above, the time required to read the stored contents of the frame memory 2 is not required, and the reference levels Vref 1 and Vr can be obtained in a short time.
ef 2 can be controlled to the optimum value.

なお、上記実施例では、白レベルおよび黒レベルに相
当するデータが所定期間内に各々少なくとも1個発見さ
れた場合に基準レベルVref1およびVref2が最適であると
判断するようにしたが、基準レベルが最適か否かの判断
基準は上記実施例に限定されるものではなく、印刷しよ
うとする画像の種類に応じて設定することが可能であ
る。
In the above embodiment, the reference levels Vref 1 and Vref 2 are determined to be optimum when at least one piece of data corresponding to the white level and the data corresponding to the black level are found within a predetermined period. The criterion for determining whether or not the level is optimum is not limited to the above-described embodiment, but can be set according to the type of image to be printed.

「発明の効果」 以上説明したように、この発明によれば、アナログの
ビデオ信号が入力されて、該ビデオ信号に対応するデジ
タルデータを逐次出力するビデオ信号処理回路であっ
て、白レベルに対応する第1の基準レベルおよび黒レベ
ルに対応する第2の基準レベルが入力され、該第1およ
び第2の基準レベルに基づいて入力された前記ビデオ信
号をA/D変換するA/D変換器と、前記A/D変換器が出力す
る前記デジタルデータを白レベルに対応する第1の基準
デジタルデータと比較し、比較結果を白レベル検出信号
として出力する白レベル検出手段と、前記A/D変換器が
出力する前記デジタルデータを黒レベルに対応する第2
の基準デジタルデータと比較し、比較結果を黒レベル検
出信号として出力する黒レベル検出手段と、前記A/D変
換器が出力する前記デジタルデータが前記第1の基準デ
ジタルデータを上回った場合に前記第1の基準レベルを
更新し、前記A/D変換器の出力デジタルデータが前記第
2の基準デジタルデータを下回った場合に前記第2の基
準レベルを更新する基準レベル制御手段とを具備してな
るので、短時間で前記第1および第2の基準レベルの調
整を行うことができ、ビデオ信号に対応したデジタル信
号を迅速に得ることができるという効果が得られる。
[Advantages of the Invention] As described above, according to the present invention, a video signal processing circuit which receives an analog video signal and sequentially outputs digital data corresponding to the video signal, and which corresponds to a white level A first reference level and a second reference level corresponding to a black level are input, and an A / D converter for A / D converting the input video signal based on the first and second reference levels A white level detecting means for comparing the digital data output from the A / D converter with first reference digital data corresponding to a white level and outputting the comparison result as a white level detection signal; The second digital data corresponding to the black level is output from the digital data output from the converter.
When the digital data output from the A / D converter exceeds the first reference digital data, the black level detection means compares the reference digital data with the reference digital data and outputs the comparison result as a black level detection signal. A reference level control means for updating the first reference level and updating the second reference level when the output digital data of the A / D converter falls below the second reference digital data. Therefore, the first and second reference levels can be adjusted in a short time, and the digital signal corresponding to the video signal can be quickly obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例によるビデオ信号処理回路
の構成を示すブロック図、第2図は従来のビデオ信号処
理回路の構成を示すブロック図である。 1……A/D変換器、6……白レベル検出回路、7……黒
レベル検出回路、3……CPU、4……D/A変換器、5……
比較電圧保持回路。
FIG. 1 is a block diagram showing the configuration of a video signal processing circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of a conventional video signal processing circuit. 1 ... A / D converter, 6 ... white level detection circuit, 7 ... black level detection circuit, 3 ... CPU, 4 ... D / A converter, 5 ...
Comparison voltage holding circuit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/407 5/14 Z 5/91 H04N 1/40 101 B 103 B ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI Technical display location H04N 1/407 5/14 Z 5/91 H04N 1/40 101 B 103 B

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】アナログのビデオ信号が入力されて、該ビ
デオ信号に対応するデジタルデータを逐次出力するビデ
オ信号処理回路であって、 白レベルに対応する第1の基準レベルおよび黒レベルに
対応する第2の基準レベルが入力され、該第1および第
2の基準レベルに基づいて入力された前記ビデオ信号を
A/D変換するA/D変換器と、 前記A/D変換器が出力する前記デジタルデータを白レベ
ルに対応する第1の基準デジタルデータと比較し、比較
結果を白レベル検出信号として出力する白レベル検出手
段と、 前記A/D変換器が出力する前記デジタルデータを黒レベ
ルに対応する第2の基準デジタルデータと比較し、比較
結果を黒レベル検出信号として出力する黒レベル検出手
段と、 前記A/D変換器が出力する前記デジタルデータが前記第
1の基準デジタルデータを上回った場合に前記第1の基
準レベルを更新し、前記A/D変換器の出力デジタルデー
タが前記第2の基準デジタルデータを下回った場合に前
記第2の基準レベルを更新する基準レベル制御手段と を具備することを特徴とするビデオ信号処理回路。
1. A video signal processing circuit which receives an analog video signal and sequentially outputs digital data corresponding to the video signal, the circuit corresponding to a first reference level corresponding to a white level and a black level. A second reference level is input, and the video signal input based on the first and second reference levels is input.
An A / D converter for A / D conversion, and the digital data output by the A / D converter is compared with first reference digital data corresponding to a white level, and the comparison result is output as a white level detection signal. White level detection means, and black level detection means for comparing the digital data output from the A / D converter with second reference digital data corresponding to a black level and outputting the comparison result as a black level detection signal, When the digital data output by the A / D converter exceeds the first reference digital data, the first reference level is updated, and the output digital data of the A / D converter is changed to the second reference data. And a reference level control means for updating the second reference level when the value falls below the reference digital data.
JP1130960A 1989-05-24 1989-05-24 Video signal processing circuit Expired - Lifetime JPH0832063B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1130960A JPH0832063B2 (en) 1989-05-24 1989-05-24 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1130960A JPH0832063B2 (en) 1989-05-24 1989-05-24 Video signal processing circuit

Publications (2)

Publication Number Publication Date
JPH02309784A JPH02309784A (en) 1990-12-25
JPH0832063B2 true JPH0832063B2 (en) 1996-03-27

Family

ID=15046656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1130960A Expired - Lifetime JPH0832063B2 (en) 1989-05-24 1989-05-24 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JPH0832063B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535136U (en) * 1978-08-31 1980-03-06

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334522A (en) * 1993-05-17 1994-12-02 Internatl Business Mach Corp <Ibm> Method and equipment for adjusting reference voltage of a/d converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108276U (en) * 1986-12-29 1988-07-12
JPS63175576A (en) * 1987-01-14 1988-07-19 Ricoh Co Ltd Signal processing circuit for picture reader

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535136U (en) * 1978-08-31 1980-03-06

Also Published As

Publication number Publication date
JPH02309784A (en) 1990-12-25

Similar Documents

Publication Publication Date Title
US4578711A (en) Video data signal digitization and correction system
US4713691A (en) Interface circuit of video signal hard copy apparatus
US5479207A (en) System and method for improving the signal to noise ratio of a CCD sensor in an optical scanner
US4731862A (en) Binarizing system of picture image signals
JPS58172061A (en) Signal processor
JPH0832063B2 (en) Video signal processing circuit
US4203075A (en) Phase locked loop circuit for video hard copy controller
JPH0345081A (en) Drift correction circuit
JP2981338B2 (en) Video signal converter
JP3371689B2 (en) A / D conversion reference voltage setting circuit
JPH04322575A (en) Analog/digital conversion system
JPS58155489A (en) General video interface
JP3113476B2 (en) Peak value detection and holding circuit
KR920002219Y1 (en) Developing compensation circuit according to developing liquids quantity in copy machine
JPS62195980A (en) Picture reader
JPS60208170A (en) White level detecting circuit of picture signal
JP3130556B2 (en) Image reading device
JPH01174077A (en) Video signal processor
JPS6339274A (en) Picture reader
JP2673995B2 (en) Image signal processing device
JPH04329493A (en) Sensor output correcting circuit
JPH06105428B2 (en) Hard copy device
JP2000305526A (en) Image display device
JPH0918741A (en) Display control method and display control circuit
JPH01221983A (en) Synchronizing signal processing circuit