JPH0831826A - Forming interconnection layer - Google Patents
Forming interconnection layerInfo
- Publication number
- JPH0831826A JPH0831826A JP18401694A JP18401694A JPH0831826A JP H0831826 A JPH0831826 A JP H0831826A JP 18401694 A JP18401694 A JP 18401694A JP 18401694 A JP18401694 A JP 18401694A JP H0831826 A JPH0831826 A JP H0831826A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- reaction
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置における配
線層の形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a wiring layer in a semiconductor device.
【0002】[0002]
【従来の技術】半導体デバイスの高集積化にしたがっ
て、デバイスの寸法ルールは微細化している。そして、
微細化に伴って生じるアルミニウム(Al)配線層のエ
レクトロマイグレーションやストレスマイグレーション
による断線が、信頼性上の重大な問題になっている。2. Description of the Related Art As semiconductor devices become more highly integrated, device dimensional rules are becoming finer. And
Disconnection due to electromigration or stress migration of an aluminum (Al) wiring layer caused by miniaturization has become a serious reliability problem.
【0003】この配線層の断線を防止する対策の一つ
に、配線層をいわゆるバリアメタル積層構造にする方法
がある。例えばAlまたはAl合金からなる層の下に、
チタン(Ti)、窒化チタン(TiN)、酸窒化チタン
(TiON)、チタン−タングステン(TiW)などの
導電性の高融点金属や金属間化合物からなるバリアメタ
ル層を敷く方法である。As one of the measures for preventing the disconnection of the wiring layer, there is a method in which the wiring layer has a so-called barrier metal laminated structure. For example, under the layer made of Al or Al alloy,
This is a method of laying a barrier metal layer made of a conductive refractory metal such as titanium (Ti), titanium nitride (TiN), titanium oxynitride (TiON), or titanium-tungsten (TiW), or an intermetallic compound.
【0004】このような構造の配線層では、Alまたは
Al合金からなる層が断線しても高融点金属の冗長効果
によって配線層全体が断線するのが防止される。特にT
iのバリアメタル層は、酸化シリコン(SiO2 )との
密着性が良いことが知られている。しかもこのバリアメ
タル層は、Alとある程度反応してAlまたはAl合金
からなる層との界面でのマイグレーションを抑制すると
考えられている。したがって、Tiは非常に有効なバリ
アメタル材料である。In the wiring layer having such a structure, even if the layer made of Al or Al alloy is broken, the redundant effect of the refractory metal prevents the entire wiring layer from being broken. Especially T
It is known that the i barrier metal layer has good adhesion to silicon oxide (SiO 2 ). Moreover, it is considered that this barrier metal layer reacts with Al to some extent to suppress migration at the interface with the layer made of Al or Al alloy. Therefore, Ti is a very effective barrier metal material.
【0005】一方、シリコン(Si)基板とのコンタク
ト部で配線層のAlがSi基板に突き抜けるのを防止す
るために、従来では配線材料のAlにSiを1%程度混
入している。しかしながらSiの混入は、上記したバリ
アメタル層の適用とともにその用をなさなくなってい
る。逆に、配線パターンの形成の際にSiが析出し、こ
のことによる加工不良の欠点が大きくなっている。した
がって、Siを含まないAlやSiを含まないAl合
金、例えばアルミニウム−銅(Al−Cu)合金が配線
材料に適用され始めている。On the other hand, in order to prevent Al of the wiring layer from penetrating through the Si substrate at the contact portion with the silicon (Si) substrate, Si of about 1% is conventionally mixed with Al of the wiring material. However, the incorporation of Si is no longer useful with the application of the barrier metal layer described above. On the contrary, Si is deposited during the formation of the wiring pattern, which causes a large defect of processing failure. Therefore, Al that does not contain Si or an Al alloy that does not contain Si, for example, an aluminum-copper (Al-Cu) alloy has begun to be applied to wiring materials.
【0006】[0006]
【発明が解決しようとする課題】ところが、Siを含ま
ないAlやAl合金では、AlとTiとの反応が進み易
くなる。そのため、配線層を形成した後に行われる層間
膜の形成やシンターなどの熱工程において、AlとTi
との反応が進んで主にTi(III) −Al合金(TiAl
3 )からなる反応層が形成される。そして、この反応層
が形成されることによって、配線層の抵抗が上昇する問
題が発生していた。However, in Al or Al alloy containing no Si, the reaction between Al and Ti is likely to proceed. Therefore, in a thermal process such as the formation of an interlayer film or the sintering that is performed after forming the wiring layer, Al and Ti
As the reaction with the Ti (III) -Al alloy (TiAl
A reaction layer consisting of 3 ) is formed. The formation of this reaction layer causes a problem that the resistance of the wiring layer increases.
【0007】本発明は上記課題を解決するためになされ
たものであり、断線し難い配線層を加工不良を生じさせ
ることなくかつ熱工程での抵抗の上昇を抑制しつつ形成
できる配線層の形成方法を提供することを目的としてい
る。The present invention has been made in order to solve the above-mentioned problems, and it is possible to form a wiring layer that is hard to break without causing a processing defect and suppressing an increase in resistance in a thermal process. It is intended to provide a way.
【0008】[0008]
【課題を解決するための手段】上記課題を解決するため
に本発明の配線層の形成方法では、まず第1工程で基体
表面に、Tiからなる第1層と、Siからなる第2層と
を順に形成する。さらに第2層上に、Tiからなる第3
層と、少なくともAlを主成分としかつSiを含まない
材料からなる第4層とを順に形成する。次いで第2工程
で、第1層から第4層までの積層体を配線パターンに形
成するまでに、第3層と第4層とを反応させてAl−T
i反応層を形成する。またこれとともに、第3層の未反
応層を残す。次に第3工程では、その後の熱工程で第2
層と上記未反応層と上記Al−Ti反応層とを反応させ
る。そして、第1層と第4層との間にAl−Si−Ti
からなる合金層を形成する方法である。In order to solve the above problems, in the method for forming a wiring layer of the present invention, first, in the first step, a first layer made of Ti and a second layer made of Si are formed on the surface of the substrate. Are sequentially formed. Furthermore, on the second layer, a third layer made of Ti
A layer and a fourth layer made of a material containing at least Al as a main component and not containing Si are sequentially formed. Then, in the second step, the third layer and the fourth layer are reacted with each other to form Al-T until the laminated body including the first layer to the fourth layer is formed into the wiring pattern.
i Form a reaction layer. Along with this, the unreacted layer of the third layer is left. Next, in the third step, the second heating step is performed.
The layer, the unreacted layer, and the Al-Ti reaction layer are reacted. And, Al-Si-Ti is formed between the first layer and the fourth layer.
It is a method of forming an alloy layer consisting of.
【0009】また本発明は、上記熱工程が、200℃〜
550℃の範囲において所定の温度の加熱を伴う熱工程
である配線層の形成方法である。Further, in the present invention, the heating step is performed at 200 ° C.
It is a method of forming a wiring layer, which is a thermal process involving heating at a predetermined temperature in the range of 550 ° C.
【0010】[0010]
【作用】本発明では、配線パターンの形成までにAl−
Ti反応層を形成するとともに第3層の未反応層を残
す。このため配線パターンの形成工程では、第2層のS
iと第4層のAlとが直接接触しないので、Siの析出
物が全く発生しない。また、その後の熱工程ではAlと
Tiとの反応が第2層のSiによって抑制されてAl−
Si−Tiの合金層を形成する方向に反応が進む。In the present invention, Al-
A Ti reaction layer is formed and a third unreacted layer is left. Therefore, in the step of forming the wiring pattern, the S of the second layer is formed.
Since i and Al of the fourth layer are not in direct contact with each other, no Si precipitate is generated. Further, in the subsequent thermal process, the reaction between Al and Ti is suppressed by Si of the second layer, and Al-
The reaction proceeds in the direction of forming an Si-Ti alloy layer.
【0011】[0011]
【実施例】以下、本発明に係る配線層の形成方法の実施
例を図面に基づいて説明する。図1は本発明の1例を示
す工程図であり、第1層間膜とプラグとを設けた基板を
基体とし、その表面に配線層を形成する場合を示してい
る。Embodiments of the method for forming a wiring layer according to the present invention will be described below with reference to the drawings. FIG. 1 is a process diagram showing an example of the present invention, showing a case where a substrate provided with a first interlayer film and a plug is used as a base and a wiring layer is formed on the surface thereof.
【0012】すなわち、図1(a)に示すようにこの実
施例では、Siからなる基板1に素子を形成しようとす
る領域10を囲む状態で素子分離領域11が形成されて
おり、素子を形成しようとする領域10にはソース/ド
レインの拡散層12が形成されている。また基板1上に
は第1層間膜2が成膜されており、第1層間膜2にはコ
ンタクトホール3が形成されている。そして、コンタク
トホール3内にはバリアメタル層4aを介して例えばタ
ングステン(W)が埋め込まれて、プラグ4が形成され
ている。That is, as shown in FIG. 1A, in this embodiment, the element isolation region 11 is formed in the substrate 1 made of Si so as to surround the region 10 where the element is to be formed. A source / drain diffusion layer 12 is formed in the intended region 10. A first interlayer film 2 is formed on the substrate 1, and a contact hole 3 is formed in the first interlayer film 2. Then, for example, tungsten (W) is buried in the contact hole 3 via the barrier metal layer 4a to form the plug 4.
【0013】上記したようにこの実施例では、上記第1
層間膜2とプラグ4とを設けた基板1を基体として、図
1(b)に示す第1工程を行う。まず、第1層間膜2お
よびプラグ6の表面にTiからなる第1層70を形成す
る。また第1層70上に、Siからなる第2層71と、
Tiからなる第3層72とを順に形成する。さらに第3
層72上に、少なくともAlを主成分としかつSiを含
まない材料からなる第4層73を形成する。As described above, in this embodiment, the first
Using the substrate 1 provided with the interlayer film 2 and the plug 4 as a base, the first step shown in FIG. 1B is performed. First, the first layer 70 made of Ti is formed on the surfaces of the first interlayer film 2 and the plug 6. On the first layer 70, a second layer 71 made of Si,
A third layer 72 made of Ti is sequentially formed. Furthermore the third
A fourth layer 73 made of a material containing at least Al as a main component and not containing Si is formed on the layer 72.
【0014】ここで第3層72は、次の配線パターン5
の形成までに第4層73と反応した場合に、未反応な層
が残る厚みに形成する。これら第1層70から第4層7
3までの成膜方法には、例えばスパッタリング法が用い
られる。Here, the third layer 72 is the next wiring pattern 5
When it reacts with the fourth layer 73 before the formation of, the thickness is formed such that an unreacted layer remains. These first layer 70 to fourth layer 7
For example, a sputtering method is used for the film forming methods up to 3.
【0015】以下に、第1層70を25nm程度の膜厚
に形成し、第2層71、第3層72をそれぞれ5nm程
度の膜厚に形成し、さらにAl−0.5%Cuからなる
第4層73を500nm程度の膜厚に形成する場合のス
パッタリング条件の一例を示す。In the following, the first layer 70 is formed to a film thickness of about 25 nm, the second layer 71 and the third layer 72 are formed to a film thickness of about 5 nm, respectively, and is further made of Al-0.5% Cu. An example of the sputtering conditions when forming the fourth layer 73 with a film thickness of about 500 nm will be described.
【0016】まず第1層70の成膜では、スパッタガス
にアルゴン(Ar)ガスを用いる。そして、成膜雰囲気
へのArガスの流量を100sccm(standard cubic
cm/min)程度、基板1の加熱温度を150℃程度、直流
電力を5kW、成膜雰囲気の圧力を0.4Pa程度に設
定する。First, in forming the first layer 70, an argon (Ar) gas is used as a sputtering gas. Then, the flow rate of Ar gas into the film forming atmosphere is 100 sccm (standard cubic
cm / min), the heating temperature of the substrate 1 is set to about 150 ° C., the DC power is set to 5 kW, and the pressure of the film forming atmosphere is set to about 0.4 Pa.
【0017】また第2層71の成膜では、スパッタガス
にArガスを用い、成膜雰囲気へのArガスの流量を1
00sccm程度、基板1の加熱温度を150℃程度、
直流電力を10kW、成膜雰囲気の圧力を0.4Pa程
度に設定する。In the film formation of the second layer 71, Ar gas is used as the sputtering gas, and the flow rate of Ar gas into the film formation atmosphere is 1
00sccm, the heating temperature of the substrate 1 is about 150 ° C,
The direct current power is set to 10 kW and the pressure of the film forming atmosphere is set to about 0.4 Pa.
【0018】また第3層72の成膜では、第1層70の
場合と同様の設定条件にする。さらに第4層73の成膜
では、スパッタリングガスにArガスを用い、成膜雰囲
気へのArガスの流量を100sccm程度、基板1の
加熱温度を150℃程度、直流電力を10kW、成膜雰
囲気の圧力を0.4Pa程度に設定する。In forming the third layer 72, the same setting conditions as in the case of the first layer 70 are used. Further, in forming the fourth layer 73, Ar gas is used as a sputtering gas, the flow rate of Ar gas into the film forming atmosphere is about 100 sccm, the heating temperature of the substrate 1 is about 150 ° C., the DC power is 10 kW, and the film forming atmosphere is The pressure is set to about 0.4 Pa.
【0019】次いで図1(c)に示す第2工程では、第
4層73上にレジスト膜(図示せず)を形成する。その
後、リソグラフィとエッチングとによって第1層70か
ら第4層73までの積層体をパターンニングし、配線パ
ターン5を形成する。Next, in a second step shown in FIG. 1C, a resist film (not shown) is formed on the fourth layer 73. After that, the laminated body including the first layer 70 to the fourth layer 73 is patterned by lithography and etching to form the wiring pattern 5.
【0020】そしてこの配線パターン5の形成までに、
第3層72と第4層73とを反応させてAl−Ti反応
層74を形成する。Al−Ti反応層74は、主にTi
Al3 からなる。また、Al−Ti反応層74を形成す
るとともに第3層72の一部からなる未反応層75を残
す。その後、レジスト膜を例えばプラズマアッシャー処
理やウエット処理によって除去する。By the time the wiring pattern 5 is formed,
The Al—Ti reaction layer 74 is formed by reacting the third layer 72 and the fourth layer 73. The Al-Ti reaction layer 74 is mainly composed of Ti.
It consists of Al 3 . Further, the Al—Ti reaction layer 74 is formed and the unreacted layer 75 which is a part of the third layer 72 is left. After that, the resist film is removed by, for example, plasma asher processing or wet processing.
【0021】なお、第1工程で第1層70を25nm程
度の膜厚に形成し、第2層71、第3層72をそれぞれ
5nm程度の膜厚に形成し、さらにAl−0.5%Cu
からなる第4層73を500nm程度の膜厚に形成した
場合において、上記配線パターン5の際に行うエッチン
グの条件例を以下に示す。In the first step, the first layer 70 is formed to a film thickness of about 25 nm, the second layer 71 and the third layer 72 are formed to a film thickness of about 5 nm, respectively. Cu
An example of etching conditions for the wiring pattern 5 when the fourth layer 73 made of is formed to a film thickness of about 500 nm is shown below.
【0022】エッチングガスには例えば三塩化ホウ素
(BCl3 )ガスと塩素(Cl2 )ガスとを用いる。そ
して、それぞれのガスの流量をBCl3 /Cl2 =60
/90sccm程度、反応室内の圧力を2Pa程度、高
周波電力を50W程度、マイクロ波電流をO.3A程度
に設定し、エッチングを行う。As the etching gas, for example, boron trichloride (BCl 3 ) gas and chlorine (Cl 2 ) gas are used. Then, the flow rate of each gas is set to BCl 3 / Cl 2 = 60
/ 90 sccm, the pressure in the reaction chamber is about 2 Pa, the high frequency power is about 50 W, and the microwave current is about 0. Etching is performed by setting it to about 3A.
【0023】次に図1(d)に示すように第3工程で
は、その後の熱工程で、配線パターン5中の第2層71
と未反応層75とAl−Ti反応層74とを反応させ
る。そして、第1層70と第4層73との間にAl−S
i−Tiの三元合金層76を形成する。Next, as shown in FIG. 1D, in the third step, the second layer 71 in the wiring pattern 5 is formed in the subsequent heat step.
And the unreacted layer 75 and the Al—Ti reaction layer 74 are reacted. Then, between the first layer 70 and the fourth layer 73, Al-S
An i-Ti ternary alloy layer 76 is formed.
【0024】上記熱工程は、200℃〜550℃程度の
範囲において所定の温度の加熱を伴う工程である。例え
ばCVD法によって上記配線パターン5を覆う状態に第
1層間膜2上に第2層間膜7を形成する工程や、400
℃程度でシンターを行う工程などが挙げられる。以上の
工程によって、第1層70、Al−Si−Ti三元合金
層76および第4層73の配線パターン5からなる配線
層6が形成される。The above heating step is a step involving heating at a predetermined temperature in the range of about 200 ° C to 550 ° C. For example, a step of forming the second interlayer film 7 on the first interlayer film 2 so as to cover the wiring pattern 5 by a CVD method, 400
Examples include a step of sintering at about ° C. Through the above steps, the wiring layer 6 including the wiring pattern 5 of the first layer 70, the Al—Si—Ti ternary alloy layer 76, and the fourth layer 73 is formed.
【0025】上記実施例では、Tiからなる第1層70
と第3層72との間にSiからなる第2層71を形成し
た後、配線パターン5の形成までにAl−Ti反応層7
4を形成するとともに第3層72の未反応層75を残
す。このため配線パターン5の形成工程では、第2層7
1のSiと第4層73のAlとが直接接触しないので、
Siの析出物が全く発生しない。In the above embodiment, the first layer 70 made of Ti is used.
After the second layer 71 made of Si is formed between the third layer 72 and the third layer 72, the Al—Ti reaction layer 7 is formed until the wiring pattern 5 is formed.
4 is formed and the unreacted layer 75 of the third layer 72 is left. Therefore, in the process of forming the wiring pattern 5, the second layer 7
Since Si of 1 does not directly contact with Al of the fourth layer 73,
No Si precipitate is generated.
【0026】また、Al−Ti反応層74の下層には、
未反応層75を介してSiの第2層71が形成されてい
ることから、その後の熱工程ではAlとTiとの反応よ
りもAl−Si−Ti三元合金層76を形成する方向に
反応が進む。つまり、AlとTiとの反応がSiによっ
て抑制され、TiAl3 の形成による抵抗の上昇が抑え
られる。The lower layer of the Al--Ti reaction layer 74 is
Since the second layer 71 of Si is formed via the unreacted layer 75, in the subsequent thermal process, the reaction in the direction of forming the Al-Si-Ti ternary alloy layer 76 is performed rather than the reaction of Al and Ti. Advances. That is, the reaction between Al and Ti is suppressed by Si, and the increase in resistance due to the formation of TiAl 3 is suppressed.
【0027】したがって上記実施例によれば、断線し難
い配線層6をSiの析出による加工不良を生じさること
なく形成できる。さらに、熱工程では抵抗の上昇が抑え
られるので、低抵抗でかつ高信頼性の配線層6を歩留り
良く形成することができる。Therefore, according to the above-mentioned embodiment, the wiring layer 6 which is not easily broken can be formed without causing a processing defect due to the deposition of Si. Further, since the increase in resistance is suppressed in the heating step, the wiring layer 6 having low resistance and high reliability can be formed with high yield.
【0028】なお上記実施例では、プラグ4上に配線層
6を形成した場合について説明したが、プラグ4が埋め
込まれていないコンタクトホール3においても上記構成
の配線層6を形成することも可能である。In the above embodiment, the case where the wiring layer 6 is formed on the plug 4 has been described, but the wiring layer 6 having the above structure can be formed even in the contact hole 3 in which the plug 4 is not embedded. is there.
【0029】また、上記実施例では、第4層73上に反
射防止膜を形成しない場合について述べたが、第4層7
3上に反射防止膜を形成して配線パターン5の形成およ
び熱工程を行っても上記実施例と同様の効果が得られ
る。In the above embodiment, the case where the antireflection film is not formed on the fourth layer 73 has been described.
Even if an antireflection film is formed on 3 and the wiring pattern 5 is formed and the heating step is performed, the same effect as that of the above-described embodiment can be obtained.
【0030】図2は反射防止膜の形成工程の一例を示す
断面図である。図示したように反射防止膜8の成膜は、
第1工程と第2工程との間に行う。例えば第4層73の
成膜後に、次のような条件で酸窒化シリコン(SiO
N)膜からなる反射防止膜8が形成される。FIG. 2 is a sectional view showing an example of the process of forming the antireflection film. As shown, the antireflection film 8 is formed by
It is performed between the first step and the second step. For example, after forming the fourth layer 73, silicon oxynitride (SiO 2) is formed under the following conditions.
The antireflection film 8 made of N) film is formed.
【0031】反応ガスに、シラン(SiH4 )ガスと亜
酸化窒素(N2 O)ガスとを用いる。また、それぞれの
ガスの流量をSiH4 /N2 O=50/25sccm程
度、成膜温度を360℃程度、成膜雰囲気の圧力を33
0Pa程度、高周波電力を800W程度に設定する。こ
のことにより、25nm程度の膜厚の反射防止膜8が成
膜される。Silane (SiH 4 ) gas and nitrous oxide (N 2 O) gas are used as reaction gases. Further, the flow rate of each gas is SiH 4 / N 2 O = about 50/25 sccm, the film forming temperature is about 360 ° C., and the film forming atmosphere pressure is 33.
The high frequency power is set to about 0 Pa and the high frequency power is set to about 800 W. As a result, the antireflection film 8 having a film thickness of about 25 nm is formed.
【0032】ここで、第4層73上に反射防止膜8を形
成することによって、上記した第2工程が終了するまで
に第1層70〜第4層73までの積層体にかかる熱が反
射防止膜8の成膜分だけ多くなる。このため反射防止膜
8を形成する場合には、上記実施例に比べてTiからな
る第3層72の膜厚が厚く設定される。したがって、上
記実施例に比べて第4層73の表面から深い位置に、S
iからなる第2層71が設けられることになる。Here, by forming the antireflection film 8 on the fourth layer 73, the heat applied to the laminated body of the first layer 70 to the fourth layer 73 is reflected by the end of the second step described above. The amount of the prevention film 8 formed increases. Therefore, when the antireflection film 8 is formed, the thickness of the third layer 72 made of Ti is set to be thicker than that in the above-described embodiment. Therefore, as compared with the above-mentioned embodiment, S is deeper than the surface of the fourth layer 73.
The second layer 71 made of i will be provided.
【0033】例えば、その深さは以下のように計算する
ことができる。すなわち、一般に拡散係数Dは式(1)
のように表されることが知られている。For example, the depth can be calculated as follows. That is, in general, the diffusion coefficient D is expressed by the equation (1)
It is known to be represented as.
【0034】[0034]
【数1】 ここで、k=8.6×10-5eV/Kである。また
D0 、Eaは物質固有の値であり Alと反応するTi
のD0 、Eaは文献値より、Do ≒0.15cm2/s
ec、Ea≒1.85eVである。[Equation 1] Here, k = 8.6 × 10 −5 eV / K. Further, D 0 and Ea are values peculiar to the substance, and Ti that reacts with Al
D 0 and Ea of the above are Do ≈0.15 cm 2 / s from the literature values.
ec and Ea≈1.85 eV.
【0035】したがって、T=360℃において、Ti
の拡散係数Dを式(2)のように演算することができ
る。Therefore, at T = 360 ° C., Ti
The diffusion coefficient D can be calculated as in equation (2).
【数2】 [Equation 2]
【0036】一方、拡散距離Lは、式(3)のように表
されることが知られている。On the other hand, it is known that the diffusion distance L is expressed by the equation (3).
【数3】 よって、例えば熱工程を30分間行った場合にAlに拡
散するTiの拡散距離Lは、式(4)のように演算され
る。(Equation 3) Therefore, for example, the diffusion distance L of Ti that diffuses into Al when the heating step is performed for 30 minutes is calculated as in Expression (4).
【0037】[0037]
【数4】 この結果から、Tiからなる第3層72の膜厚は、余裕
を見て10nm程度に設定される。つまり第3層72の
表面からSiからなる第2層71までの深さは、上記実
施例より深い10nm程度に設定される。[Equation 4] From this result, the film thickness of the third layer 72 made of Ti is set to about 10 nm with a margin. That is, the depth from the surface of the third layer 72 to the second layer 71 made of Si is set to about 10 nm, which is deeper than that in the above-described embodiment.
【0038】したがって、第1層70〜第3層72まで
の厚みを上記実施例と同様にする場合は、上記したよう
に第3層72の膜厚を10nm程度にすると、例えば第
2層71は5nm程度、第1層70は20nm程度の膜
厚に設定されることになる。Therefore, when the thicknesses of the first layer 70 to the third layer 72 are the same as those in the above embodiment, if the thickness of the third layer 72 is set to about 10 nm as described above, for example, the second layer 71 is used. Is about 5 nm, and the first layer 70 is about 20 nm thick.
【0039】[0039]
【発明の効果】以上説明したように本発明の配線層の形
成方法では、配線パターンの形成までにAl−Ti反応
層を形成するとともに第3層の未反応層を残す。このた
め配線パターンの形成工程では第2層のSiと第4層の
Alとが直接接触せず、Siの析出物が全く発生しない
ので、断線し難い配線層を加工不良を生じさせることな
く形成することができる。As described above, in the wiring layer forming method of the present invention, the Al—Ti reaction layer is formed and the third unreacted layer is left until the wiring pattern is formed. Therefore, in the step of forming the wiring pattern, the second layer Si and the fourth layer Al do not come into direct contact with each other, and no Si precipitate is generated. Therefore, a wiring layer that is difficult to break is formed without causing processing defects. can do.
【0040】またその後の熱工程では、AlとTiとの
反応が第2層のSiによって抑制されてAl−Si−T
iの合金層を形成する方向に反応が進むので、AlとT
iとの反応による抵抗の上昇が抑えられる。したがって
本発明によれば、低抵抗でかつ高信頼性の配線層を歩留
り良く形成することができる。In the subsequent heating step, the reaction between Al and Ti is suppressed by the Si in the second layer, and Al-Si-T
Since the reaction proceeds in the direction of forming the alloy layer of i, Al and T
The increase in resistance due to the reaction with i is suppressed. Therefore, according to the present invention, a wiring layer having low resistance and high reliability can be formed with high yield.
【図1】本発明の一例を示す工程図である。FIG. 1 is a process drawing showing an example of the present invention.
【図2】反射防止膜の形成工程の一例を示す断面図であ
る。FIG. 2 is a cross-sectional view showing an example of a process of forming an antireflection film.
1 基板(基体) 5 配線パターン 6 配線層 70 第1層 71 第2層 72 第3層 73 第4層 74 Al−Ti反応層 75 未反応層 76 Al−Si−Ti三元合金層 1 Substrate (Base) 5 Wiring Pattern 6 Wiring Layer 70 First Layer 71 Second Layer 72 Third Layer 73 Fourth Layer 74 Al-Ti Reaction Layer 75 Unreacted Layer 76 Al-Si-Ti Ternary Alloy Layer
Claims (2)
シリコンからなる第2層と、チタンからなる第3層と、
少なくともアルミニウムを主成分としかつシリコンを含
まない材料からなる第4層とを順に形成する第1工程
と、 前記第1層から前記第4層までの積層体を配線パターン
に形成するまでに、前記第3層と前記第4層とを反応さ
せてアルミニウム−チタン反応層を形成するとともに前
記第3層の未反応層を残す第2工程と、 その後の熱工程で、前記第2層と前記未反応層と前記ア
ルミニウム−チタン反応層とを反応させて、前記第1層
と前記第4層との間にアルミニウム−シリコン−チタン
からなる合金層を形成する第3工程とからなることを特
徴とする配線層の形成方法。1. A first layer made of titanium on the surface of a substrate,
A second layer made of silicon and a third layer made of titanium,
A first step of sequentially forming a fourth layer made of a material containing at least aluminum as a main component and not containing silicon, and forming a laminate of the first layer to the fourth layer into a wiring pattern, A second step of reacting the third layer with the fourth layer to form an aluminum-titanium reaction layer and leaving an unreacted layer of the third layer, and a subsequent heating step, the second layer and the unreacted layer. A third step of reacting a reaction layer with the aluminum-titanium reaction layer to form an alloy layer of aluminum-silicon-titanium between the first layer and the fourth layer. Method for forming wiring layer.
囲において所定の温度の加熱を伴う熱工程であることを
特徴とする請求項1記載の配線層の形成方法。2. The method for forming a wiring layer according to claim 1, wherein the heating step is a heating step involving heating at a predetermined temperature in a range of 200 ° C. to 550 ° C.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18401694A JPH0831826A (en) | 1994-07-12 | 1994-07-12 | Forming interconnection layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18401694A JPH0831826A (en) | 1994-07-12 | 1994-07-12 | Forming interconnection layer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0831826A true JPH0831826A (en) | 1996-02-02 |
Family
ID=16145869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18401694A Pending JPH0831826A (en) | 1994-07-12 | 1994-07-12 | Forming interconnection layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0831826A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253537B1 (en) * | 1997-06-25 | 2000-05-01 | 김영환 | Method of forming interconnector in semiconductor device |
JP2012146838A (en) * | 2011-01-13 | 2012-08-02 | Sumitomo Electric Ind Ltd | Method of manufacturing silicon carbide semiconductor device |
-
1994
- 1994-07-12 JP JP18401694A patent/JPH0831826A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253537B1 (en) * | 1997-06-25 | 2000-05-01 | 김영환 | Method of forming interconnector in semiconductor device |
JP2012146838A (en) * | 2011-01-13 | 2012-08-02 | Sumitomo Electric Ind Ltd | Method of manufacturing silicon carbide semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2533414B2 (en) | Wiring connection structure of semiconductor integrated circuit device and manufacturing method thereof | |
JP2811131B2 (en) | Wiring connection structure of semiconductor device and method of manufacturing the same | |
KR100347743B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
JPH08191104A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
TW200414283A (en) | Semiconductor device and the manufacturing method thereof | |
JPH06140399A (en) | Manufacture of metal wire | |
JP3175721B2 (en) | Method for manufacturing semiconductor device | |
JP3586899B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2809196B2 (en) | Method for manufacturing semiconductor device | |
JP2002203899A (en) | Method for forming copper interconnection structure | |
JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI227046B (en) | Process of metal interconnects | |
JP2570576B2 (en) | Method for manufacturing semiconductor device | |
JP2600593B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0831826A (en) | Forming interconnection layer | |
US6051490A (en) | Method of forming wirings | |
JPH07130854A (en) | Wiring structure body and its forming method | |
JP3890722B2 (en) | Copper wiring of semiconductor devices | |
JP3109269B2 (en) | Method for manufacturing semiconductor device | |
JP4752108B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2737470B2 (en) | Method for manufacturing semiconductor device | |
JP3278877B2 (en) | Wiring formation method | |
JPH05102148A (en) | Semiconductor device | |
JP4006720B2 (en) | Semiconductor device and manufacturing method thereof | |
KR0156126B1 (en) | Formation method of contact hole in semiconductor device |