JPH0831714A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0831714A
JPH0831714A JP15886694A JP15886694A JPH0831714A JP H0831714 A JPH0831714 A JP H0831714A JP 15886694 A JP15886694 A JP 15886694A JP 15886694 A JP15886694 A JP 15886694A JP H0831714 A JPH0831714 A JP H0831714A
Authority
JP
Japan
Prior art keywords
substrate
resist
acid
basicity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15886694A
Other languages
Japanese (ja)
Inventor
Kimie Matsuno
公栄 松野
Akihiro Usujima
章弘 薄島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15886694A priority Critical patent/JPH0831714A/en
Publication of JPH0831714A publication Critical patent/JPH0831714A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To narrow an effective exposure region, and to reduce the diameter of a minimum hole pattern capable of being formed through photolithography further by neutralizing an acid in the vicinity of a substrate in the peripheral section of the exposure region by bringing a substrate surface to an extremely weak basic state immediately before a process, in to which the substrate surface is coated with a positive resist. CONSTITUTION:A weak basic layer 3 is formed on the surface of a substrate 1, on which a desired thin-film 2 is formed. The layer 3 is exposed by ultraviolet rays 6 by using a photo-mask 7. An acid H<+> is generated in a resist exposure section 5. On the other hand, the weak basic layer on the surface of the substrate is distributed uniformly on the whole surface. Accordingly, an effect by the base of the substrate is difficult to be generated because a large quantity of the acid are generated from a resist at a central section at a fixed basic level, but the acid concentration of the resist is inhibited by neutralization by the base of the substrate surface in the peripheral section of a hole pattern.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体デバイスの光リ
ソグラフィ工程に於けるレジストパターン形成に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to resist pattern formation in a photolithography process for semiconductor devices.

【0002】近年の半導体デバイスの高集積化、高密度
化に対応して、光を露光源に用いる光リソグラフィプロ
セスにおいては、300nm未満の遠紫外光を光源とす
るエキシマステッパの使用が主流となってきた。また、
これにあわせて、遠紫外光の透過率が高く、高い感度を
有する化学増幅型レジストが注目されている。
In response to the recent trend of higher integration and higher density of semiconductor devices, in the photolithography process using light as an exposure source, use of an excimer stepper using far ultraviolet light of less than 300 nm as a light source has become mainstream. Came. Also,
At the same time, a chemically amplified resist having a high transmittance for far-ultraviolet light and a high sensitivity is drawing attention.

【0003】しかし、現在試作開発が行われている64
MDRAMや256MDRAMでは、必要とされるパタ
ーニングの最小ホール径は、光リソグラフィの解像度限
界といわれる0.25μmに到達している。
However, 64 prototypes are currently being developed.
In the MDRAM and 256MDRAM, the minimum hole diameter required for patterning has reached 0.25 μm, which is said to be the resolution limit of optical lithography.

【0004】本発明は、化学増幅型レジストをもちいた
光リソグラフィによる微細ホールパターン形成に関する
ものである。
The present invention relates to the formation of a fine hole pattern by photolithography using a chemically amplified resist.

【0005】[0005]

【従来の技術】従来の光リソグラフィ技術では、248
nmの短波長を用いたKrFエキシマステッパを用いて
も0.25μm近いサイズの微細ホールパターンの形成
は困難であった。その為、このサイズのパターン形成に
は、光露光に変わって、電子ビーム露光をもちいなけれ
ばならなかった。しかし、電子ビーム露光では、一括転
写が難しく、描画速度が遅くスループットが悪いという
欠点を持つ。
2. Description of the Related Art In conventional optical lithography technology, 248
Even with a KrF excimer stepper using a short wavelength of nm, it was difficult to form a fine hole pattern having a size close to 0.25 μm. Therefore, in order to form a pattern of this size, it was necessary to use electron beam exposure instead of light exposure. However, electron beam exposure has the drawbacks that batch transfer is difficult, the drawing speed is slow, and the throughput is poor.

【0006】よって、多層膜より構成されるデバイスを
形成する際は、スループットをあげる為、光リソグラフ
ィで作製できるパターン形成は光露光を用い、それ以外
の微細パターンについては、電子ビーム露光を用いると
いうように、層ごとに使い分けることがあり、この場合
においては、アライメントのマッチングの問題に考慮す
る必要があった。
Therefore, when forming a device composed of a multi-layered film, in order to increase the throughput, it is said that the pattern formation which can be produced by optical lithography uses optical exposure, and other fine patterns use electron beam exposure. As described above, each layer may be used properly, and in this case, it is necessary to consider the problem of alignment matching.

【0007】[0007]

【発明が解決しようとする課題】0.25μm径サイズ
の微小ホールパターンを形成することが必要とされる半
導体デバイス形成工程においては、全工程を光リソグラ
フィのみで形成できない為、生産性をあげることができ
なかった。全工程を電子ビーム露光を用いずに光リソグ
ラフィのみで形成できるようにすることが望まれてい
る。
In the semiconductor device forming process which requires the formation of a minute hole pattern having a diameter of 0.25 μm, it is not possible to form the whole process only by photolithography, so that the productivity is improved. I couldn't. It is desired to be able to form the entire process only by photolithography without using electron beam exposure.

【0008】本発明は、光リソグラフィにより形成でき
る最小ホールパターンの径をさらに小さくすることを目
的とする。
An object of the present invention is to further reduce the diameter of the minimum hole pattern that can be formed by photolithography.

【0009】[0009]

【課題を解決するための手段】本発明は、酸触媒型の化
学増幅ポジレジストを用い、光露光によりパターニング
を行う光リソグラフィプロセスに於いて、該ポジレジス
トを基板面に塗布する工程の直前に該基板面を極微弱な
塩基性とする。
The present invention is an optical lithography process in which an acid-catalyzed chemically amplified positive resist is used to perform patterning by light exposure, immediately before the step of applying the positive resist to the substrate surface. The substrate surface is made extremely weakly basic.

【0010】[0010]

【作用】レジストの露光領域の中央部では露光強度が高
いが、周辺部では露光強度が低下する。従って露光によ
り発生する酸濃度も中央で高く周辺で低くなる。予め基
板表面に塩基を付与しておくことにより露光領域周辺部
では基板近傍の酸を中和させることができる。結果とし
て実効的露光領域が狭くなる。
The exposure intensity is high in the central portion of the exposed area of the resist, but is reduced in the peripheral portion. Therefore, the acid concentration generated by exposure is high in the center and low in the periphery. By preliminarily applying a base to the surface of the substrate, the acid in the vicinity of the substrate can be neutralized in the peripheral portion of the exposure area. As a result, the effective exposure area becomes narrow.

【0011】[0011]

【実施例】酸触媒型の化学増幅レジストは、エキシマス
テッパ等の300nm未満の紫外域にある光露光により
露光部分に酸を発生する。この酸は露光後の加熱処理に
より、該レジストの樹脂に結合している溶解抑止剤をは
ずす。よって露光部分のレジストが現像液に対して溶解
可能となる。
EXAMPLE An acid-catalyzed chemically amplified resist generates an acid in an exposed portion by light exposure in an ultraviolet region of less than 300 nm such as an excimer stepper. This acid removes the dissolution inhibitor bonded to the resin of the resist by heat treatment after exposure. Therefore, the resist in the exposed portion can be dissolved in the developing solution.

【0012】従来、前記レジストを用い光リソグラフィ
でパターン形成した場合、レジストのパターンエッジの
裾引きがしばしば指摘されていた。従来の方法により作
製したレジストパターンの裾引きを示す例を図2
(a),(b)にそれぞれ示す。
Conventionally, it has been often pointed out that the pattern edge of the resist is skirted when the resist is used to form a pattern by photolithography. FIG. 2 shows an example showing the tailing of a resist pattern manufactured by a conventional method.
They are shown in (a) and (b), respectively.

【0013】図2(a)は基板上にSiO2 薄膜2が形
成されており、化学増幅レジスト膜4をスピンコートし
た後、フォトマスクパターンを用いてKrFエキシマス
テッパで露光、現像工程を経て、レジストのホールパタ
ーンを形成したものの拡大断面写真である。レジスト膜
4と薄膜SiO2 2の界面近傍のレジストパターンエッ
ジが裾引き状になっている。
In FIG. 2 (a), a SiO 2 thin film 2 is formed on a substrate. After a chemically amplified resist film 4 is spin-coated, it is exposed and developed by a KrF excimer stepper using a photomask pattern, It is an enlarged cross-sectional photograph of a hole pattern of a resist formed. The edge of the resist pattern in the vicinity of the interface between the resist film 4 and the thin film SiO 2 2 is bottomed.

【0014】図2(b)は、図2(a)で示した裾引き
状のレジストパターンを用いてレジスト膜4の下層にあ
るSiO2 膜2をエッチングしたものの拡大断面写真で
ある。レジストの裾引きによってフォトマスクパターン
径より小さい径のホールが形成されている。
FIG. 2B is an enlarged cross-sectional photograph of the SiO 2 film 2 under the resist film 4 which is etched using the bottomed resist pattern shown in FIG. 2A. A hole having a diameter smaller than that of the photomask pattern is formed by the hem of the resist.

【0015】このようなレジストパターンの発生は、レ
ジストをスピンコートする直前の基板表面が大気中の塩
基性成分を吸着していることが原因だと言われている。
本発明は、積極的に基板面に塩基性を付与することで従
来発生していたレジストの裾引きパターンを再現性良く
形成し、光リソグラフィで作製できる最小ホールパター
ンをより小さくしようとするものである。
The generation of such a resist pattern is said to be due to the fact that the substrate surface immediately before spin coating the resist adsorbs basic components in the atmosphere.
The present invention aims to form a resist bottoming pattern that has been conventionally generated with good reproducibility by positively imparting basicity to the substrate surface, and to make the minimum hole pattern that can be produced by optical lithography smaller. is there.

【0016】本発明の基本実施例を図1を用いて説明す
る。図1は、レジストのパターニング工程を示してい
る。図1(a)に示すように、所望の薄膜2が形成され
た基板1の表面に微弱な塩基性層3を設ける。レジスト
と基板の密着性を上げるため、基板をHMDS(ヘキサ
メチルジシラン)を含むガス中に曝す。さらに、図1
(b)に示すように、この上に酸触媒型の化学増幅レジ
スト膜4をスピンコートする。
A basic embodiment of the present invention will be described with reference to FIG. FIG. 1 shows a resist patterning process. As shown in FIG. 1A, a weak basic layer 3 is provided on the surface of a substrate 1 on which a desired thin film 2 is formed. In order to improve the adhesion between the resist and the substrate, the substrate is exposed to a gas containing HMDS (hexamethyldisilane). Furthermore, FIG.
As shown in (b), an acid catalyst type chemically amplified resist film 4 is spin-coated thereon.

【0017】図1(b)に示すように、フォトマスク7
を用いて紫外線6を露光する。レジスト露光部5に酸H
+ が発生する。露光時にレジストに照射される露光の強
度分布を図1(b)下部に示した。縦軸は、露光強度、
横軸は露光位置を示す。Aで示す領域がマスク上のホー
ルパターン径に対応している。露光強度は、ホールパタ
ーンの中央において最も高く、パターンエッジ近傍では
中央部に比較すると弱い分布を示す。発生する酸H+
量は露光強度に依存している為、同様な分布を示す。
As shown in FIG. 1B, the photomask 7
Is used to expose the ultraviolet ray 6. Acid H on the resist exposed area 5
+ Occurs. The intensity distribution of exposure applied to the resist during exposure is shown in the lower part of FIG. The vertical axis is the exposure intensity,
The horizontal axis represents the exposure position. The area indicated by A corresponds to the hole pattern diameter on the mask. The exposure intensity is highest in the center of the hole pattern, and has a weaker distribution in the vicinity of the pattern edge than in the center. Since the amount of acid H + generated depends on the exposure intensity, it shows a similar distribution.

【0018】一方基板表面の微弱な塩基層は、全面に均
一な分布をしている。よって、ある一定の塩基性のレベ
ルにおいては、中央部はレジストの酸発生が多い為基板
の塩基による影響はでにくいが、ホールパターンの周辺
部は基板表面の塩基によりレジストの酸濃度が中和によ
って抑えられる為、現像後のレジストパターンに裾引き
Bができる。また、裾引きの程度は、基板表面の塩基性
量を調整することで決定することができる。
On the other hand, the weak base layer on the substrate surface has a uniform distribution over the entire surface. Therefore, at a certain level of basicity, the acid generation of the resist is large in the central part, so it is less likely to be affected by the base of the substrate. Since it is suppressed by, the trailing edge B can be formed in the resist pattern after development. Further, the degree of tailing can be determined by adjusting the basic amount of the substrate surface.

【0019】図1(c)は、上記方法でパターニングし
たレジストをマスクとして薄膜2のエッチングを行う工
程を示す。このレジストの裾引きパターンにより、本来
の光リソグラフィ工程で得られるホールパターン径に比
較し、より小さいホール径パターンを得ることができ
る。
FIG. 1C shows a step of etching the thin film 2 using the resist patterned by the above method as a mask. With this bottoming pattern of the resist, it is possible to obtain a smaller hole diameter pattern as compared with the hole pattern diameter obtained in the original photolithography process.

【0020】次に、基板表面を塩基性にする種々の実施
例について述べる。第1の実施例は、塩基性溶液に基板
を浸漬する方法である。レジスト膜塗布形成前のSiウ
ェハを約5%モル濃度に希釈したNH4 OH水溶液に3
分間浸漬する。この後純水にて該ウェハを洗浄し乾燥す
る。塩基性溶液としては、NMP(N−メチルピロリド
ン)、あるいは、DMA(ジメチルアセトアミド)を用
いてもよい。
Next, various examples of making the substrate surface basic will be described. The first example is a method of immersing a substrate in a basic solution. The Si wafer before resist film coating and formation is diluted with NH 4 OH aqueous solution diluted to about 5% molar concentration.
Soak for a minute. After that, the wafer is washed with pure water and dried. As the basic solution, NMP (N-methylpyrrolidone) or DMA (dimethylacetamide) may be used.

【0021】第1の実施例に即したレジスト塗布装置の
構成例を図4(a)に示す。図4(a)に示すは、前
記した塩基性溶液に基板を浸漬する装置であり、耐塩基
性のタンク、例えばフッ素樹脂で作られたタンクと、中
の溶液を循環する為のポンプを備える。は、基板を乾
燥する為の加熱装置、CTは、レジストのスピンコー
タ、ADは、レジストの密着材であるHMDSをベーパ
塗布する装置、HPは、ホットプレートによる加熱装
置、CPは、クーリングプレートによる冷却装置をそれ
ぞれ示す。
FIG. 4A shows an example of the structure of a resist coating apparatus according to the first embodiment. FIG. 4 (a) shows an apparatus for immersing a substrate in the above-mentioned basic solution, which is provided with a base-resistant tank, for example, a tank made of fluororesin, and a pump for circulating the solution therein. . Is a heating device for drying the substrate, CT is a resist spin coater, AD is a device for applying HMDS, which is a resist adhesion material, with vapor, HP is a heating device with a hot plate, and CP is a cooling plate with a cooling plate. Each device is shown.

【0022】図4(a)に示すように、、、CTの
3つの装置をこの順に接続した第1列と、AD,HP,
CP,HP,CPの5つの装置をこの順に接続した第2
列を並列に組み、それぞれの列の一端を基板の搬送、分
配する機能をもった共通のウエハインデクサIDXに接
続している。基板は、外部に曝すことなく上記装置間を
自動搬送される。
As shown in FIG. 4A, as shown in FIG. 4A, the first column in which three devices CT, CT are connected in this order, AD, HP,
2nd connection of 5 devices CP, HP, CP in this order
The rows are assembled in parallel, and one end of each row is connected to a common wafer indexer IDX having a function of carrying and distributing substrates. The substrate is automatically transferred between the above devices without exposing it to the outside.

【0023】第2の実施例は、塩基性ガス中に基板を曝
す方法である。図3に実施例の装置図を示した。タンク
11中には約5%モル濃度に希釈したNH4 OH水溶液
10が入っており、N2 ガス9でバブリングすることに
よりチャンバ12内に塩基性ガスを導入する。導入され
たガスは、チャンバ内に設置された基板8の表面上を流
れチャンバに接続されたポンプにより排気口13より外
部に排気される。例えば、チャンバ内をNH4 OH濃度
50ppbの雰囲気とし、30秒間基板を曝す。
The second embodiment is a method of exposing the substrate to a basic gas. FIG. 3 shows an apparatus diagram of the embodiment. The tank 11 contains an NH 4 OH aqueous solution 10 diluted to a molar concentration of about 5%, and a basic gas is introduced into the chamber 12 by bubbling with an N 2 gas 9. The introduced gas flows on the surface of the substrate 8 installed in the chamber and is exhausted to the outside from the exhaust port 13 by the pump connected to the chamber. For example, the inside of the chamber is set to an atmosphere of NH 4 OH concentration of 50 ppb, and the substrate is exposed for 30 seconds.

【0024】第2の実施例に即したレジスト膜塗布装置
の構成例を図4(b)に示す。図4(b)に示すは、
基板を塩基性ガス雰囲気に曝露する為の装置であり、チ
ャンバと排気ポンプ及び塩基性ガスを供給する手段を備
えた装置である。図4(b)に示すように、装置およ
び2つのCTをこの順に接続した第1列と、AD,H
P,CP,HP,CPの5つの装置をこの順に接続した
第2列とを並列に組み、一端を共通のウエハインデクサ
IDXに接続している。基板は、外部に曝すことなく上
記装置間を自動搬送される。
FIG. 4B shows an example of the structure of a resist film coating apparatus according to the second embodiment. As shown in FIG.
It is an apparatus for exposing a substrate to a basic gas atmosphere, and is an apparatus equipped with a chamber, an exhaust pump, and a means for supplying a basic gas. As shown in FIG. 4B, the device and the first column in which two CTs are connected in this order, AD, H
A second row in which five devices P, CP, HP and CP are connected in this order is assembled in parallel and one end is connected to a common wafer indexer IDX. The substrate is automatically transferred between the above devices without exposing it to the outside.

【0025】第3の実施例は、基板表面に塩基性ガスを
吸着しやすいことが知られている無機膜を形成する方法
である。塩基性ガスを吸着しやすい無機膜としてはBP
SG(ボロフォスフォシリケートグラス)あるいは、S
OG(スピン・オン・グラス)膜等がある。
The third embodiment is a method of forming an inorganic film which is known to easily adsorb a basic gas on the surface of a substrate. BP as an inorganic film that easily adsorbs basic gas
SG (borophosphosilicate glass) or S
There are OG (spin on glass) films and the like.

【0026】BPSG膜は、常圧CVD法によりガス源
にO2 、SiH4 ,PH3 ,B2 6 を用いて厚さ約1
000Å程度形成すればよい。この後大気中に基板を曝
すだけで、基板表面は微弱な塩基性となるが、好ましく
は、実施例1の塩基性溶液への浸漬または、実施例2の
塩基性ガスへの曝露を行い、制御された塩基性表面を形
成する。
The BPSG film is a gas source formed by an atmospheric pressure CVD method.
To O2, SiHFour, PH3, B2H 6Thickness of about 1
It is sufficient to form about 000Å. After this, expose the substrate to the atmosphere
The substrate surface becomes weakly basic, but it is preferable
Is immersed in the basic solution of Example 1 or of Example 2
Exposure to basic gas creates a controlled basic surface
To achieve.

【0027】SOG膜の形成は、市販されている有機シ
ラノールを含む溶液、例えば東京応用化学(株)製のO
CD(タイプ7 6000R)を用い、スピンナにより
1000Å基板上に塗布した後ホットプレートで270
℃に加熱する。好ましくは、上述同様の塩基性付与工程
を行う。
The SOG film is formed by using a commercially available solution containing organic silanol, such as O produced by Tokyo Applied Chemistry Co., Ltd.
Using a CD (Type 7 6000R), spinner applied to 1000Å substrate and then 270 on hot plate
Heat to ° C. Preferably, the same basicity imparting step as described above is performed.

【0028】上記実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
The present invention has been described with reference to the above embodiments.
The present invention is not limited to these. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

【0029】[0029]

【発明の効果】以上のように、本発明によれば、光リソ
グラフィで形成可能な微小ホールパターンの最小径をさ
らに小さくすることができる。
As described above, according to the present invention, the minimum diameter of the fine hole pattern that can be formed by photolithography can be further reduced.

【0030】よって、電子ビーム露光工程を用いること
なくKrFエキシマステッパを用いた光リソグラフィの
みで0.25μm以下の微細ホールを形成することもで
き、微細ホール形成が必要なデバイス工程のスループッ
トをあげることが可能となる。
Therefore, it is possible to form a fine hole of 0.25 μm or less by only the photolithography using the KrF excimer stepper without using the electron beam exposure process, and increase the throughput of the device process that requires the formation of the fine hole. Is possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の基本的なパターン形成工程を示す断面
図である。
FIG. 1 is a cross-sectional view showing a basic pattern forming process of the present invention.

【図2】従来の方法にて作製した薄膜の断面の拡大写真
である。
FIG. 2 is an enlarged photograph of a cross section of a thin film manufactured by a conventional method.

【図3】本発明における第2の実施例の製造方法を示す
図である。
FIG. 3 is a diagram showing a manufacturing method according to the second embodiment of the present invention.

【図4】本発明の実施例における製造装置の構成図であ
る。
FIG. 4 is a configuration diagram of a manufacturing apparatus according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2 薄膜 3 塩基性に処理された層 4 レジスト膜 5 レジスト露光部 6 紫外線 7 レジストパターン裾引き部 8 基板 9 N2 10 塩基性溶液 11 タンク 12 チャンバ 13 排気口 A ホールパターン領域 B レジストパターン裾引き部 基板を塩基性溶液に浸漬する装置 乾燥装置 基板を塩基性ガスに曝露する装置 CT レジスト塗布装置 AD 密着材塗布装置 HP ホットプレート CP クーリングプレート IDX ウエハインデクサ1 Substrate 2 Thin Film 3 Basically Treated Layer 4 Resist Film 5 Resist Exposure Section 6 UV Light 7 Resist Pattern Hemming Section 8 Substrate 9 N 2 10 Basic Solution 11 Tank 12 Chamber 13 Exhaust Port A Hole Pattern Area B Resist Pattern Hemming part Device for immersing substrate in basic solution Drying device Device for exposing substrate to basic gas CT Resist coating device AD Adhesive coating device HP Hot plate CP Cooling plate IDX Wafer indexer

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板面に極微弱な塩基性を付与する工程
と、 その後、直ちに酸触媒型の化学増幅ポジレジストを基板
面に塗布する工程と、 該ポジレジストに選択的に紫外線を照射し、露光部に酸
を発生させる工程と、を含み、前記極微弱な塩基性が露
光部の周辺で発生する酸を中和するように前記塩基性と
露光量とが選択されている半導体デバイスの製造方法。
1. A step of imparting an extremely weak basicity to a substrate surface, a step of immediately thereafter applying an acid catalyst type chemically amplified positive resist to the substrate surface, and a step of selectively irradiating the positive resist with ultraviolet rays. A step of generating an acid in the exposed portion, wherein the basicity and the exposure amount are selected so that the extremely weak basicity neutralizes the acid generated around the exposed portion. Production method.
【請求項2】 前記塩基性付与工程が該基板を極微弱な
塩基性溶液に浸せきすることを含む請求項1記載の半導
体デバイスの製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the basicity imparting step includes immersing the substrate in an extremely weak basic solution.
【請求項3】 前記塩基性付与工程が該基板を極微弱な
塩基性気体中に曝すことを含む請求項1記載の半導体デ
バイスの製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the basicity imparting step includes exposing the substrate to an extremely weak basic gas.
【請求項4】 前記塩基性付与工程が該基板面に塩基性
分子を吸着する無機膜を形成することを含む請求項1か
ら3のいずれかに記載の半導体デバイスの製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the basicity imparting step includes forming an inorganic film that adsorbs basic molecules on the substrate surface.
【請求項5】 前記無機膜が、CVD(化学気相反応蒸
着)法を用いて形成される請求項4記載の半導体デバイ
スの製造方法。
5. The method for manufacturing a semiconductor device according to claim 4, wherein the inorganic film is formed by using a CVD (Chemical Vapor Deposition) method.
【請求項6】 前記無機膜が、スピンコートにより形成
される請求項4記載の半導体デバイスの製造方法。
6. The method of manufacturing a semiconductor device according to claim 4, wherein the inorganic film is formed by spin coating.
JP15886694A 1994-07-11 1994-07-11 Manufacture of semiconductor device Withdrawn JPH0831714A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15886694A JPH0831714A (en) 1994-07-11 1994-07-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15886694A JPH0831714A (en) 1994-07-11 1994-07-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0831714A true JPH0831714A (en) 1996-02-02

Family

ID=15681118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15886694A Withdrawn JPH0831714A (en) 1994-07-11 1994-07-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0831714A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670949B2 (en) 2006-03-27 2010-03-02 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670949B2 (en) 2006-03-27 2010-03-02 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US8647817B2 (en) Vapor treatment process for pattern smoothing and inline critical dimension slimming
US20050130068A1 (en) Pattern forming method and method for manufacturing a semiconductor device
KR101037484B1 (en) Methods to reduce the minimum pitch in a pattern
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
JPH06267810A (en) Preparation of method of resisting and evening it silylation and integrated circuit device
TW556052B (en) Exposure method
US5756256A (en) Silylated photo-resist layer and planarizing method
US6833326B2 (en) Method for forming fine patterns in semiconductor device
JPH0831714A (en) Manufacture of semiconductor device
JPH0572747A (en) Pattern forming method
US7944025B2 (en) Semiconductor constructions
KR20010037049A (en) Lithography method using silylation
JPH09246166A (en) Developing method for photoresist
JPH09292707A (en) Pattern forming material and pattern forming method
KR100653977B1 (en) Micro pattern-forming method using base treatment in organic bottom anti-reflective coating process
JPH02132448A (en) Formation of pattern
JPH0943855A (en) Formation of resist pattern
JPS6047419A (en) Multilayer level patterning method
JPH05182904A (en) Forming method for pattern
JPH07220991A (en) Pattern forming method
JPH0757995A (en) Formation of resist pattern
KR0140469B1 (en) Photoresest pactterning method of semiconductor device
JPH07120922A (en) Photoresist film and forming method of resist pattern
JPH06132215A (en) Manufacture of semiconductor device
JPH0425114A (en) Resist pattern forming method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002