JPH0831618B2 - Monolithic photodiode array with resistors - Google Patents
Monolithic photodiode array with resistorsInfo
- Publication number
- JPH0831618B2 JPH0831618B2 JP61189605A JP18960586A JPH0831618B2 JP H0831618 B2 JPH0831618 B2 JP H0831618B2 JP 61189605 A JP61189605 A JP 61189605A JP 18960586 A JP18960586 A JP 18960586A JP H0831618 B2 JPH0831618 B2 JP H0831618B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode array
- resistor
- resistors
- power mos
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Description
【発明の詳細な説明】 発明の要約 直列接続フォトダイオード・アレイ・チップの表面に
絶縁膜を介して透明高抵抗導電膜（1MΩ以上）を形成
し、この透明高抵抗導電膜をフォトダイオード・アレイ
のアノードとカソードとの間に接続した。このチップは
光入力によって電圧出力を得るのに適し、パワーMOS FE
Tのドライブ用として利用価値が高い。DETAILED DESCRIPTION OF THE INVENTION A transparent high-resistance conductive film (1 MΩ or more) is formed on the surface of a series-connected photodiode array chip via an insulating film, and the transparent high-resistance conductive film is used as a photodiode array. Was connected between the anode and the cathode. This chip is suitable for obtaining voltage output by optical input, power MOS FE
High utility value for T drive.
発明の背景 この発明は、抵抗付モノリシック・フォトダイオード
・アレイに関し、例えばトリガ光をこのフォトダイオー
ド・アレイで受光し、その受光信号によってパワーMOS
FET等のMOS形半導体のゲートを駆動するという「パワー
MOSリレー」において好適に用いられる抵抗付モノリシ
ック・フォトダイオード・アレイに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monolithic photodiode array with a resistor, for example, trigger light is received by this photodiode array, and a power MOS is generated by the received light signal.
"Power" that drives the gate of MOS type semiconductor such as FET
The present invention relates to a monolithic photodiode array with a resistor that is preferably used in a "MOS relay".
最近の半導体技術の進歩にはめざましいものがあり、
特に高集積化の分野ではサブミクロン加工が現実のもの
となってきている。この技術の主要な目的は、100万個
以上もの微細な半導体素子を集積して大容量のメモリや
CPU等を構成しようというものである。Recent advances in semiconductor technology have been remarkable,
Especially in the field of high integration, submicron processing has become a reality. The main purpose of this technology is to integrate 1 million or more minute semiconductor elements into a large-capacity memory or
The idea is to configure the CPU, etc.
一方、最近この集積技術を応用してパワーMOS FETの
性能が大幅に向上してきた。駆動ゲート電圧の低下と高
耐電圧化、電流容量の増大および低いイオン抵抗が実現
されるようになり、従来の電子機械式リレー（Electrom
echanical Relay）とほぼ同等の性能が得られるように
なってきた。On the other hand, recently, the performance of power MOS FETs has been greatly improved by applying this integration technology. The reduction of drive gate voltage, high withstand voltage, increase of current capacity and low ionic resistance have been realized, and conventional electromechanical relays (Electrom
echanical Relay) has come to obtain almost the same performance.
そこで、発光ダイオードからの出射光をトリガ光とし
て太陽電池に与え、この太陽電池の起電力でパワーMOS
FETを駆動するという構成のリレーが発表されている。
これをこの明細書では「パワーMOSリレー」と呼ぶこと
にする。太陽電池は、多数のフォトダイオードを直列に
接続してなるフォトダイオード・アレイによって実現さ
れる。Therefore, the light emitted from the light-emitting diode is applied to the solar cell as trigger light, and the electromotive force of this solar cell causes power MOS.
A relay that drives the FET has been announced.
This is referred to as a "power MOS relay" in this specification. A solar cell is realized by a photodiode array formed by connecting a large number of photodiodes in series.
しかしながら、発光ダイオードとフォトダイオード・
アレイとパワーMOS FETの３素子でパワーMOSリレーを構
成した場合、スイッチング時間が遅くなるという問題が
生じる。これはパワーMOS FETのゲート／ソース間の電
荷を短時間に放電できないからである。これを解決する
ためには、ゲートとソースとの間に抵抗を挿入すればよ
い。この挿入抵抗はパワーMOS FET側にあっても、フォ
トダイオード・アレイ側にあってもよい。したがって、
高速応答のパワーMOSリレーを設計しようとすると第４
番目の部品として抵抗が必要になる。However, light emitting diodes and photodiodes
When a power MOS relay is composed of three elements, an array and a power MOS FET, there arises a problem that the switching time is delayed. This is because the charge between the gate and the source of the power MOS FET cannot be discharged in a short time. To solve this, a resistor may be inserted between the gate and the source. This insertion resistance may be on the power MOS FET side or the photodiode array side. Therefore,
When trying to design a high-speed response power MOS relay
A resistor is needed as the second component.
発明の概要 この発明の目的は、パワーMOSリレーの高速応答のた
めに必要な抵抗をフォトダイオード・アレイと一チップ
上に作成し、３個の素子でパワーMOSリレーを構成でき
るようにすることにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a resistor required for high-speed response of a power MOS relay on a single chip together with a photodiode array, and to enable a power MOS relay to be configured with three elements. is there.
この発明は、基板に形成されかつ直列に接続された複
数のフォトダイオードから構成されるフォトダイオード
・アレイ上の少なくとも一部上に透明絶縁膜を介して高
抵抗の透明導電膜抵抗をモノリシックに形成したことを
特徴とする。この透明導電膜抵抗はフォトダイオード・
アレイのアノードとカソードとの間に接続される。The present invention monolithically forms a high resistance transparent conductive film resistor via a transparent insulating film on at least a part of a photodiode array formed on a substrate and composed of a plurality of photodiodes connected in series. It is characterized by having done. This transparent conductive film resistance is
Connected between the array anode and cathode.
導電膜抵抗は透明であり、かつ透明絶縁膜を介してフ
ォトダイオード・アレイ上に作製されているから、外部
光はこれらの抵抗および絶縁膜を通してフォトダイオー
ドに受光され、フォトダイオード・アレイは光起電力を
発生するという所期の機能を達成する。この発明による
抵抗付フォトダイオード・アレイが上述のパワーMOSリ
レーの構成要素として使用された場合には、高抵抗の導
電膜はMOS FETのゲートに蓄積される電荷を放電させる
ための抵抗として用いられる。このことによってパワー
MOSリレーの応答速度を高めることができる。またパワ
ーMOSリレーを発光ダイオード、パワーMOS FETおよびこ
の発明による抵抗付フォトダイオード・アレイの３素子
で構成することが可能となり、構成が簡素となる。Since the conductive film resistor is transparent and is formed on the photodiode array through the transparent insulating film, external light is received by the photodiode through these resistors and the insulating film, and the photodiode array is photo-generated. Achieve the intended function of generating electric power. When the resistor-equipped photodiode array according to the present invention is used as a component of the above-mentioned power MOS relay, the high-resistance conductive film is used as a resistor for discharging the charge accumulated in the gate of the MOS FET. . Power by this
The response speed of the MOS relay can be increased. Further, the power MOS relay can be composed of three elements of the light emitting diode, the power MOS FET and the resistor-equipped photodiode array according to the present invention, which simplifies the structure.
実施例の説明 第１図は、抵抗一体形モノリシック・フォトダイオー
ド・アレイの回路図である。Description of Embodiments FIG. 1 is a circuit diagram of a monolithic photodiode array with integrated resistors.
多数のフォトダイオード21が直列に接続されることに
よってフォトダイオード・アレイ22が構成されている。
このような直列接続のフォトダイオード・アレイはシリ
コン単結晶ウエハを用いて従来の集積回路技術で容易に
製作できる。フォトダイオード・アレイのアノード端子
31とカソード端子32との間に抵抗９が接続されている。
この抵抗９は、このフォトダイオード・アレイが上述の
パワーMOSリレーに使用された場合には、パワーMOS FET
のゲート部に蓄積される電荷をすばやく放電させるため
のもので、その抵抗値としては１〜10MΩが適当であ
る。A photodiode array 22 is configured by connecting a large number of photodiodes 21 in series.
Such a series-connected photodiode array can be easily manufactured by a conventional integrated circuit technology using a silicon single crystal wafer. Anode terminal of photodiode array
A resistor 9 is connected between 31 and the cathode terminal 32.
This resistor 9 is a power MOS FET when this photodiode array is used in the power MOS relay described above.
This is for quickly discharging the electric charge accumulated in the gate part of, and its resistance value is preferably 1 to 10 MΩ.
第２図および第３図は、第１図に示す抵抗付フォトダ
イオード・アレイ・チップの構造を示すものである。ｎ
形層が上部に形成されたｐ形シリコン・エピタキシャル
・ウエハ（基板）１を用い、上部のｎ形層にｐ形の分離
拡散をすることによってｎ形層部４を形成する。この
後、ｎ形層部４にｐ形の拡散層２を形成する。さらにこ
の上にSiO2絶縁膜３を形成する。ｎ形層４とｐ形層２と
がフォトダイオード（フォトダイオード・セル）21を構
成する。2 and 3 show the structure of the photodiode array chip with resistors shown in FIG. n
An n-type layer portion 4 is formed by using a p-type silicon epitaxial wafer (substrate) 1 on which a shaping layer is formed, and performing p-type separation diffusion on the upper n-type layer. Then, the p-type diffusion layer 2 is formed in the n-type layer portion 4. Further, a SiO 2 insulating film 3 is formed on this. The n-type layer 4 and the p-type layer 2 form a photodiode (photodiode cell) 21.
次に、ｎ形層４およびｐ形層２の上のSiO2膜３の一部
をエッチングで除去してコンタクト・ホール５と６を形
成する。その後アルミニウム配線７を行なってフォトダ
イオード・アレイ22を完成する。Next, contact holes 5 and 6 are formed by removing a part of the SiO 2 film 3 on the n-type layer 4 and the p-type layer 2 by etching. Thereafter, aluminum wiring 7 is performed to complete the photodiode array 22.
さらに、このフォトダイオード・アレイ上に、窒化シ
リコン膜または二酸化シリコン膜等の絶縁層８を形成
し、その上に、酸化錫もしくは酸化インジユウム等の金
属酸化物またはポリシリコンよりなる透明導電膜抵抗９
を蛇行状に形成する。Further, an insulating layer 8 such as a silicon nitride film or a silicon dioxide film is formed on the photodiode array, and a transparent conductive film resistor 9 made of metal oxide such as tin oxide or indium oxide or polysilicon is formed thereon.
Are formed in a meandering shape.
最後に、絶縁層８へのコンタクト・ホールの形成、ア
ルミニウムによるフォトダイオード・アレイのアノード
電極10およびカソード電極11の形成を行なう。これらの
電極10,11に透明導電膜抵抗９の両端が接続されるよう
にし、さらにワイヤ・ボンデイング部12,13を設けてお
く。Finally, contact holes are formed in the insulating layer 8 and the anode electrode 10 and the cathode electrode 11 of the photodiode array made of aluminum are formed. Both ends of the transparent conductive film resistor 9 are connected to these electrodes 10 and 11, and wire bonding portions 12 and 13 are further provided.
フォトダイオード・アレイと同じ集積回路技術によっ
て拡散抵抗を設けるやり方があるが、最大でも30kΩ程
度、ピンチ抵抗を用いたとしても200kΩ程度までの抵抗
しか形成することができず、上記のような所望の高抵抗
値を得ることはできない。また、金属被膜抵抗の技術を
応用すれば所望の高抵抗値の抵抗を形成することができ
るが、この抵抗は不透明膜となるからフォトダイオード
・アレイの受光面上には形成できず、モノリシックに構
成しようとするとチップ面積が増大するという欠点があ
る。There is a method of providing a diffusion resistance by the same integrated circuit technology as the photodiode array, but it is possible to form a resistance of up to about 30 kΩ, and even a pinch resistance of up to about 200 kΩ. It is not possible to obtain a high resistance value. Also, by applying the technique of metal film resistance, it is possible to form a resistor having a desired high resistance value, but since this resistor becomes an opaque film, it cannot be formed on the light receiving surface of the photodiode array, and it becomes monolithic. However, there is a drawback in that the chip area increases when it is configured.
この発明によると、チップ・サイズを大きくすること
なく所望の高抵抗値をもつ抵抗をフォトダイオード・ア
レイの受光面上に形成することができ、この抵抗は透明
膜であるからフォトダイオード・アレイの機能に何らの
障害も与えない。フォトダイオード・アレイと抵抗膜９
との間に介在させた絶縁膜８は減圧CVD法やスパッタリ
ングを用いて、アルミニウム配線を酸化させることなく
容易に形成できる。また、酸化錫；酸化インジユウム、
ポリシリコンから構成される抵抗９もCVD法や真空蒸着
法、スパッタリング法で容易に形成できる。さらにこれ
らの金属酸化物やポリシリコンは可視光〜近赤外光に対
して透明であり、他方、抵抗値を制御するための不純物
の導入も可能である。このようにして、抵抗付モノリシ
ック・フォトダイオード・アレイが実現される。According to the present invention, a resistor having a desired high resistance value can be formed on the light-receiving surface of the photodiode array without increasing the chip size. Since the resistor is a transparent film, the resistance of the photodiode array is reduced. It does not impair any function. Photodiode array and resistive film 9
The insulating film 8 interposed between and can be easily formed by using the low pressure CVD method or sputtering without oxidizing the aluminum wiring. Also, tin oxide; indium oxide,
The resistor 9 made of polysilicon can be easily formed by the CVD method, the vacuum deposition method, or the sputtering method. Further, these metal oxides and polysilicons are transparent to visible light to near infrared light, while impurities can be introduced to control the resistance value. In this way, a resistive monolithic photodiode array is realized.
第１図は抵抗付フォトダイオード・アレイの等価回路
図、第２図および第３図は抵抗付モノリシック・フォト
ダイオード・アレイの構造を示すもので、第２図は第３
図のII-II線にそう断面図、第３図は平面図である。 １……基板、2,4……フォトダイオードを構成するｐ形
層およびｎ形層、７……アルミニウム配線、８……絶縁
層、９……透明高抵抗導電膜、10,11……フォトダイオ
ード・アレイと透明高抵抗導電膜との接続部、21……フ
ォトダイオード、22……フォトダイオード・アレイ。FIG. 1 shows an equivalent circuit diagram of a photodiode array with resistors, FIGS. 2 and 3 show the structure of a monolithic photodiode array with resistors, and FIG.
A sectional view taken along the line II-II in the figure and FIG. 3 are plan views. 1 ... Substrate, 2,4 ... p-type layer and n-type layer constituting photodiode, 7 ... aluminum wiring, 8 ... insulating layer, 9 ... transparent high resistance conductive film, 10,11 ... photo Connection between diode array and transparent high resistance conductive film, 21 ... Photodiode, 22 ... Photodiode array.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/14 Ｈ０１Ｌ 27/14 Ｋ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location H01L 27/14 H01L 27/14 K
Claims (1)
フォトダイオードから構成されるフォトダイオード・ア
レイの少なくとも一部上に絶縁膜を介して透明導電膜抵
抗をモノリシックに形成したことを特徴とする抵抗付モ
ノリシック・フォトダイオード・アレイ。1. A transparent conductive film resistor is monolithically formed on at least a part of a photodiode array formed on a substrate and composed of a plurality of photodiodes connected in series, with an insulating film interposed therebetween. Resistive monolithic photodiode array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189605A JPH0831618B2 (en) | 1986-08-14 | 1986-08-14 | Monolithic photodiode array with resistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189605A JPH0831618B2 (en) | 1986-08-14 | 1986-08-14 | Monolithic photodiode array with resistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346781A JPS6346781A (en) | 1988-02-27 |
| JPH0831618B2 true JPH0831618B2 (en) | 1996-03-27 |
Family
ID=16244107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61189605A Expired - Lifetime JPH0831618B2 (en) | 1986-08-14 | 1986-08-14 | Monolithic photodiode array with resistors |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831618B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04271515A (en) * | 1991-02-26 | 1992-09-28 | Nec Corp | Solid-state relay |
| JP5283539B2 (en) * | 2009-03-03 | 2013-09-04 | シャープ株式会社 | LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE UNIT, AND LIGHT EMITTING DEVICE MANUFACTURING METHOD |
-
1986
- 1986-08-14 JP JP61189605A patent/JPH0831618B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6346781A (en) | 1988-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003069B1 (en) | Solid state relay and manufacturing method of this | |
| JP3369391B2 (en) | Dielectric separated type semiconductor device | |
| JP5489922B2 (en) | Improved photovoltaic power generation circuit | |
| US4698658A (en) | Amorphous semiconductor device | |
| JPH0645633A (en) | Semiconductor optical switch and its driving method | |
| US6025610A (en) | Solid relay and method of producing the same | |
| JPH0831618B2 (en) | Monolithic photodiode array with resistors | |
| JPS6399616A (en) | Solid-state relay and its manufacture | |
| JPH01175775A (en) | Photo-driven mos semiconductor device | |
| JPH0734482B2 (en) | Optically coupled semiconductor relay device | |
| JP2847561B2 (en) | Semiconductor light receiving element | |
| JP3794606B2 (en) | Junction capacitance for light receiving element | |
| JPS5858819B2 (en) | Hikariketsugo handoutaisouchi | |
| JPH0271566A (en) | Mos type fet gate drive solar cell array | |
| JP3151488B2 (en) | Switching device | |
| JPH07273370A (en) | Optical semiconductor device | |
| JPS63174357A (en) | Semiconductor integrated circuit device | |
| JPH0793560B2 (en) | Non-contact relay with a latching function | |
| JP2681885B2 (en) | Switching device | |
| US5665998A (en) | Geometric enhancement of photodiodes for low dark current operation | |
| JP2562631B2 (en) | Semiconductor device | |
| KR100802106B1 (en) | Hybrid type infrared detector improving resolution and thereof | |
| JPH03132080A (en) | Photovoltaic device | |
| JPH10223878A (en) | Semiconductor device | |
| JPH11112008A (en) | Solar cell module |