JPH08314992A - 消費電力計算方式 - Google Patents
消費電力計算方式Info
- Publication number
- JPH08314992A JPH08314992A JP7116834A JP11683495A JPH08314992A JP H08314992 A JPH08314992 A JP H08314992A JP 7116834 A JP7116834 A JP 7116834A JP 11683495 A JP11683495 A JP 11683495A JP H08314992 A JPH08314992 A JP H08314992A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- calculation
- energy consumption
- energy
- tabulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】論理シミュレーションを行って得られる、各部
品の入出力端子の論理値変化を基に識別した部品内のゲ
ート動作状態と、レイアウト設計で求めた実配線負荷容
量を基に消費エネルギーを計算し集計することで消費電
力を求める。これにより実際の動作に近い消費電力を容
易に求められる。 【構成】論理シミュレーション結果を入力として、イベ
ントの識別部の３３及び変化信号の識別部２５から変化
信号を識別し、この信号が接続されている全ての部品を
計算対象とする。出力値により計算できる消費エネルギ
ー計算部２９と、入力値変化により計算できる部品内部
のエネルギー計算部２８及び部品内共通動作部の消費エ
ネルギー計算部３０で消費エネルギー計算する。消費エ
ネルギー集計部３１で全イベント，全部品に対して集計
した後、消費電力集計部３２において、平均消費電力，
ピーク電力，平均及び時間毎のチップ電力分布等を計算
する。
品の入出力端子の論理値変化を基に識別した部品内のゲ
ート動作状態と、レイアウト設計で求めた実配線負荷容
量を基に消費エネルギーを計算し集計することで消費電
力を求める。これにより実際の動作に近い消費電力を容
易に求められる。 【構成】論理シミュレーション結果を入力として、イベ
ントの識別部の３３及び変化信号の識別部２５から変化
信号を識別し、この信号が接続されている全ての部品を
計算対象とする。出力値により計算できる消費エネルギ
ー計算部２９と、入力値変化により計算できる部品内部
のエネルギー計算部２８及び部品内共通動作部の消費エ
ネルギー計算部３０で消費エネルギー計算する。消費エ
ネルギー集計部３１で全イベント，全部品に対して集計
した後、消費電力集計部３２において、平均消費電力，
ピーク電力，平均及び時間毎のチップ電力分布等を計算
する。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ設計おけるコンピ
ュータエイデッド・デザイン（コンピュータによる設計
支援）に関するものであり、具体的には論理設計時に使
用する論理合成ツール，論理シミュレータとレイアウト
設計時に使用するレイアウトツールに関するものであ
る。
ュータエイデッド・デザイン（コンピュータによる設計
支援）に関するものであり、具体的には論理設計時に使
用する論理合成ツール，論理シミュレータとレイアウト
設計時に使用するレイアウトツールに関するものであ
る。
【０００２】
【従来の技術】ＣＭＯＳトランジスタは低消費電力を特
長としているが、デバイスの高集積・高速化が進みＬＳ
Ｉの仕様によってはその消費電力を無視できない場合が
ある。ＣＭＯＳトランジスタの消費電力は図１示すよう
に、動作時（スイッチ時）の貫通電流３と負荷容量４へ
の充電電流２，負荷容量４からの放電電流５によって決
まる。実動作に近い消費電力を求める為には、各々のト
ランジスタの動作状態を認識しかつ正確な負荷容量の計
算が必要とされる。
長としているが、デバイスの高集積・高速化が進みＬＳ
Ｉの仕様によってはその消費電力を無視できない場合が
ある。ＣＭＯＳトランジスタの消費電力は図１示すよう
に、動作時（スイッチ時）の貫通電流３と負荷容量４へ
の充電電流２，負荷容量４からの放電電流５によって決
まる。実動作に近い消費電力を求める為には、各々のト
ランジスタの動作状態を認識しかつ正確な負荷容量の計
算が必要とされる。
【０００３】従来技術の特開平３−１２７１８０号公報
の開示されている内容では、論理シミュレーションする
ことによって得られる結果ファイルから、各部品の出力
端子の論理値を単位時間毎に識別し、論理値に該当する
部品別消費電力収集手段により単位時間毎の全消費電力
を求めるものである。この場合、図２に示す部品の様に
入力状態によりＡＮＤ−ＮＯＲの両方が動作するケース
６とＮＯＲのみの動作となるケース７が考えられる。従
っていちがいに出力端子の論理値だけでは部品の消費電
力は決まらない。
の開示されている内容では、論理シミュレーションする
ことによって得られる結果ファイルから、各部品の出力
端子の論理値を単位時間毎に識別し、論理値に該当する
部品別消費電力収集手段により単位時間毎の全消費電力
を求めるものである。この場合、図２に示す部品の様に
入力状態によりＡＮＤ−ＮＯＲの両方が動作するケース
６とＮＯＲのみの動作となるケース７が考えられる。従
っていちがいに出力端子の論理値だけでは部品の消費電
力は決まらない。
【０００４】特開平４−１９５５９３号公報の開示内容
も論理シミュレーション実行時の各部品のスイッチ回数
から平均動作周波数を求め、また回路中の各部品の負荷
容量により消費電力を計算している。この場合、動作状
態を平均動作周波数（平均動作回数）にするこで、同時
期の動作する部品及びゲートの状態が判らなくなってし
まう。例えば同時期に動作する部品をレイアウト設計時
に集中配置したことによる問題（電源配線のエレクトロ
マイグレーション，局所的な発熱による電気特性の低
下）をチェック・改善ができない。
も論理シミュレーション実行時の各部品のスイッチ回数
から平均動作周波数を求め、また回路中の各部品の負荷
容量により消費電力を計算している。この場合、動作状
態を平均動作周波数（平均動作回数）にするこで、同時
期の動作する部品及びゲートの状態が判らなくなってし
まう。例えば同時期に動作する部品をレイアウト設計時
に集中配置したことによる問題（電源配線のエレクトロ
マイグレーション，局所的な発熱による電気特性の低
下）をチェック・改善ができない。
【０００５】
【発明が解決しようとする課題】消費電力を求める際に
必要な部品の動作状態を、従来は論理シミュレーション
を行った際に得られる部品の出力端子の論理値から求め
ていたが、これでは部品内のゲート構成まで考慮した計
算ができないため、正確な消費電力を計算することはで
きなかった。負荷容量においても、部品に与えられた負
荷容量だけでなく実際の配線容量等まで考慮した計算を
行う必要がある。本発明は、これらの問題を解決すると
ともに、消費電力結果を他の論理設計及びレイアウト設
計に反映させ消費電力の増加による他の電気的特性の影
響を防ぐための最適化設計へ展開するものである。
必要な部品の動作状態を、従来は論理シミュレーション
を行った際に得られる部品の出力端子の論理値から求め
ていたが、これでは部品内のゲート構成まで考慮した計
算ができないため、正確な消費電力を計算することはで
きなかった。負荷容量においても、部品に与えられた負
荷容量だけでなく実際の配線容量等まで考慮した計算を
行う必要がある。本発明は、これらの問題を解決すると
ともに、消費電力結果を他の論理設計及びレイアウト設
計に反映させ消費電力の増加による他の電気的特性の影
響を防ぐための最適化設計へ展開するものである。
【０００６】
【課題を解決するための手段】課題を解決するための手
段を図４を用いて説明する。１つ目の課題にあげた動作
状態の求め方については、実動作状態に近い論理検証を
行っている論理シミュレーション結果２３を基に、部品
の入力端子の論理値変化及び出力端子の論理値変化より
部品内ゲート動作まで考慮した計算を行う。
段を図４を用いて説明する。１つ目の課題にあげた動作
状態の求め方については、実動作状態に近い論理検証を
行っている論理シミュレーション結果２３を基に、部品
の入力端子の論理値変化及び出力端子の論理値変化より
部品内ゲート動作まで考慮した計算を行う。
【０００７】２つ目の課題の負荷容量の計算には、レイ
アウト設計で作成した配線データを基に配線容量計算部
２１で計算し配線容量ファイル２２を出力させる。これ
を使用し消費電力計算を行う。３つ目の課題の論理設計
及びレイアウト設計へ反映させる方法については、論理
シミュレーション結果２３を用いた消費電力計算部１７
を論理合成ツール１６及びレイアウトツール１８，シミ
ュレータ１９内に組み込み共通部として使用する。
アウト設計で作成した配線データを基に配線容量計算部
２１で計算し配線容量ファイル２２を出力させる。これ
を使用し消費電力計算を行う。３つ目の課題の論理設計
及びレイアウト設計へ反映させる方法については、論理
シミュレーション結果２３を用いた消費電力計算部１７
を論理合成ツール１６及びレイアウトツール１８，シミ
ュレータ１９内に組み込み共通部として使用する。
【０００８】
【作用】実際の動作に近い検証を行っている、論理シミ
ュレーションの結果を利用した消費電力を計算すること
により、実際に動作させた際と近似した消費電力をもと
めることができる。また、消費電力計算部を各ツールに
組み込むことで、どのツールからでも同じ消費電力を求
められる。論理合成時においては、消費電力仕様をみた
した最適化なゲートマッピングの改善が可能になるとと
もに、レイアウト設計時には消費電力を考慮したチェッ
ク及びレイアウト改善が可能になる。
ュレーションの結果を利用した消費電力を計算すること
により、実際に動作させた際と近似した消費電力をもと
めることができる。また、消費電力計算部を各ツールに
組み込むことで、どのツールからでも同じ消費電力を求
められる。論理合成時においては、消費電力仕様をみた
した最適化なゲートマッピングの改善が可能になるとと
もに、レイアウト設計時には消費電力を考慮したチェッ
ク及びレイアウト改善が可能になる。
【０００９】
【実施例】請求項１に関しての実施例を説明する。図５
は本発明における消費電力計算の機能の概略を示したも
のである。
は本発明における消費電力計算の機能の概略を示したも
のである。
【００１０】論理シミュレーションによって得られるシ
ミュレーション結果２３には、シミュレーション時の各
イベントにおける変化した信号名とその論理値が格納さ
れている。このファイルを入力として、イベントの識別
部３３及び変化信号の識別部２５から変化信号を識別す
る。これを論理回路２０と照らし合わせ変化部品の識別
部２６により、変化した信号が接続されている全ての部
品を洗い出し、この部品に対しての消費エネルギーを計
算する。負荷容量の計算については、レイアウトツール
１８により計算させた各信号の配線容量ファイル２２を
利用し、上記で識別した変化信号から変化信号の配線容
量抽出部２４で抽出する。
ミュレーション結果２３には、シミュレーション時の各
イベントにおける変化した信号名とその論理値が格納さ
れている。このファイルを入力として、イベントの識別
部３３及び変化信号の識別部２５から変化信号を識別す
る。これを論理回路２０と照らし合わせ変化部品の識別
部２６により、変化した信号が接続されている全ての部
品を洗い出し、この部品に対しての消費エネルギーを計
算する。負荷容量の計算については、レイアウトツール
１８により計算させた各信号の配線容量ファイル２２を
利用し、上記で識別した変化信号から変化信号の配線容
量抽出部２４で抽出する。
【００１１】次に各部で得られた情報をもとに、計算対
象部品毎の消費エネルギーを計算する。部品の消費エネ
ルギーを数１に示すように大きく３つに分類し、それら
の総和により求める。
象部品毎の消費エネルギーを計算する。部品の消費エネ
ルギーを数１に示すように大きく３つに分類し、それら
の総和により求める。
【００１２】
【数１】
【００１３】これを図６のモデルを使い説明すると、出
力端子ｏ１，ｏ２の論理値の変化は、その殆どが入力端
子ｉ４の論理値によって制御される。ｉ４が負の状態の
時、ｉ１〜ｉ３までの論理値は出力端子の値には影響し
ない。しかし、部品３４の中のゲートａ３５及びゲート
ｂ３６はその入力に応じて動作する。この部分も消費エ
ネルギーとして計算する必要がある。これを入力値の変
化により決まる部品内ゲート消費エネルギーＥｉとす
る。
力端子ｏ１，ｏ２の論理値の変化は、その殆どが入力端
子ｉ４の論理値によって制御される。ｉ４が負の状態の
時、ｉ１〜ｉ３までの論理値は出力端子の値には影響し
ない。しかし、部品３４の中のゲートａ３５及びゲート
ｂ３６はその入力に応じて動作する。この部分も消費エ
ネルギーとして計算する必要がある。これを入力値の変
化により決まる部品内ゲート消費エネルギーＥｉとす
る。
【００１４】２つ目は、出力端子の論理値と出力端子以
降の負荷容量で求められるエネルギーである。具体的に
はゲートｆ３９とゲートｄ４０でありその消費エネルギ
ーは、端子以降にある配線容量及び接続関係にある入力
端子の内部ゲートまでの容量の総和に依存したものにな
る。これを出力端子部の消費エネルギーＥｐとし、変化
した出力端子全てに対して計算する。
降の負荷容量で求められるエネルギーである。具体的に
はゲートｆ３９とゲートｄ４０でありその消費エネルギ
ーは、端子以降にある配線容量及び接続関係にある入力
端子の内部ゲートまでの容量の総和に依存したものにな
る。これを出力端子部の消費エネルギーＥｐとし、変化
した出力端子全てに対して計算する。
【００１５】３つ目は、多出力端子を持つ部品において
共通的に動作する部品のエネルギーである。具体的には
出力端子ｏ１，ｏ２が同時に動作した時に動作するゲー
トはゲートｃ３７〜ゲートｆ３９である。この場合ゲー
トｆ３９とゲートｄ４０は、先に述べた出力端子部のエ
ネルギーとして加算する為共通部の対象外とする。ま
た、部品構造の違いにより出力端子の一方しか変化しな
い時でも、部品内で共通的に動作するゲートがある。こ
れを、共通ゲート消費エネルギーＥｃとする。これら３
つ消費エネルギーを図５の入力値変化による消費エネル
ギー計算部２８と、出力値変化による消費エネルギー計
算部２９及び部品内共通動作部の消費エネルギー計算部
３０で計算する。
共通的に動作する部品のエネルギーである。具体的には
出力端子ｏ１，ｏ２が同時に動作した時に動作するゲー
トはゲートｃ３７〜ゲートｆ３９である。この場合ゲー
トｆ３９とゲートｄ４０は、先に述べた出力端子部のエ
ネルギーとして加算する為共通部の対象外とする。ま
た、部品構造の違いにより出力端子の一方しか変化しな
い時でも、部品内で共通的に動作するゲートがある。こ
れを、共通ゲート消費エネルギーＥｃとする。これら３
つ消費エネルギーを図５の入力値変化による消費エネル
ギー計算部２８と、出力値変化による消費エネルギー計
算部２９及び部品内共通動作部の消費エネルギー計算部
３０で計算する。
【００１６】また、部品種別消費エネルギー収集部２７
はライブラリ化された部品エネルギーを、上記で述べた
３つに分類し各々の計算部２８，２９，３０で使用出来
るようにする。これらで求めたエネルギーを変化部品の
消費エネルギー集計部３１で全イベント、全部品に対し
て集計した後、消費電力集計部３２において、各ツール
が必要とする消費電力を計算する。具体的には、数２を
使ったチップ全体の消費電力やレイアウト後の結果に対
し、高い消費エネルギーを持つ部品を局所的に集中配置
していないかをチェックするための、イベント毎もしく
は単位区間当りの消費電力分布、又はピーク時の消費電
力などを計算する。
はライブラリ化された部品エネルギーを、上記で述べた
３つに分類し各々の計算部２８，２９，３０で使用出来
るようにする。これらで求めたエネルギーを変化部品の
消費エネルギー集計部３１で全イベント、全部品に対し
て集計した後、消費電力集計部３２において、各ツール
が必要とする消費電力を計算する。具体的には、数２を
使ったチップ全体の消費電力やレイアウト後の結果に対
し、高い消費エネルギーを持つ部品を局所的に集中配置
していないかをチェックするための、イベント毎もしく
は単位区間当りの消費電力分布、又はピーク時の消費電
力などを計算する。
【００１７】
【数２】
【００１８】請求項２についての実施例を説明する。図
５で示した出力値変化による消費エネルギー計算部２９
でエネルギーを計算する上で、出力端子以降の負荷容量
を必要とする。本発明では、図４で示すレイアウトツー
ル１８の配線容量計算部２１で計算した結果を利用し計
算する方式をとる。
５で示した出力値変化による消費エネルギー計算部２９
でエネルギーを計算する上で、出力端子以降の負荷容量
を必要とする。本発明では、図４で示すレイアウトツー
ル１８の配線容量計算部２１で計算した結果を利用し計
算する方式をとる。
【００１９】その負荷容量は図３に示すように、出力端
子１０から入力端子１１、１２までの配線が持つ容量１
３と、隣接する配線間に蓄積する平行配線容量１４、及
び配線が交差した際の交差部分に蓄積されるクロス配線
容量１５、入力端子から内部のゲートまでの容量８、９
の総和によって求める。
子１０から入力端子１１、１２までの配線が持つ容量１
３と、隣接する配線間に蓄積する平行配線容量１４、及
び配線が交差した際の交差部分に蓄積されるクロス配線
容量１５、入力端子から内部のゲートまでの容量８、９
の総和によって求める。
【００２０】
【発明の効果】実際の動作に近い検証を行っている、論
理シミュレーションの結果を利用した消費電力を計算す
ることにより、実際に動作させた際と近似した消費電力
をもとめることができる。また、消費電力計算部を各ツ
ールに組み込むことで、どのツールからでも同じ消費電
力を求められる。論理合成時においては、消費電力仕様
をみたした最適化ゲートマッピング改善が可能になる。
レイアウト設計時には消費電力を考慮したチェック及び
レイアウト改善が可能になる。
理シミュレーションの結果を利用した消費電力を計算す
ることにより、実際に動作させた際と近似した消費電力
をもとめることができる。また、消費電力計算部を各ツ
ールに組み込むことで、どのツールからでも同じ消費電
力を求められる。論理合成時においては、消費電力仕様
をみたした最適化ゲートマッピング改善が可能になる。
レイアウト設計時には消費電力を考慮したチェック及び
レイアウト改善が可能になる。
【図１】ＣＭＯＳインバータの動作時の電流の流れを表
した図である。
した図である。
【図２】部品内のゲート構成の例を示した図である。
【図３】消費電力計算に必要な負荷容量の要素を表した
図である。
図である。
【図４】本発明の概略的なシステム構成を表した図であ
る。
る。
【図５】消費電力計算部の概略的な機能構成を表した図
である。
である。
【図６】変化部品における消費エネルギー計算のモデル
図である。
図である。
ｉｃ…トランジスタに接続させた負荷容量の充電電流、 ｉｏ…トランジスタの動作時の貫通電流、 ｉｄ…トランジスタに接続させた負荷容量の放電電流、 ＣＬ…トランジスタに接続させた負荷容量、 Ｅｄ…１イベントで動作し消費した消費エネルギー、 Ｅｉ…入力値の状態によって求められる部品内ゲートの
消費エネルギー、 Ｅｃ…部品内で共通動作するゲートの消費エネルギー、 Ｅｐ…出力値と出力端子以降の負荷容量によって求めら
れる消費エネルギー、 Ｐｄ…チップ全体の消費電力、 Ｐｒ…無動作時の１部品の直流成分電力、（リーク電
力） ｔ…実動作時間。
消費エネルギー、 Ｅｃ…部品内で共通動作するゲートの消費エネルギー、 Ｅｐ…出力値と出力端子以降の負荷容量によって求めら
れる消費エネルギー、 Ｐｄ…チップ全体の消費電力、 Ｐｒ…無動作時の１部品の直流成分電力、（リーク電
力） ｔ…実動作時間。
Claims (2)
- 【請求項１】論理シミュレーション結果から部品の入力
端子の論理値と出力端子の論理値を認識し、その部品の
動作状態及び消費電力を計算する方式。 - 【請求項２】消費電力計算に必要な負荷容量をレイアウ
ト設計時の実配線データと入力端子負荷容量から求め計
算する方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7116834A JPH08314992A (ja) | 1995-05-16 | 1995-05-16 | 消費電力計算方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7116834A JPH08314992A (ja) | 1995-05-16 | 1995-05-16 | 消費電力計算方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08314992A true JPH08314992A (ja) | 1996-11-29 |
Family
ID=14696784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7116834A Pending JPH08314992A (ja) | 1995-05-16 | 1995-05-16 | 消費電力計算方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08314992A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493659B1 (en) | 1998-05-29 | 2002-12-10 | Nec Corporation | Power consumption calculating apparatus and method of the same |
| KR100408799B1 (ko) * | 2001-11-05 | 2003-12-06 | 한국전자통신연구원 | 게이트 수준에서의 소비 전력 예측을 위한 천이 밀도 계산방법 |
| WO2008041280A1 (fr) * | 2006-09-29 | 2008-04-10 | Fujitsu Limited | Procédé pour calculer la consommation de puissance d'un circuit intégré semi-conducteur et appareil pour concevoir un circuit intégré semi-conducteur |
| CN104978442A (zh) * | 2014-04-04 | 2015-10-14 | 北京宜能高科科技有限公司 | 集成动力站及装置产用汽的蒸汽动力系统优化方法及系统 |
| CN105095539A (zh) * | 2014-05-09 | 2015-11-25 | 北京宜能高科科技有限公司 | 含括蒸汽直管的蒸汽动力系统优化方法及系统 |
| CN108458886A (zh) * | 2017-12-07 | 2018-08-28 | 石化盈科信息技术有限责任公司 | 一种乙烯装置多次实操能效评估方法 |
-
1995
- 1995-05-16 JP JP7116834A patent/JPH08314992A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493659B1 (en) | 1998-05-29 | 2002-12-10 | Nec Corporation | Power consumption calculating apparatus and method of the same |
| KR100408799B1 (ko) * | 2001-11-05 | 2003-12-06 | 한국전자통신연구원 | 게이트 수준에서의 소비 전력 예측을 위한 천이 밀도 계산방법 |
| WO2008041280A1 (fr) * | 2006-09-29 | 2008-04-10 | Fujitsu Limited | Procédé pour calculer la consommation de puissance d'un circuit intégré semi-conducteur et appareil pour concevoir un circuit intégré semi-conducteur |
| CN104978442A (zh) * | 2014-04-04 | 2015-10-14 | 北京宜能高科科技有限公司 | 集成动力站及装置产用汽的蒸汽动力系统优化方法及系统 |
| CN104978442B (zh) * | 2014-04-04 | 2019-01-11 | 北京宜能高科科技有限公司 | 集成动力站及装置产用汽的蒸汽动力系统优化方法及系统 |
| CN105095539A (zh) * | 2014-05-09 | 2015-11-25 | 北京宜能高科科技有限公司 | 含括蒸汽直管的蒸汽动力系统优化方法及系统 |
| CN108458886A (zh) * | 2017-12-07 | 2018-08-28 | 石化盈科信息技术有限责任公司 | 一种乙烯装置多次实操能效评估方法 |
| CN108458886B (zh) * | 2017-12-07 | 2020-01-10 | 石化盈科信息技术有限责任公司 | 一种乙烯装置多次实操能效评估方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120551B2 (en) | Method for estimating EMI in a semiconductor device | |
| US6553544B2 (en) | Method for design of partial circuit | |
| CN101539958B (zh) | 一种标准单元库和集成电路的设计方法和装置 | |
| Bobba et al. | IC power distribution challenges | |
| US6490715B1 (en) | Cell library database and design aiding system | |
| US7240304B2 (en) | Method for voltage drop analysis in integreted circuits | |
| US20030212538A1 (en) | Method for full-chip vectorless dynamic IR and timing impact analysis in IC designs | |
| US7546566B2 (en) | Method and system for verification of multi-voltage circuit design | |
| JPH08314992A (ja) | 消費電力計算方式 | |
| JP2001155053A (ja) | 半導体集積回路の信頼性検証方法及びセルライブラリデータベース | |
| US6184711B1 (en) | Low impact signal buffering in integrated circuits | |
| JP2004054522A (ja) | 半導体装置の同時スイッチングノイズ評価方法 | |
| US7549136B2 (en) | System and method for approximating intrinsic capacitance of an IC block | |
| Ko et al. | Short-circuit power driven gate sizing technique for reducing power dissipation | |
| Li et al. | Computer-aided redesign of VLSI circuits for hot-carrier reliability | |
| JP3243434B2 (ja) | Ｌｓｉのタイミング劣化シミュレーション装置およびシミュレーション方法 | |
| JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
| JP3882345B2 (ja) | 半導体集積回路の消費電力計算方法 | |
| US6912701B2 (en) | Method and apparatus for power supply noise modeling and test pattern development | |
| EP0986015B1 (en) | Method for the electric dynamic simulation of VLSI circuits | |
| US20030192014A1 (en) | Simulator of dynamic circuit for silicon critical path debug | |
| Agrawal et al. | A Scalable Modeling Technique to Estimate Dynamic Thermal Design Power of Datapath Intensive Designs | |
| JPH118309A (ja) | 論理回路設計制約生成装置 | |
| JP3924404B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| CN116167324A (zh) | 电路仿真方法及设备 |