JPH08314503A - Adaptive controller - Google Patents
Adaptive controllerInfo
- Publication number
- JPH08314503A JPH08314503A JP11962695A JP11962695A JPH08314503A JP H08314503 A JPH08314503 A JP H08314503A JP 11962695 A JP11962695 A JP 11962695A JP 11962695 A JP11962695 A JP 11962695A JP H08314503 A JPH08314503 A JP H08314503A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- value
- multiplier
- deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、プロセス、機械製品等
に適用される適応制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an adaptive control device applied to processes, machine products and the like.
【０００２】[0002]
【従来の技術】図３に、プロセス、機械製品等に適用さ
れる従来の適応制御装置の代表例を示す。プロセス１
は、既知外乱（ｄ(t) ）２と操作量（ｕ(t) ）３を入力
とし、制御量（ｙp(t)）４を出力する。この制御量（ｙ
p(t)）４は、規範モデル５の出力（ｙm(t)）６に追従す
る必要がある。なお、規範モデル５の入力（ｕm(t)）７
は、別途、指令値として与えられる。また、規範モデル
５の第２の出力（ｘm(t)）８は、規範モデル５の中間変
数である。本来であれば制御量（ｙp(t)）４と出力（ｙ
m(t)）６を比較して、その制御偏差を小さくするように
操作量（ｕ(t) ）３を動かすわけであるが、ここでは制
御安定化のためにＧb(s)なる伝達関数部９をプロセス１
に並行して配置し、制御量（ｙp(t)）４とＧb(s)なる伝
達関数部９の出力１０を加算器１１で加算した、いわゆ
る拡張したプロセスの制御量の値を（ｙa(t)）１２とし
たときの出力（ｙm(t)）６と（ｙa(t)）１２との偏差
（ｅz(t)）１３を減算器１４で求めて、この偏差（ｅz
(t)）１３を大きくするための操作量（ｕ(t) ）３を以
下の手法で求めている。2. Description of the Related Art FIG. 3 shows a typical example of a conventional adaptive control device applied to a process, a machine product or the like. Process 1
Inputs a known disturbance (d (t)) 2 and a manipulated variable (u (t)) 3 and outputs a controlled variable (yp (t)) 4. This controlled variable (y
p (t)) 4 needs to follow the output (ym (t)) 6 of the reference model 5. Input of the reference model 5 (um (t)) 7
Is separately given as a command value. The second output (xm (t)) 8 of the reference model 5 is an intermediate variable of the reference model 5. Normally, the controlled variable (yp (t)) 4 and the output (y
m (t)) 6 is compared and the manipulated variable (u (t)) 3 is moved so as to reduce the control deviation, but here the transfer function Gb (s) is used for stabilizing the control. Part 9 process 1
Is arranged in parallel with the control amount (yp (t)) 4 and the output 10 of the transfer function unit 9 which is Gb (s) is added by the adder 11, the value of the so-called extended process control amount is (ya ( t)) 12, the deviation (ez (t)) 13 between the outputs (ym (t)) 6 and (ya (t)) 12 is calculated by the subtractor 14, and this deviation (ez
The manipulated variable (u (t)) 3 for increasing (t) 13 is obtained by the following method.
【０００３】操作量（ｕ(t) ）３を算出するための構成
要素は、大きくは３つに分けられる。その一つは次の通
りである。偏差（ｅz(t)）１３を乗算器１５，１６の片
側入力とし、乗算器１５の他方には後述の積分器１７の
出力（ＫIe(t) ）１８を入力し、乗算器１６の他方には
後述の係数器１９の出力（Ｋpe(t) ）２０を入力する。
そして、乗算器１５，１６の各出力は、加算器２１に供
給されて加算される。The constituent elements for calculating the manipulated variable (u (t)) 3 are roughly divided into three. One of them is as follows. The deviation (ez (t)) 13 is used as one side input of the multipliers 15 and 16, the output (KIe (t)) 18 of an integrator 17 described later is input to the other side of the multiplier 15, and the other side of the multiplier 16 is input. Inputs the output (Kpe (t)) 20 of the coefficient unit 19 described later.
Then, the respective outputs of the multipliers 15 and 16 are supplied to the adder 21 and added.
【０００４】ここで、積分器１７の出力（ＫIe(t) ）１
８は、係数器２２を介して減算器２３の負側に入力され
る。そして、減算器２３の出力は積分器１７の入力とな
る。また、減算器２３の正側には係数器２４の出力が入
力される。係数器１９，２４には共に乗算器２５の出力
が入力され、この乗算器２５には両入力端子に減算器１
４から出力される偏差（ｅz(t)）１３が入力される。Here, the output of the integrator 17 (KIe (t)) 1
8 is input to the negative side of the subtractor 23 via the coefficient unit 22. The output of the subtractor 23 becomes the input of the integrator 17. The output of the coefficient unit 24 is input to the positive side of the subtractor 23. The output of the multiplier 25 is input to both the coefficient units 19 and 24, and the subtractor 1 is applied to both input terminals of the multiplier 25.
The deviation (ez (t)) 13 output from 4 is input.
【０００５】同様に、操作量（ｕ(t) ）３を算出するた
めの二つめの構成要素について説明する。規範モデル５
の第２の出力（ｘm(t)）８を乗算器２６，２７の片側入
力とし、乗算器２６の他方には後述の積分器２８の出力
（ＫIx(t) ）２９を入力し、乗算器２７の他方には後述
の係数器３０の出力Ｋpx(t) ３１を入力する。そして、
乗算器２６，２７の各出力は、加算器３２に供給されて
加算される。Similarly, the second component for calculating the manipulated variable (u (t)) 3 will be described. Normative model 5
The second output (xm (t)) 8 is used as one side input of the multipliers 26 and 27, and the output (KIx (t)) 29 of the integrator 28, which will be described later, is input to the other side of the multiplier 26. An output Kpx (t) 31 of a coefficient unit 30 described later is input to the other of 27. And
The outputs of the multipliers 26 and 27 are supplied to the adder 32 and added.
【０００６】ここで、積分器２８の出力（ＫIx(t) ）２
９は、係数器３３を介して減算器３４の負側に入力され
る。そして、減算器３４の出力は積分器２８の入力とな
る。また、減算器３４の正側には、係数器３５の出力が
入力される。係数器３０，３５には共に乗算器３６の出
力が入力され、乗算器３６には減算器１４から出力され
る偏差（ｅz(t)）１３と規範モデル５の第２の出力（ｘ
m(t)）８が入力される。Here, the output of the integrator 28 (KIx (t)) 2
9 is input to the negative side of the subtractor 34 via the coefficient unit 33. The output of the subtractor 34 becomes the input of the integrator 28. The output of the coefficient unit 35 is input to the positive side of the subtractor 34. The output of the multiplier 36 is input to both the coefficient units 30 and 35, and the deviation (ez (t)) 13 output from the subtractor 14 and the second output (x of the reference model 5 are output to the multiplier 36.
m (t)) 8 is input.
【０００７】三つめの構成要素は、規範モデル５の入力
（ｕm(t)）７を乗算器３７，３８の片側入力とし、乗算
器３７の他方には後述の積分器３９の出力（ＫIu(t) ）
４０を入力し、乗算器３８の他方には後述の係数器４１
の出力（Ｋpu(t) ）４２を入力する。そして、乗算器３
７，３８の各出力は、加算器４３に供給されて加算され
る。The third component is that the input (um (t)) 7 of the reference model 5 is used as one side input of the multipliers 37 and 38, and the output of the integrator 39 (KIu ( t))
40 is input to the other side of the multiplier 38.
The output (Kpu (t)) 42 of is input. And the multiplier 3
The outputs of 7 and 38 are supplied to the adder 43 and added.
【０００８】ここで、積分器３９の出力（ＫIu(t) ）４
０は、係数器４４を介して減算器４５の負側に入力され
る。そして、減算器４５の出力は、積分器３９の入力と
なる。また、減算器４５の正側には、係数器４６の出力
が入力される。係数器４１，４６には共に乗算器４７の
出力が入力され、この乗算器４７には減算器１４から出
力される偏差（ｅz(t)）１３と規範モデル５の入力（ｕ
m(t)）７が入力される。Here, the output of the integrator 39 (KIu (t)) 4
0 is input to the negative side of the subtractor 45 via the coefficient unit 44. The output of the subtractor 45 becomes the input of the integrator 39. The output of the coefficient unit 46 is input to the positive side of the subtractor 45. The output of the multiplier 47 is input to both the coefficient units 41 and 46, and the deviation (ez (t)) 13 output from the subtractor 14 and the input (u) of the reference model 5 are input to the multiplier 47.
m (t)) 7 is input.
【０００９】以上の各構成要素の加算器２１，３２，４
３の各出力は、加算器４８に入力され、この加算器４８
の出力がプロセス１に対する操作量（ｕ(t) ）３とな
る。なお、Ｇb(s)なる伝達関数９は、簡単なケースで
は、１次遅れ要素でよく、同様に規範モデル５も簡単な
ケースでは１次遅れ要素の出力を第１の出力（ｙm(t)）
６とし、その微分値に相当する値を第２の出力（ｘm
(t)）８とすればよい。ここで、積分器１７，２８，３
９の各出力は、最小値として零またはそれ以上の正の値
でリミットをかける必要がある。Adders 21, 32, 4 of the above respective constituents
Each output of 3 is input to the adder 48, and the adder 48
Is the operation amount (u (t)) 3 for the process 1. It should be noted that the transfer function 9 of Gb (s) may be a first-order lag element in a simple case, and similarly, the reference model 5 also has a first-order lag element output in a simple case as the first output (ym (t)). )
6, and the value corresponding to the differential value is the second output (xm
(t)) 8 is enough. Here, integrators 17, 28, 3
Each output of 9 must be limited to a positive value of zero or more as a minimum value.
【００１０】また、係数器１９，３０，４１の各出力に
も、最小値として零またはそれ以上の正の値でリミット
をかける必要がある。上記のように従来の適応制御装置
は、プロセス１に並行してＧb(s)なる伝達関数９を配置
することにより、制御をし易くしている。すなわち、伝
達関数Ｇb(s)として１次遅れ要素のように制御し易い特
性のものを配置し、Ｇb(s)を加算した拡張したプロセス
の制御を行なうようにしている。また、規範モデル５の
情報を使用し、規範モデル５に変動があるときには、フ
ィードバック系の可変ゲイン（ＫIe，Ｋpe）の値及びフ
ィードフォワード系の可変ゲイン（ＫIx，Ｋpx，ＫIu，
Ｋpu）の値を大きくして積極的な制御を行なう回路構成
として制御性能の向上を図っている。It is also necessary to limit each output of the coefficient multipliers 19, 30, 41 to a positive value of zero or more as a minimum value. As described above, the conventional adaptive control device facilitates control by arranging the transfer function 9 of Gb (s) in parallel with the process 1. That is, a transfer function Gb (s) having a characteristic that is easy to control, such as a first-order lag element, is arranged to control the extended process in which Gb (s) is added. Further, using the information of the reference model 5, when there is a change in the reference model 5, the values of the variable gains (KIe, Kpe) of the feedback system and the variable gains (KIx, Kpx, KIu) of the feedforward system are calculated.
The control performance is improved as a circuit configuration for increasing the value of Kpu) and performing positive control.
【００１１】[0011]
【発明が解決しようとする課題】しかし、上記従来の適
応制御装置は、制御偏差を予測して操作量を決定するよ
うな機能を備えておらず、基本的に比例動作であるため
制御性能の向上に限界がある。また、従来装置には、積
分機能がないため、制御偏差が零になるまで操作量を動
かし続けることができず、定常偏差が残ってしまうとい
う問題がある。本発明は上記の点を考慮してなされたも
ので、制御性能を向上できると共に定常偏差を無くすこ
とができる適応制御装置を提供することを目的とする。However, the above-mentioned conventional adaptive control device does not have a function of predicting the control deviation to determine the manipulated variable, and is basically proportional to the control performance. There is a limit to improvement. In addition, since the conventional device does not have the integration function, the operation amount cannot be continuously moved until the control deviation becomes zero, and there is a problem that the steady deviation remains. The present invention has been made in view of the above points, and an object thereof is to provide an adaptive control device capable of improving control performance and eliminating steady-state deviation.
【００１２】[0012]
【課題を解決するための手段】本発明は、プロセスの制
御量と目標値との偏差を基に比例微分積分制御を行ない
プロセスに操作量を出力する比例積分微分調節器を有す
る適応制御装置において、偏差に所望の係数を掛ける係
数器と、同係数器の出力を入力とする位相進み補償器
と、同位相進み補償器の出力と位相遅れ補償器の出力と
の偏差を求める減算器と、同減算器の出力に基づいてゲ
インを演算するゲイン演算器と、同ゲイン演算器と前記
減算器の出力を乗算する乗算器と、同乗算器の出力を入
力とする位相遅れ補償器と、前記乗算器の出力を比例積
分微分調節器の出力に加える加算器とから成ることを特
徴とする。SUMMARY OF THE INVENTION The present invention provides an adaptive controller having a proportional-plus-integral-derivative controller for performing proportional-derivative-integral control based on a deviation between a process control amount and a target value and outputting a manipulated variable to the process. , A coefficient unit that multiplies the deviation by a desired coefficient, a phase advance compensator that receives the output of the coefficient unit as an input, and a subtracter that obtains the deviation between the output of the same phase advance compensator and the output of the phase delay compensator, A gain calculator that calculates a gain based on the output of the subtractor; a multiplier that multiplies the gain calculator and the output of the subtractor; and a phase delay compensator that receives the output of the multiplier as an input, And an adder for adding the output of the multiplier to the output of the proportional-plus-integral-derivative regulator.
【００１３】[0013]
【作用】閉ループ系のフィードバック部に位相遅れ補償
器を設けることにより、位相進み補償ができ、それによ
りプロセスの遅れを補償できるため、制御性能を向上で
きる。By providing a phase delay compensator in the feedback section of the closed loop system, the phase lead can be compensated and the process delay can be compensated, so that the control performance can be improved.
【００１４】また、ゲイン演算器により、プロセスに経
時変化がある場合でも、絶えず適切なゲインの値が得ら
れる。比例積分微分調節器により、制御偏差がある限
り、その積分機能で操作量を修正し、定常偏差を徐々に
零にすることができる。Further, the gain calculator constantly obtains an appropriate gain value even when the process changes with time. As long as there is a control deviation, the proportional-plus-integral-derivative controller can correct the manipulated variable with the integral function and gradually reduce the steady-state deviation to zero.
【００１５】[0015]
【実施例】以下、図面を参照して本発明の一実施例を説
明する。本発明装置の回路を図１及び図２にブロック線
図で示す。なお、図３に示した従来装置と同一部分に
は、同一符号を付して詳細な説明は省略する。An embodiment of the present invention will be described below with reference to the drawings. The circuit of the device of the present invention is shown in block diagrams in FIGS. The same parts as those of the conventional device shown in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００１６】図１において、プロセス１は、既知外乱
（ｄ(t) ）２と操作量（ｕ(t) ）３を入力とし、制御量
（ｙp(t)）４が出力される。ここで、制御量（ｙp(t)）
４は目標値（ｒ(t) ）４９に追従させる必要がある。そ
のため制御量（ｙp(t)）４と目標値（ｒ(t) ）４９を減
算器５０で比較して、ＰＩＤ調節器（比例積分微分調節
器）５１で、制御偏差（ｅp (t) ）５２を小さくできる
操作量（ｕ′(t) ）５３を求める。なお、操作量（ｕ′
(t) ）５３は、後述する乗算器６６から出力される操作
量（ｕa(t)）５４と加算器５５で加算されてプロセス１
への操作量（ｕ(t) ）３となる。In FIG. 1, a process 1 inputs a known disturbance (d (t)) 2 and a manipulated variable (u (t)) 3 and outputs a controlled variable (yp (t)) 4. Where the controlled variable (yp (t))
4 must follow the target value (r (t)) 49. Therefore, the control amount (yp (t)) 4 and the target value (r (t)) 49 are compared by the subtracter 50, and the PID controller (proportional integral derivative controller) 51 controls the control deviation (ep (t)). A manipulated variable (u '(t)) 53 that can reduce 52 is obtained. The operation amount (u ′
(t)) 53 is added by a manipulated variable (ua (t)) 54 output from a multiplier 66, which will be described later, in an adder 55 to obtain a process 1
The manipulated variable (u (t)) for 3 becomes 3.
【００１７】また、上記減算器５０で求められた制御偏
差（ｅp (t) ）５２は、係数器５６に入力されて所望の
係数ｋが掛けられ、その出力が加算器５７及び乗算器５
８の一方の入力端子に入力される。また、この乗算器５
８の他方の入力端子には、後述する定数（τ）５９が入
力され、その出力は微分器６０に入力される。上記乗算
器５８、微分器６０及び加算器５７により、位相進み補
償器を構成している。The control deviation (ep (t)) 52 obtained by the subtractor 50 is input to a coefficient unit 56 and multiplied by a desired coefficient k, and its output is added by an adder 57 and a multiplier 5.
8 is input to one of the input terminals. Also, this multiplier 5
A constant (τ) 59 described later is input to the other input terminal of 8, and its output is input to the differentiator 60. The multiplier 58, the differentiator 60, and the adder 57 form a phase lead compensator.
【００１８】上記微分器６０の出力は、上記加算器５７
に入力されて係数器５６の出力と加算される。この加算
器５７の加算出力（ｅp * (t) ）６１は、減算器６２の
正側に入力され、その負側には位相遅れ補償器６３の出
力（ｙm(t)）６４が入力される。この出力（ｙm(t)）６
４の算出法については後述する。そして、上記減算器６
２の出力（ｅa(t)）６５は、乗算器６６及びゲイン演算
器６７に入力される。このゲイン演算器６７の機能は後
述するが、その出力である可変ゲイン（Ｋ(t) ）６８
は、乗算器６６に入力されて減算器６２の出力（ｅa
(t)）６５と乗算されて操作量（ｕa(t)）５４となる。
この操作量（ｕa(t)）５４は、位相遅れ補償器６３に入
力されると同時に加算器５５に入力される。The output of the differentiator 60 is the adder 57.
Is input to and added to the output of the coefficient unit 56. The addition output (ep * (t)) 61 of the adder 57 is input to the positive side of the subtractor 62, and the output (ym (t)) 64 of the phase delay compensator 63 is input to the negative side thereof. . This output (ym (t)) 6
The calculation method of 4 will be described later. Then, the subtractor 6
The second output (ea (t)) 65 is input to the multiplier 66 and the gain calculator 67. The function of the gain calculator 67 will be described later, but its output is a variable gain (K (t)) 68.
Is input to the multiplier 66 and output from the subtractor 62 (ea
(t)) 65 is multiplied to obtain the manipulated variable (ua (t)) 54.
The manipulated variable (ua (t)) 54 is input to the phase delay compensator 63 and simultaneously to the adder 55.
【００１９】そして、上記ゲイン演算器６７及び位相遅
れ補償器６３は、図２に示すように構成される。減算器
６２の出力（ｅa(t)）６５は、ゲイン演算器６７に送ら
れて乗算器７０の一方の入力端子に入力される。この乗
算器７０の他方の入力端子には、後述する積分器９２の
出力（λ(t) ）６９が入力される。乗算器７０の出力
は、乗算器７１で自乗された後、後述の定数発生器７２
の出力（μ）７３と乗算器７４で乗算される。この乗算
器７４の出力は、減算器７５の正側に入力され、その負
側に積分器７６の出力（Ｋｅ(t) ）７７が入力される。
減算器７５の出力は、乗算器７８の一方の入力端子に入
力され、他方の入力端子には後述する除算器８６の出力
（μ-1）７９が入力され、その乗算出力は積分器７６に
入力される。この積分器７６は、上下限のリミット値が
設定できるもので、図２では上限値（ＵＬ）として「５
０」、下限値（ＬＬ）として「０」を設定した場合につ
いて示しているが、この値に限定されるものではない。The gain calculator 67 and the phase delay compensator 63 are constructed as shown in FIG. The output (ea (t)) 65 of the subtractor 62 is sent to the gain calculator 67 and input to one input terminal of the multiplier 70. An output (λ (t)) 69 of an integrator 92, which will be described later, is input to the other input terminal of the multiplier 70. The output of the multiplier 70 is squared by the multiplier 71, and then the constant generator 72 to be described later.
The output (μ) 73 is multiplied by the multiplier 74. The output of the multiplier 74 is input to the positive side of the subtractor 75, and the output (Ke (t)) 77 of the integrator 76 is input to the negative side thereof.
The output of the subtractor 75 is input to one input terminal of the multiplier 78, the output (μ −1 ) 79 of the divider 86 described later is input to the other input terminal, and the multiplication output is input to the integrator 76. Is entered. This integrator 76 can set upper and lower limit values, and in FIG. 2, the upper limit value (UL) is set to "5".
Although "0" and "0" are set as the lower limit value (LL), the present invention is not limited to this value.
【００２０】そして、積分器７６の出力（Ｋｅ(t) ）７
７と、他の制御系統の出力（Ｋｅ(t) ）７７′が加算器
８０に入力される。本実施例では、１つの制御系統につ
いて説明しているが、多数の制御系統からなる場合に
は、他の制御系統も同様にして構成されるもので、この
場合における他の制御系統の出力が（Ｋｅ(t) ）７７′
である。また、上記積分器７６の出力（Ｋｅ(t) ）７７
は、他の制御系統にも出力される。The output (Ke (t)) of the integrator 76 is 7
7 and the output (Ke (t)) 77 'of the other control system are input to the adder 80. Although one control system is described in the present embodiment, when it is composed of a large number of control systems, the other control systems are similarly configured, and the output of the other control system in this case is (Ke (t)) 77 '
Is. Further, the output (Ke (t)) 77 of the integrator 76 is
Is also output to other control systems.
【００２１】上記加算器８０の出力（Ｋ(t) ）６８は、
上下限のリミット値が設定できるもので、図２では上限
値（ＵＬ）として「５０」、下限値（ＬＬ）として
「０」を設定した場合について示しているが、この値に
限定されるものではない。上記加算器８０の出力（Ｋ
(t) ）６８がゲイン演算器６７の出力として図１の乗算
器６６に入力される。The output (K (t)) 68 of the adder 80 is
The upper and lower limit values can be set, and FIG. 2 shows the case where the upper limit value (UL) is set to "50" and the lower limit value (LL) is set to "0", but is not limited to this value. is not. Output of the adder 80 (K
(t)) 68 is input to the multiplier 66 of FIG. 1 as the output of the gain calculator 67.
【００２２】また、上記乗算器６６から出力される操作
量（ｕa(t)）５４は、位相遅れ補償器６３へ送られて係
数器８１に入力される。この係数器８１は、計数値が
「０．５」に設定されており、その出力は第１の１次遅
れ要素（１／（１＋τｓ））８２に入力され、その出力
が第２の１次遅れ要素（１／（１＋τｓ））８３に入力
される。また、上記１次遅れ要素８２，８３の時定数τ
は、外部から指定できるもので、後述する係数器８５の
出力（τ）５９が入力される。上記第１の１次遅れ要素
８２と第２の１次遅れ要素８３の出力は、加算器８４で
加算され、その出力が位相遅れ補償器６３の出力（ｙm
(t)）６４となる。The manipulated variable (ua (t)) 54 output from the multiplier 66 is sent to the phase delay compensator 63 and input to the coefficient unit 81. The coefficient unit 81 has a count value set to “0.5”, the output thereof is input to the first first-order lag element (1 / (1 + τs)) 82, and the output thereof is the second first-order delay element. It is input to the delay element (1 / (1 + τs)) 83. In addition, the time constant τ of the first-order lag elements 82 and 83
Can be specified from the outside, and the output (τ) 59 of the coefficient unit 85 described later is input. The outputs of the first first-order lag element 82 and the second first-order lag element 83 are added by an adder 84, and the output is output from the phase lag compensator 63 (ym
(t)) becomes 64.
【００２３】そして、上ゲイン演算器６７及び位相遅れ
補償器６３で必要な値、すなわち、（τ）５９、λ(t)
６９、（μ）７３、（μ-1）７９を定数発生器７２，８
８等を含む回路で作成している。この場合、上記各値
は、物理的な意味を持つ振動周期や指定値から求められ
るようにしている。すなわち、上記定数発生器７２は、
定数値（μ）の設定が可能なものであり、その出力
（μ）７３は係数器８５に入力される。この係数器８５
は、その値が例えば「０．０８３３」に設定されるもの
で、その出力が（τ）５９となる。また、定数発生器７
２の出力（μ）７３は、除算器８６の分母（Ｂ）に入力
され、その分子（Ａ）には定数発生器８７で発生した定
数「１」が入力される。この除算器８６の出力が
（μ-1）７９となる。ここで、定数発生器７２には、μ
の値を設定する必要があるが、このμの値は、プロセス
１とＰＩＤ調節器５１からなるループの振動周期の値を
採用すればよい。Then, values required by the upper gain calculator 67 and the phase delay compensator 63, that is, (τ) 59, λ (t)
69, (μ) 73, (μ -1 ) 79 to constant generators 72, 8
It is created by the circuit including 8 etc. In this case, each of the above-mentioned values is obtained from a vibration period having a physical meaning or a designated value. That is, the constant generator 72 is
A constant value (μ) can be set, and its output (μ) 73 is input to the coefficient unit 85. This coefficient unit 85
Has its value set to, for example, “0.0833”, and its output is (τ) 59. In addition, the constant generator 7
The output (μ) 73 of 2 is input to the denominator (B) of the divider 86, and the constant “1” generated by the constant generator 87 is input to the numerator (A) thereof. The output of the divider 86 becomes (μ −1 ) 79. Here, the constant generator 72 has μ
However, the value of μ may be the value of the vibration period of the loop including the process 1 and the PID controller 51.
【００２４】また、定数発生器８８は、定数値の設定が
可能なものであり、例えばｅp ＾*max の値を設定す
る。このｅp ＾* max とは、加算器５７の出力（ｅp *
(t) ）６１の最大偏差の指定値を意味している。上記定
数発生器８８の出力は除算器８９の分母（Ｂ）に入力さ
れ、その分子（Ａ）には定数発生器９０で発生した定数
値「５１」が入力される。この定数値「５１」は、積分
器７６の上限値「５０」に「１」を加算した値である。
除算器８９の出力は、減算器９１の正側に入力され、そ
の負側には積分器９２の出力（λ(t) ）６９が入力され
る。そして、減算器９１の出力と上記除算器８６の出力
（μ-1）７９とが乗算器９３で乗算され、その出力が積
分器９２に入力される。ここで、積分器９２の初期値
（ＩＣ）は、計算する際のショックを和らげるために零
に設定できるようになっている。The constant generator 88 is capable of setting a constant value, for example, a value of ep ^ * max. This ep ^ * max is the output of the adder 57 (ep *
(t)) It means the specified value of the maximum deviation of 61. The output of the constant generator 88 is input to the denominator (B) of the divider 89, and the numerator (A) thereof is input with the constant value "51" generated by the constant generator 90. The constant value “51” is a value obtained by adding “1” to the upper limit value “50” of the integrator 76.
The output of the divider 89 is input to the positive side of the subtractor 91, and the output (λ (t)) 69 of the integrator 92 is input to its negative side. Then, the output of the subtractor 91 and the output (μ −1 ) 79 of the divider 86 are multiplied by the multiplier 93, and the output is input to the integrator 92. Here, the initial value (IC) of the integrator 92 can be set to zero in order to reduce the shock at the time of calculation.
【００２５】次に上記実施例の動作を説明する。減算器
５０により、プロセス１の制御量（ｙp(t)）４と目標値
（ｒ(t) ）４９との制御偏差（ｅp (t) ）５２が求めら
れ、ＰＩＤ調節器５１に入力される。このＰＩＤ調節器
５１は、上記制御偏差（ｅp (t) ）５２に基づいて比例
微分積分制御を行ない、操作量（ｕ′(t) ）５３を得
る。Next, the operation of the above embodiment will be described. The subtracter 50 obtains a control deviation (ep (t)) 52 between the controlled variable (yp (t)) 4 of the process 1 and the target value (r (t)) 49, which is input to the PID controller 51. . The PID adjuster 51 performs proportional-derivative-integral control based on the control deviation (ep (t)) 52 to obtain a manipulated variable (u '(t)) 53.
【００２６】また一方、上記減算器５０から出力される
制御偏差（ｅp (t) ）５２は、係数器５６で係数値ｋが
掛けられた後、乗算器５８でτ倍され、更に微分器６０
で微分される。この微分器６０で微分された値は、加算
器５７により係数器５６の出力と加算されて位相進み補
償される。この加算器５７の出力（ｅp * (t) ）６１
は、減算器６２に入力されて位相遅れ補償器６３の出力
（ｙm(t)）６４が減算され、その減算値（ｅa(t)）６５
がゲイン演算器６７に入力される。このゲイン演算器６
７は、減算器６２の出力（ｅa(t)）６５に基づいてゲイ
ン演算を行ない、（Ｋ(t) ）６８を出力する。そして、
このゲイン演算器６７の出力（Ｋ(t) ）６８と減算器６
２の出力（ｅa(t)）６５が乗算器６６で乗算され、その
乗算結果（ｕa(t)）５４が加算器５５によりＰＩＤ調節
器５１から出力される操作量（ｕ′(t) ）５３と加算さ
れてプロセス１の操作量（ｕ(t) ）３となる。On the other hand, the control deviation (ep (t)) 52 output from the subtractor 50 is multiplied by the coefficient value k in the coefficient unit 56, multiplied by τ in the multiplier 58, and further differentiated by the differentiator 60.
Is differentiated by. The value differentiated by the differentiator 60 is added to the output of the coefficient unit 56 by the adder 57 to compensate for the phase lead. The output (ep * (t)) 61 of this adder 57
Is input to the subtractor 62, the output (ym (t)) 64 of the phase delay compensator 63 is subtracted, and the subtraction value (ea (t)) 65
Is input to the gain calculator 67. This gain calculator 6
7 performs gain calculation based on the output (ea (t)) 65 of the subtractor 62 and outputs (K (t)) 68. And
The output (K (t)) 68 of the gain calculator 67 and the subtractor 6
The output (ea (t)) 65 of 2 is multiplied by the multiplier 66, and the multiplication result (ua (t)) 54 is output from the PID controller 51 by the adder 55 (u '(t)) It is added to 53 to obtain the manipulated variable (u (t)) 3 of the process 1.
【００２７】ここで、位相遅れ補償器６３は、図２に示
すように構成され、その出力（ｙm(t)）６４は、次の関
係式で求められる。 ｙm （ｓ）＝０．５｛（１／（１＋τｓ））＋（１／
（１＋τｓ））×（１／（１＋τｓ））｝ｕa （ｓ） 但し、上式はｓ領域で表している。ここで、ｓはラプラ
ス演算子である。Here, the phase delay compensator 63 is constructed as shown in FIG. 2, and its output (ym (t)) 64 is obtained by the following relational expression. ym (s) = 0.5 {(1 / (1 + τs)) + (1 /
(1 + .tau.s)). Times. (1 / (1 + .tau.s))} ua (s) However, the above equation is represented by the s region. Here, s is a Laplace operator.
【００２８】また、時定数τは、次式で求められる値で
ある。 τ＝０．０８３３μ 上記μは、補完する前のプロセス１とＰＩＤ調節器５１
からなる閉ループ系の振動周期の推定値で、予め指定す
る必要がある。図２では、定数発生器７２によりμの値
を与えている。The time constant τ is a value calculated by the following equation. τ = 0.0833μ The above μ is the process 1 and the PID controller 51 before complementing.
It is an estimated value of the vibration period of the closed loop system consisting of and must be specified beforehand. In FIG. 2, the value of μ is given by the constant generator 72.
【００２９】次にゲイン演算器６７は、図２に示すよう
に構成され、その出力（Ｋ(t) ）６８の値は、減算器６
２の出力（ｅa(t)）６５と積分器９２の出力（λ(t) ）
６９とを乗算して得られる値を自乗し、その値に、更に
μの値を乗算し、そして、その値を上下限付き１次遅れ
特性要素（積分器７６）を介して得られる値（Ｋｅ(t)
）７７を他の系統に供給すると共に、自身の系統にも
他の系統の値（Ｋｅ(t)）７７′を加算器８０で加算
し、その加算器８０の出力にも上下限を付けて出力（Ｋ
(t) ）６８の値を算出する。Next, the gain calculator 67 is configured as shown in FIG. 2, and the value of its output (K (t)) 68 is the subtractor 6
2 output (ea (t)) 65 and integrator 92 output (λ (t))
69 is squared, the value obtained is further multiplied by the value of μ, and the value obtained through the first-order lag characteristic element with upper and lower limits (integrator 76) ( Ke (t)
) 77 is supplied to another system, and the value (Ke (t)) 77 'of the other system is also added to the own system by the adder 80, and the upper and lower limits are added to the output of the adder 80. Output (K
(t)) 68 value is calculated.
【００３０】なお、上記（λ(t) ）６９は、次式で求め
る。 λ（ｓ）＝（１／（１＋μｓ））φｅp ＾* max -1 但し、上式はｓ領域で表している。ここで、ｅp ＾* ma
x は、ｅp * (t) の最大値の推定値で、φは上下限付き
１次遅れ特性要素（積分器７６）の上限値の値に「１」
を加えたものである。また、１／（１＋μｓ）の１次遅
れ特性の初期値は零にする。The above (λ (t)) 69 is calculated by the following equation. [lambda] (s) = (1 / (1+ [mu] s)) [phi] ep ^ * max- 1 However, the above equation is represented in the s region. Where ep ^ * ma
x is an estimated value of the maximum value of ep * (t), and φ is "1" for the upper limit value of the first-order lag characteristic element with upper and lower limits (integrator 76).
Is added. The initial value of the 1st-order lag characteristic of 1 / (1 + μs) is set to zero.
【００３１】上記のようにプロセス１とＰＩＤ調節器５
１からなるフィードバック制御系においては、ＰＩＤ調
節器５１の積分機能によって定常偏差を除去することが
できる。すなわち、制御系に制御偏差がある限り、ＰＩ
Ｄ調節器５１の積分機能により、プロセス１の操作量を
修正して定常偏差を徐々に零にすることができる。As described above, the process 1 and the PID controller 5
In the feedback control system consisting of 1, the steady deviation can be removed by the integration function of the PID controller 51. That is, as long as there is a control deviation in the control system, PI
The integration function of the D adjuster 51 allows the manipulated variable of the process 1 to be corrected to gradually reduce the steady-state deviation to zero.
【００３２】また、ゲイン演算器６７の部分で、減算器
６２の出力（ｅa(t)）６５が大きな時には可変ゲインＫ
(t) ６８が大きくなるような演算が行なわれる。従っ
て、このゲイン演算器６７により、プロセス１に経時変
化がある場合でも、絶えず適切なゲインを得ることがで
きる。そして、乗算器６６から出力される操作量（ｕa
(t)）５４を位相遅れ補償器６３を介してフィードバッ
クすることにより、加算器５７の出力（ｅp * (t) ）６
１に対する操作量（ｕa(t)）５４は位相進みになって制
御性が改善される。更に、減算器５０と減算器６２との
間に係数器５６を介して位相進み補償器を設けることに
より、制御偏差（ｅp (t) ）５２から操作量（ｕa(t)）
５４の間に、２段階の進み要素が入ることになり、制御
性能を改善することができる。In the gain calculator 67, when the output (ea (t)) 65 of the subtractor 62 is large, the variable gain K
(t) 68 is calculated to be large. Therefore, the gain calculator 67 can constantly obtain an appropriate gain even when the process 1 changes with time. Then, the manipulated variable (ua
(t)) 54 is fed back through the phase lag compensator 63, and the output of the adder 57 (ep * (t)) 6
The manipulated variable (ua (t)) 54 for 1 is advanced in phase, and the controllability is improved. Further, by providing a phase lead compensator between the subtractor 50 and the subtractor 62 via the coefficient unit 56, the control deviation (ep (t)) 52 to the manipulated variable (ua (t)).
During 54, a two-step advancement element will be included, which can improve control performance.
【００３３】[0033]
【発明の効果】以上詳記したように本発明によれば、制
御性能を向上できると共に定常偏差を無くすことができ
る適応制御装置を提供し得るものである。As described above in detail, according to the present invention, it is possible to provide an adaptive control device capable of improving control performance and eliminating steady-state deviation.
【図１】本発明の一実施例に係る適応制御装置の主要部
を示すブロック図。FIG. 1 is a block diagram showing a main part of an adaptive control device according to an embodiment of the present invention.
【図２】同実施例における位相遅れ補償器及びゲイン演
算器の詳細を示すブロック図。FIG. 2 is a block diagram showing details of a phase delay compensator and a gain calculator in the embodiment.
【図３】従来の適応制御装置を示すブロック図。FIG. 3 is a block diagram showing a conventional adaptive control device.
１ プロセス ２ 既知外乱（ｄ(t) ） ３ 操作量（ｕ(t) ） ４ 制御量（ｙp(t)） ４９ 目標値（ｒ(t) ） ５１ ＰＩＤ調節器（比例積分微分調節器） ５２ 制御偏差（ｅp (t) ） ５３ 操作量（ｕ′(t) ） ５４ 操作量（ｕa(t)） ５６，８１，８５ 係数器 ６０ 微分器 ６３ 位相遅れ補償器 ６７ ゲイン演算器 ７２，８７，８８，９０ 定数発生器 ７６ 上下限付積分器 ８６，８９ 除算器 ９２ 積分器 1 process 2 known disturbance (d (t)) 3 manipulated variable (u (t)) 4 controlled variable (yp (t)) 49 target value (r (t)) 51 PID controller (proportional integral derivative controller) 52 Control deviation (ep (t)) 53 Manipulation amount (u '(t)) 54 Manipulation amount (ua (t)) 56, 81, 85 Coefficient device 60 Differentiator 63 Phase delay compensator 67 Gain calculator 72, 87, 88,90 Constant generator 76 Integrator with upper and lower limits 86,89 Divider 92 Integrator
Claims (1)
に比例微分積分制御を行ないプロセスに操作量を出力す
る比例積分微分調節器を有する適応制御装置において、 偏差に所望の係数を掛ける係数器と、同係数器の出力を
入力とする位相進み補償器と、同位相進み補償器の出力
と位相遅れ補償器の出力との偏差を求める減算器と、同
減算器の出力に基づいてゲインを演算するゲイン演算器
と、同ゲイン演算器と前記減算器の出力を乗算する乗算
器と、同乗算器の出力を入力とする位相遅れ補償器と、
前記乗算器の出力を比例積分微分調節器の出力に加える
加算器とから成ることを特徴とする適応制御装置。1. An adaptive controller having a proportional-plus-integral-derivative controller that performs proportional-derivative-integral control based on a deviation between a control amount of a process and a target value and outputs a manipulated variable to the process. The deviation is multiplied by a desired coefficient. Based on the output of the coefficient unit, the phase lead compensator that receives the output of the same unit, the subtractor that obtains the deviation between the output of the same phase lead compensator and the output of the phase delay compensator, A gain calculator for calculating a gain, a multiplier for multiplying the gain calculator and the output of the subtractor, and a phase delay compensator having the output of the multiplier as an input,
And an adder for adding the output of the multiplier to the output of the proportional-plus-integral-derivative regulator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11962695A JPH08314503A (en) | 1995-05-18 | 1995-05-18 | Adaptive controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11962695A JPH08314503A (en) | 1995-05-18 | 1995-05-18 | Adaptive controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08314503A true JPH08314503A (en) | 1996-11-29 |
Family
ID=14766107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11962695A Pending JPH08314503A (en) | 1995-05-18 | 1995-05-18 | Adaptive controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08314503A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011138200A (en) * | 2009-12-25 | 2011-07-14 | Mitsubishi Heavy Ind Ltd | Adaptive controller |
| CN102736514A (en) * | 2012-07-15 | 2012-10-17 | 杜飞明 | PIDT (proportion integration differentiation template) control technology and method with optional control template |
-
1995
- 1995-05-18 JP JP11962695A patent/JPH08314503A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011138200A (en) * | 2009-12-25 | 2011-07-14 | Mitsubishi Heavy Ind Ltd | Adaptive controller |
| CN102736514A (en) * | 2012-07-15 | 2012-10-17 | 杜飞明 | PIDT (proportion integration differentiation template) control technology and method with optional control template |
| CN102736514B (en) * | 2012-07-15 | 2015-09-09 | 杜飞明 | A kind of PIDT control technology and method thereof with optional Control architecture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0738128B2 (en) | Control device | |
| JP3107800B2 (en) | Control system | |
| JPH08314503A (en) | Adaptive controller | |
| JP4648448B2 (en) | Closed loop process control device including PID regulator | |
| JPH0651805A (en) | Adaptive control method for plant and device for realizing the same | |
| JPH07325602A (en) | Adaptive control unit | |
| JPS63144782A (en) | Controller for motor | |
| JP3034404B2 (en) | 2-DOF PID adjustment device | |
| JP2001298979A (en) | Motor speed-controlling device | |
| JPH0511811A (en) | Feedforward device by inverse function generator | |
| JPH05313704A (en) | Adaptive controller | |
| JPH07219602A (en) | Adaptive controller | |
| JPH05341806A (en) | Adaptive controller | |
| JPH0612102A (en) | Adaptive controller | |
| JPH0659706A (en) | Adaptive controller | |
| JP2809849B2 (en) | 2-DOF adjustment device | |
| JP3004152B2 (en) | 2-DOF PID adjustment device | |
| JPH01303084A (en) | Digital servo-controlling method | |
| JP3124169B2 (en) | 2-DOF adjustment device | |
| JPH06124102A (en) | Adaptive controller | |
| JPH09134203A (en) | Distribution controller | |
| JP2005182427A (en) | Control computing device | |
| WO2004077179A1 (en) | Servo control device | |
| JPH07295604A (en) | Parameter adjustment device for pid controller | |
| JPS5926042B2 (en) | Predictive control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000523 |