JPH08313396A - Liquid crystal panel inspecting method - Google Patents

Liquid crystal panel inspecting method

Info

Publication number
JPH08313396A
JPH08313396A JP12140695A JP12140695A JPH08313396A JP H08313396 A JPH08313396 A JP H08313396A JP 12140695 A JP12140695 A JP 12140695A JP 12140695 A JP12140695 A JP 12140695A JP H08313396 A JPH08313396 A JP H08313396A
Authority
JP
Japan
Prior art keywords
wiring
source
signal voltage
gate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12140695A
Other languages
Japanese (ja)
Inventor
Kenichi Niki
憲一 仁木
Kazuki Inoue
一樹 井上
Shigeki Watamura
茂樹 綿村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP12140695A priority Critical patent/JPH08313396A/en
Publication of JPH08313396A publication Critical patent/JPH08313396A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide an active matrix type liquid crystal panel inspecting method that can correctly detect a short-circuited place between gate wiring and source wiring in a short time and in the actual display state after a gate driving IC and a source driving IC being mounted. CONSTITUTION: Display signal voltage is applied to a plurarity of gate wiring 10 of an active matrix type liquid crystal panel 1 and a plurarity of source wiring 9a, 9b excluding specific source wiring 7, and inspecting signal voltage for changing the display luminance of a picture element row connected to the specific source wiring is applied to the specific source wiring. Whether or not the display luminance of the picture element row connected to each of a plurarity of gate wiring is changed is detected to detect a short-circuited place between the gate wiring and source wiring.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
液晶パネルの検査方法に関する。さらに詳しくは、ゲー
ト配線とソース配線との短絡の有無を表示状態で簡単に
検査するとともに、短絡があるばあいにその座標まで特
定することができるアクティブマトリクス型液晶パネル
の検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting an active matrix type liquid crystal panel. More specifically, the present invention relates to an active matrix type liquid crystal panel inspection method capable of easily inspecting the presence or absence of a short circuit between a gate wiring and a source wiring in a display state and, if there is a short circuit, identifying the coordinates thereof.

【0002】[0002]

【従来の技術】近年、薄膜トランジスタ(以下TFTと
いう)を用いたアクティブマトリクス型液晶表示装置
は、必要な信号電圧を正確に、かつ、独立に各画素に伝
達することができ、クロストークがなくコントラスト比
の大きい表示が可能なため、高表示容量や高解像度表示
が要求される液晶表示装置として利用されている。この
アクティブマトリクス型液晶表示装置には、数万〜数十
万個のTFTが用いられており、これらのTFTの1個
にゲート・ソース間の短絡があったり、ソース配線とゲ
ート配線との交差部分で短絡が生じると、その点で交差
するゲート配線とソース配線にそれぞれ接続されるTF
Tと連結する画素は表示しなくなり、線欠陥となる。
2. Description of the Related Art In recent years, an active matrix type liquid crystal display device using a thin film transistor (hereinafter referred to as a TFT) can accurately and independently transmit a necessary signal voltage to each pixel, and there is no crosstalk and contrast. Since a display with a large ratio is possible, it is used as a liquid crystal display device that requires high display capacity and high resolution display. In this active matrix type liquid crystal display device, tens to hundreds of thousands of TFTs are used. One of these TFTs has a short circuit between the gate and the source, or the source wiring and the gate wiring intersect. When a short circuit occurs at a portion, TFs connected to the gate wiring and the source wiring intersecting at that point, respectively
Pixels connected to T are not displayed, resulting in line defects.

【0003】図10はそのようなゲート配線とソース配
線との短絡の有無を検査する方法の説明図で、たとえば
特開平3−123315号公報に示された従来のアクテ
ィブマトリクス型液晶パネルの検査方法を示す構成図で
ある。図10において21は抵抗計、22、23はプロ
ーブ、G1、G2、G3、G4、・・・(一般的にGiとす
る)はゲート配線、S1、S2、S3、S4、・・・(一般
的にSjとする)はソース配線、Tij(i、jは1、2、
3、4・・・)はTFT、Pij(i、jは1、2、3、
4・・・)は画素、26はゲート配線とソース配線の短
絡部である。
FIG. 10 is an explanatory diagram of a method for inspecting the presence or absence of such a short circuit between a gate wiring and a source wiring. For example, a conventional active matrix type liquid crystal panel inspection method disclosed in Japanese Patent Laid-Open No. 3-123315. It is a block diagram which shows. In FIG. 10, 21 is an ohmmeter, 22 and 23 are probes, G 1 , G 2 , G 3 , G 4 , ... (generally referred to as G i ) are gate wirings, S 1 , S 2 , S 3 , S 4 , ... (Generally referred to as S j ) are source wirings, T ij (i, j are 1, 2,
3, 4, ... Are TFTs, P ij (i, j are 1, 2, 3,
4 ...) is a pixel, and 26 is a short circuit portion between the gate wiring and the source wiring.

【0004】従来の検査では、ソース駆動用ICとゲー
ト駆動用ICを接続する前にまずプローブ22をソース
配線S1に、プローブ23をゲート配線G1にそれぞれ圧
接して電気的に接続を行ったのち、抵抗計21によって
前記プローブ22とプローブ23のあいだの抵抗値、た
とえばソース配線S1とゲート配線G1間の抵抗値を測定
する。つぎにプローブ22をソース配線S2に移動し、
同様にソース配線S2とゲート配線G1間の抵抗値を測定
し、同様にプローブを順次ソース配線Sjに移動し抵抗
値を測定する。
In the conventional inspection, before the source driving IC and the gate driving IC are connected, the probe 22 is first pressure-contacted to the source wiring S 1 and the probe 23 is pressure-contacted to the gate wiring G 1 to electrically connect them. After that, the resistance value between the probe 22 and the probe 23, for example, the resistance value between the source wiring S 1 and the gate wiring G 1 is measured by the ohmmeter 21. Next, move the probe 22 to the source wiring S 2 ,
Similarly, the resistance value between the source wiring S 2 and the gate wiring G 1 is measured, and similarly, the probe is sequentially moved to the source wiring S j to measure the resistance value.

【0005】ゲート配線G1とすべてのソース配線Sj
あいだの抵抗値を測定し終ると、プローブ23を移動し
てゲート配線G2に圧接し、ゲート配線G1で行ったよう
に各ソース配線Sjとのあいだの抵抗値を測定する。こ
の動作を繰り返してすべてのゲート配線Giに対する各
ソース配線Sjとのあいだの抵抗値を測定する。これら
のソース配線Sjとゲート配線Gi間の抵抗値が正常部の
抵抗値と比較し著しく低いばあい、そのソース配線Sj
およびゲート配線Giの座標(Sj、Giのi、j値、た
とえば図10において、短絡部26があるとき、i=
3、j=3)を検出することにより、アクティブマトリ
クス型液晶表示装置のソース配線Sjとゲート配線Gi
の短絡検査を行っている。
When the resistance value between the gate wiring G 1 and all the source wirings S j has been measured, the probe 23 is moved and pressed against the gate wiring G 2 , and each source is processed as in the gate wiring G 1. The resistance value with the wiring S j is measured. By repeating this operation, the resistance value between each of the gate lines G i and each source line S j is measured. If the resistance value between the source wiring S j and the gate wiring G i is significantly lower than the resistance value of the normal portion, the source wiring S j
And the coordinates of the gate line G i (i, j values of S j , G i , for example, in FIG. 10, when the short circuit portion 26 exists, i =
3, j = 3) is detected to perform a short circuit test between the source line S j and the gate line G i of the active matrix type liquid crystal display device.

【0006】一方、たとえば特開昭63−182578
号公報や特開昭63−123093号公報にはゲート・
ドレイン間やソース・ドレイン間の短絡などに起因する
画素の表示不良を検出するため、表示画面を点灯させ光
学的に検査する方法が開示されている。このように、各
画素に不良が現われる点欠陥の検査に対してはこのよう
な検査方法により簡単に検査ができ、縦、横それぞれ何
番目の場所の画素が不良かを特定することができる。
On the other hand, for example, JP-A-63-182578.
In Japanese Patent Publication No. 63-123093 and Japanese Patent Publication No.
In order to detect a display defect of a pixel due to a short circuit between drains or between a source and a drain, a method of illuminating a display screen and optically inspecting is disclosed. As described above, with respect to the inspection of a point defect in which a defect appears in each pixel, the inspection can be easily performed by such an inspection method, and it is possible to specify the position of the pixel in each of the vertical and horizontal directions which is defective.

【0007】しかし、ソース配線とゲート配線の短絡有
無の検査においては、もし短絡しているとそのソース配
線に接続されるTFTに係る画素の列および該ソース配
線と短絡しているゲート配線に接続されるTFTに係る
画素の列がそれぞれ線欠陥として表示される。これらの
線欠陥は、たとえば静電気がソース配線またはゲート配
線に流入したばあいにも現われ、線欠陥が現われたから
直ちにソース配線とゲート配線とが短絡しているという
判定をすることができない。
However, in the inspection for the presence or absence of a short circuit between the source wiring and the gate wiring, if there is a short circuit, it is connected to the column of pixels associated with the TFT connected to the source wiring and the gate wiring short-circuited with the source wiring. The columns of pixels associated with the TFTs are displayed as line defects. These line defects also appear, for example, when static electricity flows into the source wiring or the gate wiring, and since the line defects appear, it is not possible to immediately determine that the source wiring and the gate wiring are short-circuited.

【0008】[0008]

【発明が解決しようとする課題】従来のゲート配線とソ
ース配線間の抵抗値を測定することによってゲート配線
とソース配線間の短絡部を検出する方法においては、す
べてのゲート配線とソース配線にプローブを圧接し、マ
トリクスの組合せで抵抗値を測定することが必要とな
る。よって、配線の数が1000本を超える近年の液晶
パネルの検査においては非常に長い時間を要する。
In a conventional method for detecting a short circuit between a gate wiring and a source wiring by measuring a resistance value between the gate wiring and the source wiring, a probe is applied to all the gate wirings and the source wirings. It is necessary to press and to measure the resistance value with a combination of matrices. Therefore, it takes a very long time to inspect a recent liquid crystal panel having more than 1000 wirings.

【0009】さらにこの短絡検査方法はゲート駆動用I
Cおよびソース駆動用ICの装着前の製造工程おいて行
われるため、この工程ののちに発生するゲート配線およ
びソース配線間の短絡部や断線などについては検出でき
ないという問題もある。
Further, this short-circuit inspection method uses the gate drive I
Since it is performed in the manufacturing process before the C and source driving ICs are mounted, there is also a problem that a short circuit portion or a disconnection between the gate wiring and the source wiring that occurs after this step cannot be detected.

【0010】さらに、液晶パネルを点灯させた状態で点
灯画素の異常を検出する方法では、前述のように、静電
気などの外部ノイズによる線欠陥との区別が難しく、ゲ
ート配線とソース配線間の短絡のような線欠陥の検査を
点灯させた状態で正確、かつ、迅速に行うことができな
いという問題がある。
Further, as described above, in the method of detecting an abnormality of a lighting pixel while the liquid crystal panel is turned on, it is difficult to distinguish from a line defect due to external noise such as static electricity, and a short circuit between the gate wiring and the source wiring is caused. However, there is a problem in that the line defect inspection as described above cannot be performed accurately and quickly with the light being turned on.

【0011】本発明はこのような問題を解消するために
なされたもので、検査時間が短く、かつ、ゲート駆動用
ICおよびソース駆動用ICが実装されたあとの実際の
表示状態において、ゲート配線とソース配線間の短絡箇
所を正確に検出することができるアクティブマトリクス
型液晶パネルの検査方法を提供することを目的とする。
The present invention has been made in order to solve such a problem, and in the actual display state after the inspection time is short and the gate driving IC and the source driving IC are mounted, the gate wiring is An object of the present invention is to provide an inspection method of an active matrix type liquid crystal panel capable of accurately detecting a short-circuited portion between a source wiring and a source wiring.

【0012】[0012]

【課題を解決するための手段】本発明に係るアクティブ
マトリクス型液晶パネルの検査方法は、アクティブマト
リクス型液晶パネルの複数のゲート配線および特定のソ
ース配線以外の複数のソース配線に表示用信号電圧を印
加するとともに、前記特定のソース配線に該特定のソー
ス配線に接続される画素列の表示の輝度を変化させる検
査用信号電圧を印加し、前記複数のゲート配線のそれぞ
れに接続される画素列の表示の輝度変化の有無を検出す
ることによりゲート配線およびソース配線間の短絡箇所
を検出するものである。
According to an inspection method of an active matrix type liquid crystal panel of the present invention, a display signal voltage is applied to a plurality of source lines other than a plurality of gate lines and a specific source line of an active matrix type liquid crystal panel. In addition to the application, an inspection signal voltage that changes the display brightness of the pixel column connected to the specific source line is applied to the specific source line, and the inspection signal voltage of the pixel column connected to each of the plurality of gate lines is applied. By detecting whether or not there is a change in display brightness, a short circuit portion between the gate wiring and the source wiring is detected.

【0013】前記検査用信号電圧が前記特定のソース配
線に接続される画素列の表示を一定周期で点滅させる信
号であり、前記複数のゲート配線のいずれかに接続され
る画素列の点滅の有無を検出すれば、特定のソース配線
と短絡するゲート配線があるばあいに、そのゲート配線
に接続される画素列が点滅し、一目で判別し易い。
The inspection signal voltage is a signal for blinking the display of the pixel column connected to the specific source line at a constant cycle, and whether or not the pixel column connected to any of the plurality of gate lines blinks. If there is a gate wiring that is short-circuited with a specific source wiring, the pixel column connected to the gate wiring blinks, and it is easy to discriminate at a glance.

【0014】前記表示用信号電圧が最大振幅の表示用信
号電圧より小さい振幅の信号電圧であり、特定のソース
配線以外のソース配線に接続される画素列が中間調表示
されることにより、検査用の点滅表示と異なる輝度の表
示状態を背景にして検査をすることができるため、点滅
状態を容易に認識し易い。
The display signal voltage is a signal voltage having an amplitude smaller than that of the display signal having the maximum amplitude, and the pixel column connected to the source wiring other than the specific source wiring is displayed in the halftone so that the inspection is performed. Since the inspection can be performed against the background of the display state of the brightness different from the blinking display of, the blinking state can be easily recognized.

【0015】前記液晶パネルの各画素の輝度をCCDエ
リアセンサで検出することが、自動化により検査をする
ことができるため、省力化の点から好ましい。
Detecting the brightness of each pixel of the liquid crystal panel with a CCD area sensor is preferable from the viewpoint of labor saving because the inspection can be performed automatically.

【0016】前記検査用信号電圧を印加するソース配線
を前記複数のソース配線の端から順次変更することが、
各ソース配線への検査用信号電圧の供給が容易であるた
め好ましい。
The source wiring to which the inspection signal voltage is applied may be sequentially changed from the ends of the plurality of source wirings.
This is preferable because it is easy to supply the inspection signal voltage to each source wiring.

【0017】前記特定のソース配線が前記複数のソース
配線のうちの一部の少なくとも2本であることが、検査
時間を短縮できるため好ましい。
It is preferable that the specific source wiring is at least two of a part of the plurality of source wirings because the inspection time can be shortened.

【0018】[0018]

【作用】本発明によれば検査用信号電圧として特定のソ
ース配線ごとに表示の輝度が一定期間ごとに変化する電
圧を印加しているため、検査されるソース配線は一定の
輝度変化を生じ、静電気などの外部ノイズとは区別して
該特定のソース配線に接続される画素列の異常の有無を
検出できるとともに、該特定のソース配線と直交する複
数のゲート配線のいずれかとのあいだに短絡部があると
きは、その短絡部のあるゲート配線に接続される画素列
にも前記特定のソース配線に接続される画素列と同じ輝
度の変化が生じるため、直ちに短絡部の有無を検出する
ことができ、その座標を知ることができる。
According to the present invention, as the inspection signal voltage, a voltage whose display luminance changes every certain period is applied to each specific source wiring, so that the source wiring to be inspected undergoes a certain luminance change, The presence or absence of abnormality of the pixel column connected to the specific source wiring can be detected separately from external noise such as static electricity, and a short-circuit portion is formed between the specific source wiring and any of a plurality of gate wirings orthogonal to each other. In some cases, the same change in brightness occurs in the pixel column connected to the gate wiring having the short-circuited portion as in the pixel row connected to the specific source wiring, so that the presence or absence of the short-circuited portion can be immediately detected. , You can know its coordinates.

【0019】[0019]

【実施例】【Example】

実施例1 つぎに本発明の液晶パネルの検査方法の一実施例を図1
を参照しつつ説明する。図1において、1は液晶パネ
ル、2はソース駆動用IC、3はゲート駆動用ICで、
ソース駆動用IC2、ゲート駆動用IC3は、それぞれ
接続部4、5を介して液晶パネル1のソース配線および
ゲート配線と接続されている。6は表示信号および検査
用信号を発生させる信号発生回路で、パーソナルコンピ
ュータおよびタイミング信号発生回路などで構成され、
ソース駆動用IC2およびゲート駆動用IC3に駆動信
号を供給する。
Example 1 Next, an example of an inspection method for a liquid crystal panel according to the present invention will be described with reference to FIG.
Will be described with reference to. In FIG. 1, 1 is a liquid crystal panel, 2 is a source driving IC, 3 is a gate driving IC,
The source driving IC 2 and the gate driving IC 3 are connected to the source wiring and the gate wiring of the liquid crystal panel 1 via the connecting portions 4 and 5, respectively. Reference numeral 6 denotes a signal generating circuit for generating a display signal and a test signal, which includes a personal computer and a timing signal generating circuit.
A drive signal is supplied to the source drive IC 2 and the gate drive IC 3.

【0020】信号発生回路6は、たとえば図2に示され
るような点滅表示をさせる検査用信号電圧と、たとえば
図3に示されるような表示用信号電圧を発生させる。図
2〜3において実線がソース配線に供給されるソース信
号電圧で、破線がゲート配線に供給されるゲート信号電
圧を示している。図2に示される本実施例の検査用信号
電圧は図2の左側に示されるオン期間のあいだは最大振
幅に交流化された交流電圧信号であり、図2の右側に示
されるオフ期間のあいだは振幅ゼロの信号であり、暗色
表示と白色表示とが交互に繰り返されるように、たとえ
ば1秒ごとにオン期間の信号電圧とオフ期間の信号電圧
とを繰り返す点滅検査用信号電圧を供給する。このよう
に表示のための全電圧とゼロレベルとをスイッチングす
ることにより、画面が点滅し輝度の差が大きいため、検
査が容易であるという利点があるが、その中間の2つの
電圧でスイッチングさせてもよい。要はオン期間とオフ
期間とで液晶パネルの輝度が変化すればよい。
The signal generating circuit 6 generates an inspection signal voltage for blinking display as shown in FIG. 2 and a display signal voltage as shown in FIG. 3, for example. 2 to 3, the solid line indicates the source signal voltage supplied to the source wiring, and the broken line indicates the gate signal voltage supplied to the gate wiring. The inspection signal voltage of the present embodiment shown in FIG. 2 is an AC voltage signal that is converted to the maximum amplitude during the ON period shown on the left side of FIG. 2, and during the OFF period shown on the right side of FIG. Is a signal of zero amplitude, and supplies a blinking inspection signal voltage that repeats the signal voltage in the ON period and the signal voltage in the OFF period, for example, every one second so that the dark color display and the white display are alternately repeated. By switching between the full voltage for display and the zero level in this way, the screen blinks and the difference in brightness is large, so there is an advantage that inspection is easy, but switching is performed with two voltages in between. May be. The point is that the brightness of the liquid crystal panel may change between the ON period and the OFF period.

【0021】また、図3に示される本実施例の表示用信
号電圧は最大振幅の交流電圧ではなく、半分程度の中間
調表示の表示用信号電圧としている。これは検査用信号
電圧を特定のソース配線に印加して点滅させて検査する
ため、それ以外のソース配線に接続される画素を中間調
(オン状態とオフ状態の中間の輝度)の表示にしておく
ことにより、オンのばあいもオフのばあいもバックの輝
度とは異なり判別し易いからである。
Further, the display signal voltage of the present embodiment shown in FIG. 3 is not an AC voltage having the maximum amplitude but a display signal voltage for half-tone display. This is because the inspection signal voltage is applied to a specific source line and blinks to inspect it, so that the pixels connected to other source lines are displayed in halftone (brightness between the ON state and the OFF state). This is because by setting it, it is easy to determine whether it is on or off unlike the brightness of the back.

【0022】本発明による液晶パネルの検査方法は、図
1に示されるように、信号発生回路6からソース駆動用
IC2およびゲート駆動用IC3にそれぞれたとえば図
2および図3に示されるようなソース信号電圧およびゲ
ート信号電圧を供給する。このばあい、ソース信号電圧
はソース配線の特定の1本を除き全てのソース配線に図
3に示されるような中間調表示をすることができる表示
用信号電圧を印加し、特定の1本のソース配線には図2
に示されるような点滅表示をすることができる検査用信
号電圧を印加することができるように、信号発生回路内
の表示パターン制御回路を設定して、両信号電圧を供給
する。その結果、検査される1本のソース配線以外の全
てのソース配線には中間調表示の表示用信号電圧が印加
され、ゲート駆動用IC3から各ゲート配線に印加され
るゲート信号電圧とともに表示用信号電圧が印加された
ソース配線にTFTを介して接続される画素が全て中間
の輝度で点灯する。一方、検査用信号電圧が印加された
ソース配線7にTFTを介して接続される画素は検査用
信号電圧のオンオフに従って表示が点滅する。そのため
検査されるソース配線に沿った1列に画素列のみが点灯
し、その他の全ての画素は中間輝度で表示され、この状
態にあればそのソース配線はいずれのゲート配線とも短
絡がなく正常であることを示している。そののち、検査
用信号電圧を印加するソース配線を順次移動し同様に全
てのソース配線について検査をすることができる。
As shown in FIG. 1, the method of inspecting a liquid crystal panel according to the present invention is such that the signal generation circuit 6 causes the source driving IC 2 and the gate driving IC 3 to generate source signals as shown in FIGS. 2 and 3, respectively. Supply voltage and gate signal voltage. In this case, as for the source signal voltage, a display signal voltage capable of performing halftone display as shown in FIG. 3 is applied to all the source wirings except one specific source wiring, Figure 2 for source wiring
The display pattern control circuit in the signal generating circuit is set so that the inspection signal voltage capable of blinking display as shown in FIG. As a result, the display signal voltage for halftone display is applied to all the source wires other than the one source wire to be inspected, and the display signal is applied together with the gate signal voltage applied from the gate driving IC 3 to each gate wire. All the pixels connected to the source wiring to which the voltage is applied via the TFT are turned on with intermediate brightness. On the other hand, in the pixel connected to the source line 7 to which the inspection signal voltage is applied via the TFT, the display blinks according to the on / off of the inspection signal voltage. Therefore, only one pixel row is illuminated in one row along the source wiring to be inspected, and all the other pixels are displayed with intermediate brightness. In this state, the source wiring is normal without any short circuit with any gate wiring. It indicates that there is. After that, the source wirings to which the test signal voltage is applied can be sequentially moved, and all the source wirings can be similarly tested.

【0023】つぎにソース配線9aとゲート配線10a
とのあいだに短絡部8aがあるばあいの表示状態につい
て説明する。短絡部8aがあるばあいその画素の等価回
路は図4のように表せる。すなわち、ソース配線9aと
ゲート配線10aとのあいだの絶縁抵抗が低下し、短絡
部8aを介する電流経路が形成されるため、ソース配線
9aからゲート配線10aに回り込み電流が流れる。そ
のため、ゲート配線10aに印加されるゲート信号電圧
はソース配線9aのソース信号電圧の影響を受けて変化
する。すなわち、ソース配線9aに図2に示されるよう
な点滅信号電圧が印加されたばあい、ゲート配線10a
のゲート信号電圧は、通常のゲート配線の信号電圧(図
5参照)に比べ、図6に示されるような波形に変形す
る。TFTのソース・ドレイン間電流Id-sとゲート・
ソース間のバイアス電圧Vg-sとの関係は一般に図7に
示されるような関係にあり、Von−Voffの中間領域で
は、logId-sとVg-sは部分的な1次式(直線関係)
に近似できる。
Next, the source wiring 9a and the gate wiring 10a
The display state when the short-circuited portion 8a is present between and will be described. If there is the short-circuit portion 8a, the equivalent circuit of the pixel can be expressed as shown in FIG. That is, the insulation resistance between the source wiring 9a and the gate wiring 10a is reduced and a current path is formed through the short-circuit portion 8a, so that a sneak current flows from the source wiring 9a to the gate wiring 10a. Therefore, the gate signal voltage applied to the gate wiring 10a changes under the influence of the source signal voltage of the source wiring 9a. That is, when the blinking signal voltage as shown in FIG. 2 is applied to the source wiring 9a, the gate wiring 10a
The gate signal voltage of is transformed into a waveform as shown in FIG. 6 as compared with the signal voltage of the normal gate wiring (see FIG. 5). Source-drain current Id-s and gate of TFT
The relationship with the bias voltage V gs between the sources is generally as shown in FIG. 7, and in the intermediate region of V on -V off , log I ds and V gs are partial linear expressions (linear relationship).
Can be approximated by.

【0024】点滅させる検査用信号電圧のオン期間にお
けるゲート配線10a上のTFTのソース、ドレイン、
ゲートの各々の信号電圧SV、DV、GVは図8のよう
になり、図8における正極性期間中にドレインを介して
画素に注入される電荷は、式(1)で表わされる。
The source and drain of the TFT on the gate wiring 10a during the ON period of the blinking inspection signal voltage,
The signal voltages SV, DV and GV of the gates are as shown in FIG. 8, and the charges injected into the pixel via the drain during the positive polarity period in FIG. 8 are represented by the formula (1).

【0025】[0025]

【数1】 [Equation 1]

【0026】同様に、図8の負極性期間中にドレインを
介して画素に注入される電荷は式(2)で表わされる。
Similarly, the charge injected into the pixel via the drain during the negative polarity period of FIG. 8 is expressed by the equation (2).

【0027】[0027]

【数2】 [Equation 2]

【0028】ここで正極性期間とはドレイン電圧が正で
あるときを示し、負極性期間とはドレイン電圧が負であ
るときを示す。図7よりIon3>Ion1、Ioff3
off1、であるので式(1)>式(2)となり正極性期
間中に画素に注入される電荷が負極性期間中に画素に注
入される電荷より多くなり、その結果、画素の電位の時
間平均値は高電位側に変化し、短絡部を有するゲート配
線に接続される画素の輝度がオン期間中は暗くなる。
Here, the positive polarity period indicates when the drain voltage is positive, and the negative polarity period indicates when the drain voltage is negative. I on3> I on1, I off3 than 7>
Since I off1 , Equation (1)> Equation (2) holds and the charge injected into the pixel during the positive polarity period becomes larger than the charge injected into the pixel during the negative polarity period, and as a result, the potential of the pixel increases. The time average value changes to the higher potential side, and the luminance of the pixel connected to the gate wiring having the short circuit portion becomes dark during the on period.

【0029】一方、点滅する検査用信号電圧のオフ期間
中は、正極性期間、負極性期間ともゲート信号は同じで
あり、画素に注入される電荷は両期間中とも次式(3)
で与えられるように一定となる。
On the other hand, during the off period of the blinking inspection signal voltage, the gate signal is the same in both the positive polarity period and the negative polarity period, and the charge injected into the pixel is expressed by the following equation (3) in both periods.
Will be constant as given by.

【0030】[0030]

【数3】 (Equation 3)

【0031】以上のように点滅する検査用信号電圧のオ
ン期間とオフ期間では、ゲート配線10aとTFTを介
して接続される画素列の電位が異なり、その結果、ゲー
ト配線10aにTFTを介して接続される画素列の輝度
は、ゲート配線10aと短絡部8aを介して交差するソ
ース配線9aに印加される点滅する検査用信号電圧に対
応(同期)して点滅する。すなわち、検査されているソ
ース配線に沿った画素列と直交する画素列に検査用の点
滅状態が現われるばあいは、その画素列に接続されるゲ
ート配線10aと検査されているソース配線9aとのあ
いだに短絡部8aが存在することを検出することができ
る。この点滅する画素列に接続されるゲート配線10a
の位置に、カーソルを表示させ、表示カーソルの座標を
ソフト的に算出することによって、短絡部8aのアドレ
ス(表示座標)を算出することができる。ソース配線9
aの座標は、前記ゲート配線10aの座標算出のばあい
と同様に表示カーソルの座標より算出してもよいし、ま
た検査用信号電圧を入力しているソース配線9aの座標
より算出することもできる。
As described above, the potential of the pixel column connected to the gate wiring 10a via the TFT is different between the ON period and the OFF period of the flashing inspection signal voltage, and as a result, the gate wiring 10a is connected to the gate wiring 10a via the TFT. The luminance of the connected pixel column blinks in synchronization (synchronization) with the blinking inspection signal voltage applied to the source wiring 9a intersecting the gate wiring 10a via the short-circuit portion 8a. That is, when a blinking state for inspection appears in a pixel column orthogonal to the pixel line along the source line being inspected, the gate line 10a connected to the pixel column and the source line 9a inspected are connected. It is possible to detect the presence of the short circuit portion 8a in the meantime. Gate wiring 10a connected to this blinking pixel column
The address (display coordinates) of the short-circuit portion 8a can be calculated by displaying the cursor at the position and calculating the coordinates of the display cursor by software. Source wiring 9
The coordinates of a may be calculated from the coordinates of the display cursor as in the case of calculating the coordinates of the gate wiring 10a, or may be calculated from the coordinates of the source wiring 9a to which the inspection signal voltage is input. it can.

【0032】同様の方法により、他のゲート配線10b
とソース配線9bのあいだに存在する他の短絡部8bの
座標を算出することができる。
Another gate wiring 10b is formed by the same method.
It is possible to calculate the coordinates of another short circuit portion 8b existing between the source wiring 9b and the source wiring 9b.

【0033】実施例2 前記実施例1では、ゲート配線10aと短絡部8aを有
するソース配線9aへの検査用信号電圧の印加により発
生するゲート配線10aに接続される画素列の輝度の変
化を利用して欠陥のあるゲート配線10aの検出を目視
で行ったが、欠陥のあるゲート配線10aの検出は光信
号を電気信号に変換する、たとえばCCDエリアセンサ
などによっても実現でき、このばあいはアクティブマト
リクス型液晶パネルの短絡検査を自動化できるという効
果が付加される。CCDエリアセンサで検査するばあ
い、たとえば図9にブロック説明図が示されるように、
液晶パネル1の前面に直接センサ11を設けたり(図9
(a))、凸レンズ12およびスリット13を介してセ
ンサ11を配設し(図9(b))、センサ11の出力を
光電変換する信号処理回路14の出力を演算処理回路1
5により画像処理することにより自動的に線欠陥を検出
することができる。
Second Embodiment In the first embodiment, the change in the luminance of the pixel column connected to the gate wiring 10a caused by the application of the inspection signal voltage to the gate wiring 10a and the source wiring 9a having the short circuit portion 8a is used. Then, the defective gate wiring 10a was visually detected, but the defective gate wiring 10a can be detected by converting an optical signal into an electric signal, for example, by a CCD area sensor or the like. The effect that the short circuit inspection of the matrix type liquid crystal panel can be automated is added. When inspecting with a CCD area sensor, for example, as shown in the block diagram in FIG. 9,
The sensor 11 may be provided directly on the front surface of the liquid crystal panel 1 (see FIG. 9).
(A)), the sensor 11 is arranged via the convex lens 12 and the slit 13 (FIG. 9B), and the output of the signal processing circuit 14 for photoelectrically converting the output of the sensor 11 is used as the arithmetic processing circuit 1.
By performing image processing according to 5, line defects can be automatically detected.

【0034】実施例3 前記実施例1〜2では、検査用信号電圧を印加するソー
ス配線7を1本づつで順次移動させたが、複数本のソー
ス配線に検査用信号電圧を同時に印加し、検査対象とな
っている画素の輝度の変化により、点滅信号を入力する
ソース配線の本数を減らして検査対象となる画素を絞っ
ていく方法で、ゲート配線と短絡部を有するソース配線
の検出を行うことができる。このばあい、ゲート配線方
向の画素列に点滅が現われたばあい、検査用信号を印加
するソース配線を1本づつに戻す必要があるが、検査さ
れる特定のソース配線に検査用信号電圧を印加して、そ
の検査時間を短縮することができ、異常が少なくソース
配線の数が多いばあいに有効である。
Embodiment 3 In the above-mentioned Embodiments 1 and 2, the source wiring 7 to which the inspection signal voltage is applied is sequentially moved one by one. However, the inspection signal voltage is simultaneously applied to a plurality of source wirings, The number of source lines to which a blinking signal is input is reduced by the change in the luminance of the pixel to be inspected to narrow down the number of pixels to be inspected. be able to. In this case, when blinking appears in the pixel row in the gate wiring direction, it is necessary to return the source wirings to which the inspection signal is applied to one by one, but the inspection signal voltage is applied to the specific source wiring to be inspected. It can be applied and the inspection time can be shortened, and it is effective when there are few abnormalities and the number of source wirings is large.

【0035】[0035]

【発明の効果】本発明によれば、画素列の輝度変化を検
出することにより異常を検出しているため、プローブを
ソース配線端子やゲート配線端子へ圧接する必要がなく
なり、ソース配線とゲート配線の短絡により生じる線欠
陥を静電気などの外部ノイズに起因する線欠陥と区別し
ながら表示状態で検査をすることができる。その結果、
短時間で確実にソース配線とゲート配線の短絡箇所を検
出できるとともに、ソース駆動用ICおよびゲート駆動
用ICを実装したあとで、ソース配線とゲート配線の短
絡箇所の検出を実現できるため、一層信頼性が向上す
る。
According to the present invention, since the abnormality is detected by detecting the brightness change of the pixel column, it is not necessary to press the probe to the source wiring terminal or the gate wiring terminal under pressure, and the source wiring and the gate wiring are eliminated. It is possible to perform the inspection in the display state while distinguishing the line defect caused by the short circuit of the line defect from the line defect caused by the external noise such as static electricity. as a result,
It is possible to detect the short circuit location of the source wiring and the gate wiring in a short time with certainty, and it is possible to detect the short circuit location of the source wiring and the gate wiring after mounting the source driving IC and the gate driving IC. The property is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示装置の検査方法の一実施例を
説明する図である。
FIG. 1 is a diagram illustrating an embodiment of a method for inspecting a liquid crystal display device of the present invention.

【図2】本発明の方法に使用する検査用信号電圧の一例
を示すタイミングチャートである。
FIG. 2 is a timing chart showing an example of an inspection signal voltage used in the method of the present invention.

【図3】本発明の方法に使用する表示用信号電圧の一例
を示すタイミングチャートである。
FIG. 3 is a timing chart showing an example of a display signal voltage used in the method of the present invention.

【図4】液晶パネルの1画素に短絡部があるばあいの等
価回路図である。
FIG. 4 is an equivalent circuit diagram in the case where one pixel of the liquid crystal panel has a short circuit portion.

【図5】ゲート配線の信号電圧の一例を示すタイミング
チャートである。
FIG. 5 is a timing chart showing an example of a signal voltage of a gate wiring.

【図6】ゲート・ソース間に短絡を有するばあいのゲー
ト配線の信号電圧を示すタイミングチャートである。
FIG. 6 is a timing chart showing the signal voltage of the gate wiring when there is a short circuit between the gate and the source.

【図7】TFTのVg-s−Id-s特性を示す図である。FIG. 7 is a diagram showing a V gs -I ds characteristic of a TFT.

【図8】ゲート・ソース間に短絡部を有するばあいのゲ
ート配線上のTFT各部の電圧を示すタイミングチャー
トである。
FIG. 8 is a timing chart showing the voltage of each part of the TFT on the gate wiring when there is a short circuit between the gate and the source.

【図9】CCDセンサを用いて表示欠陥を検査するばあ
いのブロック説明図である。
FIG. 9 is a block explanatory diagram when a display defect is inspected using a CCD sensor.

【図10】従来の液晶パネルの検査方法を説明する図で
ある。
FIG. 10 is a diagram illustrating a conventional liquid crystal panel inspection method.

【符号の説明】[Explanation of symbols]

1 液晶パネル 6 信号発生回路 8a、8b 短絡部 9a、9b ソース配線 10a、10b ゲート配線 1 liquid crystal panel 6 signal generation circuit 8a, 8b short-circuit part 9a, 9b source wiring 10a, 10b gate wiring

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 アクティブマトリクス型液晶パネルの複
数のゲート配線および特定のソース配線以外の複数のソ
ース配線に表示用信号電圧を印加するとともに、前記特
定のソース配線に該特定のソース配線に接続される画素
列の表示の輝度を変化させる検査用信号電圧を印加し、
前記複数のゲート配線のそれぞれに接続される画素列の
表示の輝度変化の有無を検出することによりゲート配線
およびソース配線間の短絡箇所を検出する液晶パネルの
検査方法。
1. A display signal voltage is applied to a plurality of source wirings other than a plurality of gate wirings and a specific source wiring of an active matrix liquid crystal panel, and the specific source wiring is connected to the specific source wiring. Applying the inspection signal voltage that changes the display brightness of the pixel row,
A method of inspecting a liquid crystal panel, which detects a short-circuited portion between a gate wiring and a source wiring by detecting whether or not there is a change in display brightness of a pixel column connected to each of the plurality of gate wirings.
【請求項2】 前記検査用信号電圧が前記特定のソース
配線に接続される画素列の表示を一定周期で点滅させる
信号であり、前記複数のゲート配線のいずれかに接続さ
れる画素列の点滅の有無を検出する請求項1記載の検査
方法。
2. The inspection signal voltage is a signal for blinking a display of a pixel column connected to the specific source wiring at a constant cycle, and blinking of a pixel column connected to any one of the plurality of gate wirings. The inspection method according to claim 1, wherein the presence or absence of the above is detected.
【請求項3】 前記表示用信号電圧が最大振幅の表示用
信号電圧より小さい振幅の信号電圧であり、特定のソー
ス配線以外のソース配線に接続される画素列が中間調表
示される請求項1または2記載の検査方法。
3. The display signal voltage is a signal voltage having an amplitude smaller than that of the maximum amplitude display signal voltage, and a pixel column connected to a source line other than a specific source line is displayed in halftone. Or the inspection method described in 2.
【請求項4】 前記液晶パネルの各画素の輝度をCCD
エリアセンサで検出する請求項1、2または3記載の検
査方法。
4. The brightness of each pixel of the liquid crystal panel is measured by a CCD.
The inspection method according to claim 1, 2 or 3, which is detected by an area sensor.
【請求項5】 前記検査用信号電圧を印加するソース配
線を前記複数のソース配線の端から順次変更する請求項
1、2、3または4記載の検査方法。
5. The inspection method according to claim 1, 2, 3, or 4, wherein the source lines to which the inspection signal voltage is applied are sequentially changed from the ends of the plurality of source lines.
【請求項6】 前記特定のソース配線が前記複数のソー
ス配線のうちの一部の少なくとも2本である請求項1、
2、3、4または5記載の検査方法。
6. The specific source line is at least two of a part of the plurality of source lines.
The inspection method described in 2, 3, 4 or 5.
JP12140695A 1995-05-19 1995-05-19 Liquid crystal panel inspecting method Pending JPH08313396A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12140695A JPH08313396A (en) 1995-05-19 1995-05-19 Liquid crystal panel inspecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12140695A JPH08313396A (en) 1995-05-19 1995-05-19 Liquid crystal panel inspecting method

Publications (1)

Publication Number Publication Date
JPH08313396A true JPH08313396A (en) 1996-11-29

Family

ID=14810393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12140695A Pending JPH08313396A (en) 1995-05-19 1995-05-19 Liquid crystal panel inspecting method

Country Status (1)

Country Link
JP (1) JPH08313396A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043521A (en) * 2001-07-31 2003-02-13 Fujitsu Ltd Substrate for active matrix type liquid crystal display device, and liquid crystal display device provided therewith
KR101471391B1 (en) * 2013-11-08 2014-12-10 (주)넥스틴 Testing method for oled display device and tester for the same
WO2017118201A1 (en) * 2016-01-04 2017-07-13 Boe Technology Group Co., Ltd. Array substrate, fabrication method for forming the same, and display device containing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043521A (en) * 2001-07-31 2003-02-13 Fujitsu Ltd Substrate for active matrix type liquid crystal display device, and liquid crystal display device provided therewith
JP4516244B2 (en) * 2001-07-31 2010-08-04 シャープ株式会社 Substrate for active matrix liquid crystal display device and liquid crystal display device including the same
KR101471391B1 (en) * 2013-11-08 2014-12-10 (주)넥스틴 Testing method for oled display device and tester for the same
WO2017118201A1 (en) * 2016-01-04 2017-07-13 Boe Technology Group Co., Ltd. Array substrate, fabrication method for forming the same, and display device containing the same
US10157938B2 (en) 2016-01-04 2018-12-18 Boe Technology Group Co., Ltd. Array substrate, fabrication method for forming the same, and display device containing the same

Similar Documents

Publication Publication Date Title
KR100939188B1 (en) Inspection method and inspection device for active matrix substrate, computer readable medium recorded inspection program used therefor
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
JP3246704B2 (en) Wiring board inspection equipment
US20070236244A1 (en) Test method, semiconductor device, and display
JPH055866A (en) Method for checking active matrix substrate
JPH0643490A (en) Method for manufacturing and inspecting active matrix substrate and manufacture of liquid crystal display device
US6014035A (en) Test system and test method for liquid crystal display device
JP2002318551A (en) Device and method for inspecting pixel of active matrix type display
JPH08313396A (en) Liquid crystal panel inspecting method
JP2003337547A (en) Method and device for inspecting active matrix substrate and inspecting program and information recording medium to be used for them
JP2012078127A (en) Tft array inspection device and tft array inspection method
CN107818748B (en) Display panel detection method and device
KR100206568B1 (en) Lcd device with gate line defect discrimination sensing method
JP4465183B2 (en) Active matrix liquid crystal display panel and defective pixel determination method thereof, element substrate for active matrix liquid crystal display panel and defective element determination method thereof
JP4091537B2 (en) Inspection method and inspection apparatus for active matrix substrate, inspection program and information recording medium used therefor
US20230419872A1 (en) Display detection device, detection method, and detection system
CN216671168U (en) Display panel and detection device thereof
JP3485166B2 (en) Inspection method and inspection device for liquid crystal display device
JP3898037B2 (en) Lighting display inspection method and lighting display inspection device for liquid crystal display panel
JP3266502B2 (en) Inspection method of liquid crystal display
JP2005315776A (en) Display defects detection method for flat-panel display device
JP2007114124A (en) Method and device for inspecting array substrate
JPS62151769A (en) Inspecting method for active matrix substrate
JPH06100891B2 (en) Liquid crystal display device defect inspection method
JPH01117261A (en) Inspection method for defective picture element