JPH0830991B2 - 制御遅れ補償装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野」 この発明は制御遅れ補償装置に関するものであり、例
えばデツドビート制御系のような、所定の時間遅れをも
つて目標値に追従する制御系の追従特性を改善するため
の制御遅れ補償装置に関するものである。

〔従来の技術〕 この種の補償制御装置が適用されるものとしては、能
同形波形改善装置をあげることができる。第４図に例示
されているものは、昭和58年11月17日開催の電気学会半
導体電力変換研究会において、この出願の発明の発明者
である高橋勲等によつて提案された能動形波形改善装置
に対する補償制御装置である（資料SPC83−41参照）。
この第４図において、（１）は電力系統、（２）は負
荷、そして（３）は能動形波形改善装置である。このよ
うな装置において、負荷電流i_ue,i_ve,i_weにはなんらか
の障害電流が含まれており、これを補償するための補償
電流i_uc,i_vc,i_wcが能動形波形改善装置（３）に流され
ているものとすると、電力系統（１）からの電流i_u,i_v,
i_wは夫々に下記（１）式で表わされる。

i_u＝i_ue＋i_uc i_v＝i_ve＋i_vc ……（１） i_w＝i_we＋i_wc こゝで、電力系統（１）からの前記電流i_u,i_v,i_wは平
衡三相交流のものであることが望ましい。

ところで、このような障害電流に対する補償を行なう
ためには、前記（１）式からも理解されるように、平衡
三相交流電流以外の前記障害電流とは逆極性で大きさの
等しい電流を能動形波形改善装置（３）から供給すれば
よいことになる。第５図には、前記能動形波形改善装置
（３）の一相分の回路構成が例示されている。この第５
図において、（４）は単相電力変換器、（５）は電流検
出器であつて、単相電力変換器（４）からの出力電流i_u
を検出するめのもの、（６）は減算器であつて、電流検
出器（５）による検出電流（これは単相電力変換器
（４）からの出力電流に等しい）i_cと、障害電流とは逆
極性で大きさの等しい指令値電流i_c ^*との差をとるため
のものＬおよびＲは単相電力変換器（４）と電力系統
（１）との間に挿入されたインピーダンスのインダクタ
ンス分および抵抗分、e_Lは電力系統（１）から印加され
る電圧、（７）は前記電圧e_Lを検出するための電圧検出
器、そして、（８）は電流コントローラであつて、前記
電圧検出器（７）による検出電圧（これは電力系統
（１）から印加される電圧に等しい）e_Lと前記減算器
（６）からの電流偏差値（i_c ^*−i_c）とに基づき、下記
（２）式にしたがつて単相電力変換器（４）の出力e_cに
対する指令値電圧e_c ^*を算出するためのものである。

e_c ^*＝｛i_c ^*＋Kv（i_c ^*−i_c）｝Ｒ＋e_L ……（２） こゝで、Kvは下記（３）式で表わされる。

こゝに、T_Sは電流コントローラ（８）のサンプリング
間隔であり、τはＬおよびＲの値に依存して定まる時定
数 である。そして、この第５図に示されるような逆起電力
を含む電力回路における最短時間制御アルゴリズムが前
記（２）式および（３）式で与えられることは既に知ら
れている（前出の資料SPC−83−41を参照）。前記第５
図の電力回路において、いま、電流コントローラ（８）
により、ある所定の指令値電圧e_C ^*が算出されると、単
相電力変換器（４）は前記指令値電圧e_C ^*の印加に応じ
て電圧e_cを出力させる。そして、この結果として、単相
電力変換器（４）からの出力電流i_cは、指令値電圧i_C ^*
に対して１サンプル時間遅れて追従することになる。こ
のようにしてなされる制御がデツドビート制御とよばれ
るものであり、ある所定の値をもつ電流指令に対し極め
て短時間で出力応答がなされるものである。第６図に示
されているものは、第５図の電力回路における電流追従
特性の例示図である。

〔発明が解決しようとする問題点〕

上記された従来例においてはデツドビート制御が用い
られており、このため、前記第６図からも理解されるよ
うに、指令値電圧i_C ^*に対する単相電力変換器（４）の
出力電流i_cの追従のさいに、原理的に１サンプル時間
（第６図のT_d）の遅れが生じることになる。ところが、
この遅れは、対象とする電力系統等の高次の障害電力を
補償するためには著しい悪影響をおよぼすものであり、
最悪の場合には、補償電流と障害電流とが同極性にな
り、そのために障害電流がかえつて増大してしまうとい
う問題点があつた。

この発明は、上記の問題点を解決するためになされた
もので、指令値に対する実際値の遅れを補償することに
より、制御系の追従特性を改善することのできる制御遅
れ補償装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る制御遅れ補償装置は、不規則に波形変
化する指令値電流に追従して所定の時間遅れをもつて出
力電流が生成される制御系統のための制御遅れ補償装置
において、現在時点及び少なくとも２個以上の過去時点
のそれぞれに出力される指令値電流をプロットして形成
した時間関数曲線を表す関数式を求め、該関数式より前
記現在時点より所定時間後の未来時点の指令電流値を演
算して予測し、２次指令値電流として前記制御系統に与
える予測手段をそなえ、前記制御系統より前記２次指令
値電流に従って遅れ補償がなされた出力電流を出力する
ものである。

〔作用〕

この発明によれば、現在および過去の指令値電流に基
いて予測手段で所定の演算を施すことにより未来の指令
値電流を予測し、この予測の結果としてえられる２次指
令値電流に応じて、遅れ補償がなされた出力電流が生成
される。

〔実施例〕

第１図は、この発明の実施例である制御遅れ補償装置
の構成図である。この第１図において、符号（４）〜
（８）が付されているものは、前記された第５図の従来
装置で同一符号が付されたものと同様のものである。
（９）は、指令値電圧e_C ^*を所定時間T_dだけ遅延させる
第１遅延素子、（10）は第１遅延素子（９）の出力をさ
らに所定時間T_dだけ遅延させる第２遅延素子、（11）は
指令値電圧i_C ^*と第１遅延素子（９）の出力との差をと
る減算器、（12）は減算器（11）の出力を３倍する係数
器、（13）は係数器（12）の出力と第２遅延素子（10）
の出力との和を求める加算器である。そして、予測手段
（20）はこれらの演算要素、すなわち、第１遅延素子
（９）、第２遅延素子（10）、減算器（11）、係数器
（12）、および加算器（13）によつて構成されている。
また、第２図は、上記実施例における予測の原理を説明
するためのグラフ図である。

次に、第１図および第２図を参照しながら、上記実施
例の動作について説明する。ここでは、電流コントロー
ラ（８）がデツドビート制御を行なつており、その制御
遅れがT_dであるものとして説明する。いま、第1,第２遅
延素子（９），（10）の遅延時間は、いずれもT_dに設定
されており、現在時点をｔ＝t_nとしたとき、第１遅延素
子（９）の出力は現在時点t_nよりもT_dだけ過去の時点t
_n-1における指令値i_n-1を示しており、これに対して、
第２遅延素子（10）の出力は現在時点t_nよりも2T_dだけ
過去の時点t_n-2における指令値電圧i_n-2を示している。
第２図は、現在時点t_nにおける指令値i_nと過去の時点に
おける２個の指令値i_n-1，i_n-2との都合３回の指令値に
基づき、現在時点t_nよりT_dだけ未来の指令値i_n+1を近似
的に予測する原理を説明するためのグラフ図である。こ
ゝで、前述されたように現在時点がt_nであり、T_dだけ過
去の時点t_n-1における指令値がi_n-1，2T_dだけ過去の時
点t_n-2における指令値がi_n-2であり、T_dだけ未来の時点
t_n+1における指令値をi_n+1とする。この未来の指令値i
_n+1を予測するためには、前述された過去および現在の
指令値i_n-2,i_n-1,i_nに対応するため座標位置を通る２次
曲線を求め、この先にi_n+1が存在するものとして、外挿
的なやり方で前記i_n+1を予測する。いま、上記４個の指
令値に夫々に対応する座標位置を通る２次曲線の式が次
の（１）式のように表わされるものとする。

i_C ^*＝at²＋bt＋ｃ （１） i_n-2，i_n-1，i_nおよびi_n+1は、いずれも上記（１）式を
満足するものであることから、下記の（２）〜（５）式
が成立する。

i_n-2＝ａ（t_n−2T_d）^２＋ｂ（t_n−2T_d）＋ｃ （２） i_n-1＝ａ（t_n−T_d）^２＋ｂ（t_n−T_d）＋ｃ （３） i_n＝at_n ²＋bt_n＋ｃ （４） i_n+1＝ａ（t_n＋T_d）^２＋ｂ（t_n＋T_d）＋ｃ （５） そして、これらの式からt_n,T_d,a,b,cを消去すること
により、i_n，i_n-1，i_n-2とi_n+1との関係式が次の（６）
式のように求められる。

i_n+1＝i_n-2＋３（i_n−i_n-1） （６） この（６）式の演算を行なうことにより、現在値i_nと
過去の２つの値i_n-1，i_n-2とから、未来の値i_n+1を予測
することができる。

予測手段（20）は、このような演算機能を実現するも
のであり、例えば、現在時点をt_nとしたとき、入力され
るi_c ^*の値はi_n、第１遅延素子（９）からの出力は
i_n-1、第２遅延素子（10）からの出力はi_n-2となつてい
るために、減算器（11）からの出力は（i_n−i_n-1）とな
り、また、係数器（12）からの出力は３（i_n−i_n-1）と
なる。したがつて、加算器（13）の出力であるi_c ^**は、 i_c ^**＝、i_n-2＋３（i_n−i_n-1）＝i_n+1 となつて、時間的にT_dだけ先行する未来時点について予
測された値となる。

こゝで第３図を参照すると、この第３図は、前記第１
図におけるこの発明の実施例の動作波形図である。その
中で、第３図（ａ）は、指令値電流i_c ^*の波形図、第３
図（ｂ）は、予測手段（20）からの出力である２次指令
値電流、そして、第３図（ｃ）は、デツドビート制御系
からの出力電流i_cの波形図である。この第３図を参照す
ることで理解されるように、２次指令値電流i_c ^**は指令
値電流i_c ^*に対してT_dだけ時間的に進んでおり、また、
出力電流i_cは２次指令値電流i_c ^**に対してT_dだけ時間的
に遅れていることから、出力電流i_cは指令値電流i_c ^*に
対して時間的な遅れを生じないことになる。

なお、上記実施例は、能動形波形改善装置に対して適
用されるものとして説明したが、これまでの説明で明ら
かなように、この発明は、所定の目標値にその出力を追
従させることを目的としたあらゆるデツドビート制御系
に対して適用することが可能である。さらには、デツド
ビート制御系以外の制御系であつても、所定の時間の遅
れを有する制御系であれば、同様にしてこの発明を適用
することができる。

また、前記された（６）式と同様の計算を、その順序
を変更して行なつても何ら問題はない。例えば、i_n+1＝
3i_n＋（i_n+2−3i_n-1）のようにして行なつても、上記実
施例ど同様の効果を奏する。

〔発明の効果〕

以上説明されたように、この発明に係る制御遅れ補償
装置は、不規則に波形変化する指令値電流に追従して所
定の時間遅れをもつて出力電流が生成される制御系統の
ための制御遅れ補償装置において、現在時点及び少なく
とも２個以上の過去時点のそれぞれに出力される指令値
電流をプロットして形成した時間関数曲線を表す関数式
を求め、該関数式より前記現在時点より所定時間後の未
来時点の指令電流値を演算して予測し、２次指令値電流
として前記制御系統に与える予測手段をそなえ、前記制
御系統より遅れ補償がなされた出力電流を出力するよう
にしものであるから、予め定められていない任意に変動
する波形の指令値電流に対して出力電流の１サンプリン
グ時間の遅れを容易に、しかも精度高く補償できるため
制御系の追従性が著しく改善される。

【図面の簡単な説明】 第１図は、この発明の一実施例である制御遅れ補償装置
の構成図、第２図は、上記実施例における予測の原理を
説明するための例示図、第３図は、上記実施例の動作を
説明するための動作波形図、第４図は従来の能動形波形
改善装置の概略構成図、第５図は、従来の電流制御装置
の構成図、第６図は上記従来装置の動作を説明するため
の動作波形図である。 （４）は単相電力変換器、（５）は電流検出器、
（６），（11）は減算器、（７）は電圧検出器、（８）
は電流コントローラ、（９），（10）は第1,第２遅延素
子、（12）は係数器、（13）は加算器、（20）は予測手
段。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】不規則に波形変化する指令値電流に追従し
   て所定の時間遅れをもつて出力電流が生成される制御系
   統のための制御遅れ補償装置において、現在時点及び少
   なくとも２個以上の過去時点のそれぞれに出力される指
   令値電流をプロットして形成した時間関数曲線を表す関
   数式を求め、該関数式より前記現在時点より所定時間後
   の未来時点の指令電流値を演算して予測し、２次指令値
   電流として前記制御系統に与える予測手段をそなえ、こ
   の制御系統より前記２次指令電流に従って遅れ補償がな
   された出力電流を出力することを特徴とする制御遅れ補
   償装置。
2. 【請求項２】前記予測手段に含まれている所要の演算要
   素は、同一の時間遅れを有し、互いに直列にされている
   第１および第２遅延素子、現在の指令値電流が直接に、
   および、前記第１遅延素子を介して加えられる減算器、
   前記減算器からの出力を受入れて所定倍率の出力を生じ
   させる係数器、および、前記係数器および前記第２遅延
   素子からの出力を受入れてそれらの和の出力を生じさせ
   る加算器であつて、前記第２遅延素子は前記第１遅延素
   子からの出力を受入れてさらに時間遅れをもつ出力を生
   じるようにされている特許請求の範囲第１項記載の制御
   遅れ補償装置。