JPH08305403A - Analog signal output circuit - Google Patents

Analog signal output circuit

Info

Publication number
JPH08305403A
JPH08305403A JP10401895A JP10401895A JPH08305403A JP H08305403 A JPH08305403 A JP H08305403A JP 10401895 A JP10401895 A JP 10401895A JP 10401895 A JP10401895 A JP 10401895A JP H08305403 A JPH08305403 A JP H08305403A
Authority
JP
Japan
Prior art keywords
signal
digital
analog
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10401895A
Other languages
Japanese (ja)
Inventor
Etsuji Sakino
悦司 崎野
Katsuhiko Toda
克彦 戸田
Hideaki Emoto
英晃 江本
Tomohiro Yamaguchi
智浩 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP10401895A priority Critical patent/JPH08305403A/en
Publication of JPH08305403A publication Critical patent/JPH08305403A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Feedback Control In General (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

PURPOSE: To suppress an adverse influence on a plant with the abnormality of an analog output signal to a minimum by speedily detecting the operational abnormality of a DAC by comparing circuit signals before and after the DAC as the component of a circuit in an AO card to be used for a digital controller. CONSTITUTION: This circuit is provided with a first switcher 20 for switching digital output signals outputted from hold circuits from 11-1 to 11-n, second switcher 21 for switching the output signal of a DAC 12, ADC 22 for performing analog/digital conversion for the output signal of the second switcher 21, and comparator 23 for comparing the digital signal outputted from the first switcher 20 with the digital signal outputted from the ADC 22 and corresponding to the signal of the compared result of the comparator 23, the fault detection of the DAC 12 is performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば原動機プラント
のディジタル制御装置等、アナログ及びディジタル信号
を読み込み処理してアナログ信号を出力するディジタル
制御装置に適用して好適なアナログ信号出力回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal output circuit suitable for being applied to a digital controller for reading and processing analog and digital signals and outputting an analog signal, such as a digital controller for a prime mover plant.

【0002】[0002]

【従来の技術】従来、アナログ及びディジタル信号を読
み込み処理する原動機プラントのディジタル制御装置に
於いては、図2に示すように、プラント6からアナログ
信号を受けるアナログ信号入力回路(AI)1、プラン
ト6からディジタル信号を受けるディジタル信号入力回
路(DI)2、プラント6へアナログ信号を送出するア
ナログ信号出力回路(AO)3(3´)、及びプラント
6へディジタル信号を送出するディジタル信号出力回路
(DO)4と、計算機5とを備えて構成される。
2. Description of the Related Art Conventionally, in a digital control device of a prime mover plant for reading and processing analog and digital signals, as shown in FIG. 2, an analog signal input circuit (AI) 1 for receiving an analog signal from a plant 6, a plant 6, a digital signal input circuit (DI) 2 for receiving a digital signal, an analog signal output circuit (AO) 3 (3 ') for sending an analog signal to the plant 6, and a digital signal output circuit for sending a digital signal to the plant 6 ( DO) 4 and a computer 5 are provided.

【0003】上記構成によるディジタル制御装置に於い
ては、プラント6からの各種信号をアナログ信号入力回
路1及びディジタル信号入力回路2を介して計算機5に
読込み、計算機5にて制御演算を行なった後、その演算
結果をアナログ信号出力回路3、及びディジタル信号出
力回路4を介してプラント6に送出しプラント6を制御
する。
In the digital controller having the above-mentioned structure, various signals from the plant 6 are read into the computer 5 via the analog signal input circuit 1 and the digital signal input circuit 2 and after the control calculation is performed by the computer 5. , And sends the calculation result to the plant 6 via the analog signal output circuit 3 and the digital signal output circuit 4 to control the plant 6.

【0004】上記したようなディジタル制御装置に使用
される従来のアナログ信号出力回路(以下AOカードと
いう)3´は、図3に示すように、計算機5からのディ
ジタル信号を受けるホールド回路11-1〜11-n、ホー
ルド回路11-1〜11-nの出力信号を受ける(以下DA
Cという)12-1〜12-n、DAC12-1〜12-nの出
力信号を受けるバッファ増幅器13-1〜13-n、及びホ
ールド回路11-1〜11-nを制御するゲート制御回路1
4等により構成されている。
As shown in FIG. 3, a conventional analog signal output circuit (hereinafter referred to as an AO card) 3'used in the above digital control device is a hold circuit 11-1 for receiving a digital signal from a computer 5. ~ 11-n, receive signals from the hold circuits 11-1 to 11-n (hereinafter DA
12-1 to 12-n, buffer amplifiers 13-1 to 13-n that receive output signals of the DACs 12-1 to 12-n, and gate control circuit 1 that controls the hold circuits 11-1 to 11-n.
It is composed of 4 etc.

【0005】このAOカード3´の動作は、計算機5か
らのディジタル信号をデータバス15を介して、ホール
ド回路11-1〜11-nに伝達する。ホールド回路11-1
〜11-nは伝達されたディジタル信号を一時ホールド
し、その出力信号をDAC12-1〜122 に伝達する。
The operation of the AO card 3'transmits a digital signal from the computer 5 to the hold circuits 11-1 to 11-n via the data bus 15. Hold circuit 11-1
.About.11-n temporarily hold the transmitted digital signal and transmit the output signal to the DACs 12-1 to 122.

【0006】DAC2-1〜12-nは、伝達されたディジ
タル信号をアナログ信号に変換し、バッファ増幅器13
-1〜13-nを介して、プラント6にアナログ信号を送出
する。
The DACs 2-1 to 12-n convert the transmitted digital signal into an analog signal, and the buffer amplifier 13
An analog signal is sent to the plant 6 via -1 to 13-n.

【0007】ゲート制御回路14は計算機5から切替制
御線16を介して伝達される切替制御信号をもとにし
て、ホールド回路切替信号17を出力し、この信号によ
りホールド回路11-1〜11-nを制御する。
The gate control circuit 14 outputs a hold circuit switching signal 17 based on the switching control signal transmitted from the computer 5 through the switching control line 16, and the hold circuits 11-1 to 11-are generated by this signal. Control n.

【0008】ホールド回路11-1〜11-nは、上記ホー
ルド回路切替信号17が伝達されたときに、計算機5が
データバス15上に出力したディジタル信号を読込み、
一時ホールドする。
The hold circuits 11-1 to 11-n read the digital signal output from the computer 5 onto the data bus 15 when the hold circuit switching signal 17 is transmitted,
Hold temporarily.

【0009】このホールド回路11-1〜11-nが一時ホ
ールドするのは、DAC12-1〜12-nでディジタル信
号をアナログ信号に変換する場合のふらつきを防止する
ためである。
The hold circuits 11-1 to 11-n temporarily hold the DACs 12-1 to 12-n in order to prevent fluctuations when converting a digital signal into an analog signal.

【0010】上記した図3に示す従来のAOカード3´
に於いては、ホールド回路11-1〜11-nの不安定現象
やDAC12-1〜12-nの故障発見が困難であるという
問題があった。
The above-mentioned conventional AO card 3'shown in FIG.
However, there is a problem that it is difficult to find an unstable phenomenon of the hold circuits 11-1 to 11-n and a failure of the DACs 12-1 to 12-n.

【0011】[0011]

【発明が解決しようとする課題】上記したように、従来
のディジタル制御装置に用いられるAOカードに於いて
は、ホールド回路の不安定現象やDAC等の回路の故障
発見が困難であるという問題を有していた。
As described above, in the AO card used in the conventional digital control device, there is a problem that it is difficult to find the instability phenomenon of the hold circuit and the failure of the circuit such as the DAC. Had.

【0012】本発明は上記実情に鑑みなされたもので、
ディジタル制御装置に用いられるAOカードに於いて、
当該回路の構成要素をなすホールド回路、DAC等の動
作異常を早期に検出し、アナログ出力信号の異常に伴う
プラントへの悪影響を最小限に止めたディジタル制御装
置用アナログ信号出力回路を提供することを目的とす
る。
The present invention has been made in view of the above situation,
In the AO card used in the digital controller,
To provide an analog signal output circuit for a digital control device which detects an abnormal operation of a hold circuit, a DAC and the like, which are components of the circuit, at an early stage and minimizes an adverse effect on a plant due to an abnormal analog output signal. With the goal.

【0013】[0013]

【課題を解決するための手段】本発明は、複数のホール
ド回路とディジタルアナログ変換器とバッファ回路とを
有してディジタル制御を行なう計算機システムのアナロ
グ信号出力回路に於いて、上記ホールド回路の出力信号
を選択する第1の切替器と、上記ディジタルアナログ変
換器の出力信号を選択する第2の切替器と、第2の切替
器の出力信号をアナログディジタル変換するアナログデ
ィジタル変換器と、上記第1の切替器より出力される信
号とアナログディジタル変換器より出力される信号とを
比較する比較器とを設けて、上記ホールド回路とディジ
タルアナログ変換器の出力信号に相当する信号を上記比
較器にてディジタル比較することにより、アナログ回路
の故障検出を行なうことを特徴とする。
SUMMARY OF THE INVENTION The present invention is an analog signal output circuit of a computer system having a plurality of hold circuits, a digital-analog converter, and a buffer circuit for performing digital control. A first switch for selecting a signal, a second switch for selecting an output signal of the digital-analog converter, an analog-digital converter for analog-digital converting an output signal of the second switch, the first switch A comparator for comparing the signal output from the switch 1 and the signal output from the analog-digital converter is provided, and a signal corresponding to the output signal of the hold circuit and the digital-analog converter is provided to the comparator. It is characterized in that the analog circuit failure is detected by performing digital comparison by using the above-mentioned method.

【0014】本発明の具体例を挙げると、第1に示すよ
うに、ホールド回路11(11-1〜11-n)より出力さ
れるディジタル出力信号を切替える第1の切替器20
と、DAC(ディジタルアナログ変換器)12の出力信
号を切替える第2の切替器21と、第2の切替器21の
出力信号をアナログディジタル変換するADC(アナロ
グディジタル変換器)22と、上記第1の切替器20よ
り出力されるディジタル信号とADC22より出力され
るディジタル信号とを比較する比較器23とを設け、比
較器23の比較結果の信号により、ADC12の故障検
出を行なう。
As a first example, the first switch 20 for switching the digital output signals output from the hold circuits 11 (11-1 to 11-n) will be described.
A second switch 21 for switching the output signal of the DAC (digital-analog converter) 12, an ADC (analog-digital converter) 22 for converting the output signal of the second switch 21 into an analog signal, and the first switch described above. The comparator 23 for comparing the digital signal output from the switching device 20 and the digital signal output from the ADC 22 is provided, and the failure of the ADC 12 is detected by the signal of the comparison result of the comparator 23.

【0015】ホールド回路11の不安定現象、例えばチ
ャタリングや誤動作時には、ゲート制御回路14の切替
信号17を遅延させたゲート遅延信号18により切替器
20を切替えて、ホールド回路11(11-1〜11-n)
の出力信号を比較器23に基準信号として伝達されてい
るため、この基準信号が大幅に変動することによりホー
ルド回路11の不安定現象を検出できる。
When the hold circuit 11 is unstable, for example, chattering or malfunctions, the switch 20 is switched by the gate delay signal 18 obtained by delaying the switch signal 17 of the gate control circuit 14, and the hold circuits 11 (11-1 to 11-11). -n)
Since the output signal of 1 is transmitted to the comparator 23 as the reference signal, the unstable phenomenon of the hold circuit 11 can be detected by the large fluctuation of the reference signal.

【0016】[0016]

【作用】計算機5からのディジタル信号は、データバス
15を介してホールド回路11-1〜11-nに伝達され
る。このホールド回路11-1〜11-nの動作はゲート制
御回路14によって規制(切替制御)される。
The digital signal from the computer 5 is transmitted to the hold circuits 11-1 to 11-n via the data bus 15. The operation of the hold circuits 11-1 to 11-n is restricted (switching control) by the gate control circuit 14.

【0017】ホールド回路11-1〜11-nの出力は、D
AC12-1〜12-nに伝達されるとともに、切替器20
を介して比較器23の一方入力端に伝達される。DAC
12-1〜12-nの出力信号は、バッファ回路13-1〜1
3-nを介してプラント6に伝達されるとともに、切替器
21を介し、更にADC22を介して比較器23の他方
入力端に伝達される。
The outputs of the hold circuits 11-1 to 11-n are D
AC12-1 to 12-n and the switching device 20
Is transmitted to one input terminal of the comparator 23 via. DAC
The output signals of 12-1 to 12-n are buffer circuits 13-1 to 13-1.
It is transmitted to the plant 6 via 3-n, is transmitted to the other input end of the comparator 23 via the switching device 21 and further via the ADC 22.

【0018】比較器23は、切替器20から伝達される
ホールド回路11-1〜11-nの出力信号とADC22か
ら伝達されるDAC12-1〜12-nの出力信号に相当す
る信号とを比較する。
The comparator 23 compares the output signals of the hold circuits 11-1 to 11-n transmitted from the switch 20 with the signals corresponding to the output signals of the DACs 12-1 to 12-n transmitted from the ADC 22. To do.

【0019】この比較の結果、ディジタル信号の不一致
により、異常が検出された場合、データバス24を介し
て計算機5に、AOカード3の何チャンネルが異常であ
るかを伝達する。
As a result of this comparison, when an abnormality is detected due to the mismatch of the digital signals, the number of channels of the AO card 3 which is abnormal is transmitted to the computer 5 via the data bus 24.

【0020】計算機5は、比較器23からの異常信号を
受けて、AOカード異常を図示しない表示監視装置を使
って運転員に告知することができる。ここで切替器2
0,21は、ホールド回路11-1〜11-nと同様にゲー
ト制御回路14によって切替制御される。即ち、ホール
ド回路切替信号17を数100μs遅延させた信号が切
替器20を切替えるゲート遅延信号18であり、数10
μs遅延させた信号が切替器21を切替えるゲート遅延
信号19である。
The computer 5 can notify the operator of the AO card abnormality by using the display monitoring device (not shown) in response to the abnormality signal from the comparator 23. Switch 2 here
Switching between 0 and 21 is controlled by the gate control circuit 14 like the hold circuits 11-1 to 11-n. That is, the signal obtained by delaying the hold circuit switching signal 17 by several 100 μs is the gate delay signal 18 for switching the switch 20,
The signal delayed by μs is the gate delay signal 19 for switching the switch 21.

【0021】[0021]

【実施例】以下図面を参照して本発明の一実施例を説明
する。図1は本発明の一実施例によるアナログ信号出力
回路の構成を示すブロック図である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an analog signal output circuit according to an embodiment of the present invention.

【0022】図1に於いて、計算機5からのアナログ出
力信号に相当するディジタル信号は、データバス15を
介して、ホールド回路11-1〜11-nに伝達され、ホー
ルド回路11-1〜11-nを切替えるための信号は、ゲー
ト切替制御線16を介してゲート制御回路14に伝達さ
れる。
In FIG. 1, a digital signal corresponding to an analog output signal from the computer 5 is transmitted to the hold circuits 11-1 to 11-n via the data bus 15 and the hold circuits 11-1 to 11-11. The signal for switching -n is transmitted to the gate control circuit 14 via the gate switching control line 16.

【0023】ゲート制御回路14は、上記ゲート切替制
御線16より伝達された信号をもとにして、ホールド回
路切替信号17を送出し、ホールド回路11-1〜11-n
のうちの1つのチャンネルを指定する。
The gate control circuit 14 sends a hold circuit switching signal 17 based on the signal transmitted from the gate switching control line 16 to hold circuits 11-1 to 11-n.
Specify one of the channels.

【0024】このようにしてホールド回路11-1〜11
-nには、順次、データベース15を介して伝達される計
算機5の出力信号が一時ホールドされる。このホールド
されたディジタル信号、即ち、ホールド回路11-1〜1
1-nの出力信号は、それぞれDAC12-1〜12-nでア
ナログ信号に変換されてバッファ回路13-1〜13-nを
介しプラント6へアナログ出力信号として伝達される。
In this way, the hold circuits 11-1 to 11
The output signal of the computer 5 sequentially transmitted via the database 15 is temporarily held in -n. This held digital signal, that is, the hold circuits 11-1 to 11-1
The output signals of 1-n are converted into analog signals by the DACs 12-1 to 12-n and transmitted to the plant 6 as analog output signals via the buffer circuits 13-1 to 13-n.

【0025】一方、上記ホールド回路11-1〜11-nの
ディジタル出力信号と、DAC12-1〜12-nのアナロ
グ出力信号は、それぞれ切替器20と切替器21とに別
個に伝達される。
On the other hand, the digital output signals of the hold circuits 11-1 to 11-n and the analog output signals of the DACs 12-1 to 12-n are separately transmitted to the switch 20 and the switch 21, respectively.

【0026】切替器20,21はホールド回路11-1〜
11-nと同様に、ゲート制御回路14からのゲート切替
遅延信号18,19によって切替えられる。切替器20
のディジタル信号は比較器23の基準値側に、切替器2
1のアナログ出力信号は、ADC22にてディジタル変
換された後、比較器23の比較値側にそれぞれ伝達され
る。
The switching devices 20 and 21 are the hold circuits 11-1 to 11-1.
Similar to 11-n, it is switched by the gate switching delay signals 18 and 19 from the gate control circuit 14. Switch 20
Of the digital signal of the switch 23 to the reference value side of the comparator 23.
The analog output signal of 1 is digitally converted by the ADC 22 and then transmitted to the comparison value side of the comparator 23.

【0027】比較器23は、これら伝達された両信号を
ディジタル比較し、その比較結果(正常、異常)をデー
タバス24を介して計算機5に伝達する。計算機5は、
上記比較器23から伝達された信号が異常の場合には、
AOカード3の異常発生を図示しない監視表示装置に警
報として表示する。
The comparator 23 digitally compares the two transmitted signals and transmits the comparison result (normal or abnormal) to the computer 5 via the data bus 24. Calculator 5
When the signal transmitted from the comparator 23 is abnormal,
An abnormal occurrence of the AO card 3 is displayed as an alarm on a monitor display device (not shown).

【0028】これにより、プラント6の運転員は、ディ
ジタル制御装置のAOカード3の異常を早期に知ること
ができ、プラント6を安定に運転するための情報を得る
ことができる。
As a result, the operator of the plant 6 can know the abnormality of the AO card 3 of the digital control device at an early stage, and can obtain the information for operating the plant 6 stably.

【0029】上記したように本発明の実施例によれば、
計算機5からのディジタル信号をアナログ信号に変換
し、プラント6にアナログ信号を出力するAOカード3
に於いて、ディジタル信号を一時ホールドするホールド
回路11(11-1〜11-n)と、ホールド回路11(1
1-1〜11-n)の出力信号をディジタルアナログ変換す
るDAC12(12-1〜12-n)の出力信号を分岐し、
その分岐された各回路にそれぞれ切替器20,21を設
け、切替器20の出力を直接比較器23に、又、切替器
21の出力信号をADC22を介し比較器23にそれぞ
れ伝達し、比較器23でこれら信号をディジタル比較す
ることにより、AOカードの異常を検出する。これによ
り、AOカード3の異常を早期に知ることができる。
As described above, according to the embodiment of the present invention,
An AO card 3 that converts a digital signal from the computer 5 into an analog signal and outputs the analog signal to the plant 6.
In this case, the hold circuit 11 (11-1 to 11-n) for temporarily holding the digital signal and the hold circuit 11 (1
The output signals of the DAC 12 (12-1 to 12-n) for converting the output signals of 1-1 to 11-n) into digital analog signals are branched,
Each of the branched circuits is provided with switching devices 20 and 21, respectively, and the output of the switching device 20 is directly transmitted to the comparator 23, and the output signal of the switching device 21 is transmitted to the comparator 23 via the ADC 22. At 23, an abnormality of the AO card is detected by digitally comparing these signals. Thereby, the abnormality of the AO card 3 can be known at an early stage.

【0030】[0030]

【発明の効果】以上詳記したように本発明によれば、複
数のホールド回路とディジタルアナログ変換器とバッフ
ァ回路とを有してディジタル制御を行なう計算機システ
ムのAOカード(アナログ信号出力回路)に於いて、上
記ホールド回路の出力信号を選択する第1の切替器と、
上記ディジタルアナログ変換器の出力信号を選択する第
2の切替器と、第2の切替器の出力信号をアナログディ
ジタル変換するアナログディジタル変換器と、上記第1
の切替器より出力される信号とアナログディジタル変換
器より出力される信号とを比較する比較器とを設けて、
上記ホールド回路とディジタルアナログ変換器の出力信
号に相当する信号を上記比較器にてディジタル比較する
構成としたことにより、AOカードの異常を早期に検出
でき、アナログ出力信号の異常に伴うプラントへの悪影
響を最小限に止めることができる。
As described in detail above, according to the present invention, an AO card (analog signal output circuit) of a computer system having a plurality of hold circuits, a digital-analog converter and a buffer circuit for digital control is provided. Where a first switch for selecting the output signal of the hold circuit,
A second switch for selecting an output signal of the digital-analog converter, an analog-digital converter for analog-digital converting the output signal of the second switch, the first switch
And a comparator for comparing the signal output from the switching device with the signal output from the analog-digital converter,
With the configuration in which the signal corresponding to the output signal of the hold circuit and the digital-analog converter is digitally compared by the comparator, the abnormality of the AO card can be detected at an early stage, and the plant output due to the abnormality of the analog output signal can be transmitted to the plant. The adverse effects can be minimized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第一実施例に係るAOカードの構成を
示すブロック図。
FIG. 1 is a block diagram showing a configuration of an AO card according to a first embodiment of the present invention.

【図2】ディジタル制御装置の構成を示すブロック図。FIG. 2 is a block diagram showing a configuration of a digital control device.

【図3】従来のAOカードの構成を示すブロック図。FIG. 3 is a block diagram showing a configuration of a conventional AO card.

【符号の説明】[Explanation of symbols]

3…AOカード(アナログ信号出力回路)、5…計算
機、6…プラント、11…ホールド回路、12…DAC
(ディジタルアナログ変換器)、13…バッファ回路、
14…ゲート制御回路、15…データバス、16…ゲー
ト切替信号制御線、17…ホールド回路切替信号、1
8、19…ゲート切替遅延信号、20,21…切替器、
22…ADC(アナログディジタル変換器)、23…比
較器、24…データバス。
3 ... AO card (analog signal output circuit), 5 ... computer, 6 ... plant, 11 ... hold circuit, 12 ... DAC
(Digital-analog converter), 13 ... buffer circuit,
14 ... Gate control circuit, 15 ... Data bus, 16 ... Gate switching signal control line, 17 ... Hold circuit switching signal, 1
8, 19 ... Gate switching delay signal, 20, 21 ... Switching device,
22 ... ADC (analog-digital converter), 23 ... comparator, 24 ... data bus.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G05B 23/02 302 7531−3H G05B 23/02 302S (72)発明者 山口 智浩 兵庫県高砂市荒井町新浜二丁目1番1号 三菱重工業株式会社高砂製作所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G05B 23/02 302 7531-3H G05B 23/02 302S (72) Inventor Tomohiro Yamaguchi Arai Town, Takasago City, Hyogo Prefecture Niihama 1-1-1, Mitsubishi Heavy Industries, Ltd. Takasago Plant

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ディジタル制御を行なう計算機システム
のアナログ信号出力回路に於いて、 計算機からのディジタル信号を受ける複数のホールド回
路と、 このホールド回路にホールドされたディジタル信号をア
ナログ信号に変換する複数のディジタルアナログ変換器
と、 このディジタルアナログ変換器で変換されたアナログ信
号を制御対象に出力する複数の出力用バッファ回路と、 上記ホールド回路の出力信号を選択する第1の信号選択
手段と、 上記ディジタルアナログ変換器の出力信号を選択しディ
ジタル信号に変換して出力する第2の信号選択手段と、 上記ホールド回路及び第1、第2の信号選択手段を制御
する制御手段と、 上記第1、第2の信号選択手段で選択された各ディジタ
ル信号を比較照合する比較器とを具備し、 上記比較器の比較結果の信号によりアナログ回路の故障
検出を行なうことを特徴としたアナログ出力信号回路。
1. An analog signal output circuit of a computer system for digital control, comprising a plurality of hold circuits for receiving digital signals from the computer, and a plurality of hold circuits for converting the digital signals held by the hold circuits into analog signals. A digital-analog converter, a plurality of output buffer circuits for outputting the analog signals converted by the digital-analog converter to a control target, a first signal selecting means for selecting an output signal of the hold circuit, and the digital signal Second signal selecting means for selecting an output signal of the analog converter, converting it into a digital signal and outputting the digital signal; control means for controlling the hold circuit and the first and second signal selecting means; And a comparator for comparing and collating each digital signal selected by the second signal selecting means. Analog output signal circuits and performs fault detection of an analog circuit by a signal comparison result.
JP10401895A 1995-04-27 1995-04-27 Analog signal output circuit Withdrawn JPH08305403A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10401895A JPH08305403A (en) 1995-04-27 1995-04-27 Analog signal output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10401895A JPH08305403A (en) 1995-04-27 1995-04-27 Analog signal output circuit

Publications (1)

Publication Number Publication Date
JPH08305403A true JPH08305403A (en) 1996-11-22

Family

ID=14369527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10401895A Withdrawn JPH08305403A (en) 1995-04-27 1995-04-27 Analog signal output circuit

Country Status (1)

Country Link
JP (1) JPH08305403A (en)

Similar Documents

Publication Publication Date Title
US7209868B2 (en) Signal monitoring system and method
JPH0677753A (en) Alc circuit
JPH08305403A (en) Analog signal output circuit
JPH11296444A (en) Monitoring device
KR200231766Y1 (en) Digital Multi-Transducer
JP2002094380A (en) Digital to analog converter
JPH08305402A (en) Digital signal output circuit
JP3202382B2 (en) Multiple input / output processing unit
JPH05204692A (en) Failure detecting/separating system for information processor
JPH06324011A (en) Gas monitoring device
US6693570B2 (en) Digital-to-analog conversion circuitry incorporating a simplified testing circuit
JPH10149216A (en) Analog output device
JP2002135118A (en) Analog-to-digital signal conversion method and signal conversion system
JPH0462352B2 (en)
JP3413739B2 (en) Relay device
JP2769272B2 (en) Input processing card and output processing card
JPH07248882A (en) Analog input processor
JP2596386B2 (en) Redundant system and its operation method
JPH0814783B2 (en) Analog input / output device
JPH01211099A (en) Gas detecting alarm device
ATE355998T1 (en) FAULT TOLERANT SYSTEM
JPH0215198Y2 (en)
JP2003079046A (en) Protection relay system
JPS62181533A (en) Radio wave receiving equipment
JP2002325037A (en) Light level monitor circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020702