JPH08297606A - Image formation device - Google Patents

Image formation device

Info

Publication number
JPH08297606A
JPH08297606A JP12598495A JP12598495A JPH08297606A JP H08297606 A JPH08297606 A JP H08297606A JP 12598495 A JP12598495 A JP 12598495A JP 12598495 A JP12598495 A JP 12598495A JP H08297606 A JPH08297606 A JP H08297606A
Authority
JP
Japan
Prior art keywords
setting
sdram
image forming
forming apparatus
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12598495A
Other languages
Japanese (ja)
Inventor
Shinko Yamada
眞弘 山田
Yoshitsugu Inoue
喜嗣 井上
Toru Noro
徹 野呂
Tomoki Ishii
智樹 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP12598495A priority Critical patent/JPH08297606A/en
Publication of JPH08297606A publication Critical patent/JPH08297606A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To preserve a temporarily set optimum set value and to stably operate the device by providing an area for setting various conditions required for an SDRAM, and setting access from the outside to that area. CONSTITUTION: At the time of writing, an address position to first write data, the number of clocks from the supply of address to the setting of writing data, length at the time of continuous access and the order of address changes at the time of continuous access or the like are set to a setting means 2 as set values and after the set values of the setting means 2 are reset to the prescribed internal register of the SDRAM at an image storage means 1 by a setting control means 3, writing is started. At the time of reading, similarly, reading is performed according to the contents of the setting means 2 by the setting control means 3 and based on read image information, image formation is performed by an image forming means 6. Thus, the optimum set values are temporarily written in the setting means 2 so that the SDRAM can be read/ written according to those set values anytime.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子写真複写機、プリ
ンタ、ファックス等の画像形成装置において、画像情報
を記憶するSDRAMの制御に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to control of an SDRAM for storing image information in an image forming apparatus such as an electrophotographic copying machine, a printer and a fax machine.

【0002】[0002]

【従来の技術】従来、画像情報を記憶し、読み出して画
像形成を行なう画像形成装置において、画像情報を高速
で処理する場合はSRAM(スタチック・ランダム・ア
クセス・メモリー)が、また大容量を必要とする場合は
DRAM(ダイナミック・ランダム・アクセス・メモリ
ー)が一般に用いられていた。しかし、マイクロCPU
やプリンタの高速化と画像品質向上の要求から、近年よ
り一層高速で、かつ、低コストにて大容量の画像情報用
メモリーが必要となってきた。その要求を満たす方法と
して、近年、クロックに同期して動作するSDRAM
(シンクロナス・ダイナミック・ランダム・アクセス・
メモリー)が注目されるようになった。このSDRAM
は、データの読み書き迄の時間(クロック数)、連続ア
クセス時の長さ、連続アクセス時のアドレス等の必要な
諸条件を読み書き時にその都度設定する面倒さがあっ
た。特に、マイクロCPUのクロックとSRAMのクロ
ックを共用している場合には、マイクロCPUの動作周
波数に変更があった場合、SDRAMの種類の変更や、
SDRAMの制御回路の変更が必要な場合があった。
2. Description of the Related Art Conventionally, in an image forming apparatus that stores image information, reads it out, and forms an image, an SRAM (Static Random Access Memory) needs a large capacity in order to process the image information at high speed. In that case, DRAM (Dynamic Random Access Memory) was generally used. But the micro CPU
Due to the demand for higher speed of printers and printers and improvement of image quality, a large capacity memory for image information has been required at a higher speed and at a lower cost in recent years. As a method of satisfying the demand, an SDRAM which operates in synchronization with a clock in recent years
(Synchronous dynamic random access
Memory) has come to the fore. This SDRAM
However, it is troublesome to set necessary conditions such as a time (clock number) until reading and writing of data, a length of continuous access, an address of continuous access, etc. each time of reading and writing. In particular, when the clock of the micro CPU and the clock of the SRAM are shared, when the operating frequency of the micro CPU is changed, the type of SDRAM is changed,
In some cases, it was necessary to change the control circuit of the SDRAM.

【0003】[0003]

【発明が解決しようとする課題】上記のように従来のS
DRAMを使用した画像形成装置においては、データの
読み書き迄の時間(クロック数)、連続アクセス時の長
さ、連続アクセス時のアドレス等の所要条件を読み書き
時にその都度設定する面倒さがあった。特に、マイクロ
CPUのクロックとSRAMのクロックを共用している
場合には、マイクロCPUの動作周波数に変更があった
場合、SDRAMの種類の変更や、SDRAMの制御回
路の変更が必要になるという不具合を生じていた。
As described above, the conventional S
In an image forming apparatus using a DRAM, it is troublesome to set required conditions such as a time (clock number) until data reading / writing, a length during continuous access, and an address during continuous access each time when reading / writing. In particular, when the clock of the micro CPU and the clock of the SRAM are shared, if the operating frequency of the micro CPU changes, the type of SDRAM or the control circuit of the SDRAM needs to be changed. Was occurring.

【0004】[0004]

【発明の目的】本発明は上述したような従来のSDRA
Mを使用する画像形成装置の不具合を解消するためにな
されたものであって、SDRAMが必要とする諸条件を
設定する領域を専用に設けることによって、外部からそ
の領域に簡単にアクセス設定できるようにし、また、マ
イクロCPUの動作周波数の変更に応じて設定値を自動
的に変更することができ、しかも、SDRAMの種類の
変更や、SDRAMの制御回路の変更を伴うことなく一
度設定した最適な設定値を保存し、安定に動作するよう
に構成した画像形成装置を提供することを目的としてい
る。
SUMMARY OF THE INVENTION The present invention is a conventional SDRA as described above.
The present invention has been made in order to solve the problems of the image forming apparatus using M. By providing a dedicated area for setting various conditions required by the SDRAM, it is possible to easily access and set the area from the outside. In addition, the set value can be automatically changed according to the change of the operating frequency of the micro CPU, and moreover, the optimum set value can be set once without changing the type of SDRAM and the control circuit of SDRAM. An object of the present invention is to provide an image forming apparatus configured to store set values and operate stably.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明では第一の手段として、画像情報の記憶にS
DRAMを用いる画像形成装置において、画像情報を記
憶するSDRAMを備えた画像記憶手段と、上記画像記
憶手段の読み書き時にSDRAMが必要とする条件を設
定する設定手段と、上記画像記憶手段の読み書き時に上
記設定手段に設定された内容に従って読み書きを制御す
る設定制御手段とを備えたことを特徴とする。
In order to achieve the above object, the first means of the present invention is to store S of image information as a first means.
In an image forming apparatus using a DRAM, an image storage means having an SDRAM for storing image information, a setting means for setting conditions required by the SDRAM at the time of reading / writing the image storage means, and at the time of reading / writing the image storage means And a setting control unit for controlling reading and writing according to the contents set in the setting unit.

【0006】第二の手段では、上記第一の手段の画像形
成装置において、上記設定手段の設定値を外部から設定
する外部設定手段を備えたことを特徴とする。
A second means is characterized in that the image forming apparatus of the first means is provided with an external setting means for externally setting the set value of the setting means.

【0007】更に本発明第三の手段では、上記第一の手
段の画像形成装置において、上記設定手段が、画像形成
装置内に置かれたROMであることを特徴とする。
Further, the third means of the present invention is characterized in that, in the image forming apparatus of the first means, the setting means is a ROM placed in the image forming apparatus.

【0008】第四の手段においては、上記第一、第二、
第三の手段の画像形成装置において、上記画像記憶手段
のSDRAMに供給するクロック周波数が変更された場
合、上記設定手段の設定値を、変更以前のクロック周波
数との比率に基づいて、以前の設定値に最も近いクロッ
クに該当するように設定値を変更する設定値変更手段を
備えたことを特徴とする。
In the fourth means, the above first, second,
In the image forming apparatus of the third means, when the clock frequency supplied to the SDRAM of the image storage means is changed, the setting value of the setting means is set previously based on the ratio to the clock frequency before the change. It is characterized in that a setting value changing means for changing the setting value so as to correspond to the clock closest to the value is provided.

【0009】[0009]

【作用】本発明は上述したように、第一の手段として、
画像情報の記憶にSDRAMを用いる画像形成装置にお
いて、画像情報を記憶するSDRAMを備えた画像記憶
手段と、上記画像記憶手段の読み書き時にSDRAMが
必要とする条件を設定する設定手段と、上記画像記憶手
段の読み書き時に上記設定手段に設定された内容に従っ
て読み書きを制御する設定制御手段とを備えたので、S
DRAMを動作させる最適な諸条件を設定手段により一
度設定すれば、長期間にわたってその設定値を保存し、
その設定値に基づいて安定したSDRAMへの書き込
み、読み出しが可能となる。
As described above, the present invention provides, as the first means,
In an image forming apparatus using an SDRAM for storing image information, an image storage unit having an SDRAM for storing image information, a setting unit for setting conditions required by the SDRAM when reading and writing the image storage unit, and the image storage unit. Since the setting control means for controlling reading and writing according to the contents set in the setting means at the time of reading and writing of the means is provided, S
Once the optimum conditions for operating the DRAM are set by the setting means, the set values are saved for a long time,
Based on the set value, stable writing and reading to the SDRAM are possible.

【0010】第二の手段では、上記第一の手段の画像形
成装置において、上記設定手段の設定値を外部から設定
する外部設定手段を備えたので、マイクロCPUの動作
周波数のが変更になってもSDRAMの種類やSDRA
Mの制御回路変更を行う必要がなく、しかも、外部から
簡単に設定値を変更することができる。
In the second means, the image forming apparatus of the first means is provided with the external setting means for externally setting the set value of the setting means, so that the operating frequency of the micro CPU is changed. Also SDRAM type and SDRA
It is not necessary to change the control circuit of M, and the set value can be easily changed from the outside.

【0011】更に、本発明第三の手段では、上記第一の
手段の画像形成装置において、上記設定手段が、画像形
成装置内に置かれたROMであるので、マイクロCPU
のプログラムが格納されたROMを共用することができ
る。
Further, in the third means of the present invention, in the image forming apparatus of the first means, since the setting means is a ROM placed in the image forming apparatus, the micro CPU
It is possible to share the ROM in which the above program is stored.

【0012】第四の手段においては、上記第一、第二、
または第三の手段の画像形成装置において、上記画像記
憶手段のSDRAMに供給するクロック周波数が変更さ
れた場合、上記設定手段の設定値を、変更以前のクロッ
ク周波数との比率に基づいて、以前の設定値に最も近い
クロックに該当するように設定値を変更する設定値変更
手段を備えたので、SDRAMのクロック周波数が変更
されても、自動的に最適な設定条件が演算され、記憶保
存される。
In the fourth means, the above first, second,
Alternatively, in the image forming apparatus of the third means, when the clock frequency supplied to the SDRAM of the image storage means is changed, the setting value of the setting means is changed to the previous value based on the ratio with the clock frequency before the change. Since the setting value changing means for changing the setting value so as to correspond to the clock closest to the setting value is provided, even if the clock frequency of the SDRAM is changed, the optimum setting conditions are automatically calculated and stored. .

【0013】[0013]

【実施例】以下、図示した実施例に基づいて本発明を詳
細に説明する。図1は本発明の一実施例を示すプリンタ
の要部構成を示すブロック図である。なお、この例には
画像形成装置としてプリンタを例示するが、本発明は他
の画像形成装置にも広く適用可能である。この例に示す
プリンタは、画像記憶手段1と、上記画像記憶手段の動
作に必要な条件を設定する設定手段2と、上記設定手段
を制御する設定制御手段3と、画像形成装置6と、記憶
装置ROM/RAM7と、外部接続手段8とが全体の制
御手段9を介して接続されている。なお、20は外部装
置であって、上記画像形成装置に画像データを供給する
機能をもったものである。
The present invention will be described in detail below with reference to the illustrated embodiments. FIG. 1 is a block diagram showing a main configuration of a printer showing an embodiment of the present invention. Although a printer is illustrated as an image forming apparatus in this example, the present invention can be widely applied to other image forming apparatuses. The printer shown in this example includes an image storage unit 1, a setting unit 2 for setting conditions necessary for the operation of the image storage unit, a setting control unit 3 for controlling the setting unit, an image forming apparatus 6, and a storage unit. The device ROM / RAM 7 and the external connection means 8 are connected via the overall control means 9. An external device 20 has a function of supplying image data to the image forming apparatus.

【0014】この構成において動作及び各部の機能を説
明する。
The operation and function of each section in this configuration will be described.

【0015】図1に示す構成において、例えばコンピュ
ータのような外部装置20から画像情報が画像形成装置
10の外部接続手段8を経由して供給される場合を想定
する。近年の高速処理が可能なコンピュ−タに対応する
ため、画像形成装置における画像記憶手段は上述したよ
うに高速で、しかも大容量のメモリーであって、同時に
高速クロック信号に同期して動作するSDRAM(シン
クロナス・ダイナミック・ランダム・アクセス・メモリ
ー)が用いられている。このSDRAMは、バースト・
リード(連続読み取り)時に、最初の読み取り位置のア
ドレスを与えれば、設定された時間(図4のCAS L
atencyとして設定された時間を参照)後、最初の
データが出力され、その時点からクロック毎に設定され
た長さ分(Burst Lengthとして設定した長
さ分)だけ、アドレス順番に読み取られたデータが出力
される。また、バースト・ライト(連続書き込み)時に
ついても同様に、最初に書き込む位置のアドレスを与
え、かつ、クロック毎にライト・データを与えれば、設
定により指示した長さ分だけアドレス順番に、連続書き
込みが行われる。従来のDRAM(ダイナミック・ラン
ダム・アクセス・メモリー)のように、一つのデータ毎
に常にアドレスを与えて読み書きする必要がないので、
高速なデータ読み書きが可能である。
In the configuration shown in FIG. 1, it is assumed that image information is supplied from an external device 20 such as a computer via the external connection means 8 of the image forming apparatus 10. In order to support a computer capable of high-speed processing in recent years, the image storage means in the image forming apparatus is a high-speed and large-capacity memory as described above, and an SDRAM that operates at the same time in synchronization with a high-speed clock signal. (Synchronous Dynamic Random Access Memory) is used. This SDRAM is burst
If the address of the first reading position is given during reading (continuous reading), the set time (CAS L
After that, the first data is output, and from that time, the data read in the address order by the length set for each clock (the length set as Burst Length) is output. Is output. Similarly, at the time of burst write (continuous write), if the address of the first write position is given and the write data is given for each clock, the continuous write is performed in the address order by the length designated by the setting. Is done. Unlike conventional DRAM (Dynamic Random Access Memory), it is not necessary to always give an address to each data to read and write,
High-speed data read / write is possible.

【0016】また、外部接続手段8を介して受け取った
画像情報を、上記画像記憶手段1のSDRAMで高速に
記憶し、あるいは読み出すには、最初に読み書きするア
ドレスの他、種々の設定値を与える必要がある。本発明
では、その設定値を前以て用意するために設定手段2を
設けている。この実施例では、設定制御手段3によって
設定手段2に設定された内容に従って画像記憶手段1に
対する読み書きを制御する場合を示している。このこと
を具体的に説明すると、書き込み時には最初に書き込む
べきアドレス位置と、アドレスを供給した後書き込みデ
ータを設定するまでのクロック数と、連続アクセス時の
長さ及び連続アクセス時のアドレスの変化の順番等が、
設定手段2に設定値として設定され、設定制御手段3に
よって設定手段2の設定値を画像記憶手段1のSDRA
Mの所定の内部レジスターに再設定した後、書き込みを
開始する。読み出しの時も同様に、設定制御手段3によ
って設定手段2の内容に従って読み出され、読み出され
た画像情報に基づいて画像形成手段6により画像形成さ
れる。制御手段9は一般にマイクロCPUを備えててお
り、画像形成装置10の各手段間の情報伝達と、タイミ
ングに合わせた動作指示を与え、あるいは各手段間が正
常に動作しているか否かを監視する機能を有している。
ROM/RAM7のROMには、マイクロCPUを制御
するプログラム等が格納されており、またRAMは種々
の計算結果を一時的に記憶するメモリとして用いられ
る。
Further, in order to store or read the image information received through the external connection means 8 at high speed in the SDRAM of the image storage means 1, various set values are given in addition to the first read / write address. There is a need. In the present invention, the setting means 2 is provided in order to prepare the set value in advance. In this embodiment, reading and writing to the image storage means 1 are controlled according to the contents set in the setting means 2 by the setting control means 3. This will be explained concretely. At the time of writing, the address position to be written first, the number of clocks until the write data is set after supplying the address, the length at the time of continuous access, and the change of the address at the time of continuous access Order etc.
It is set in the setting means 2 as a set value, and the setting value of the setting means 2 is set by the setting control means 3 in the SDRA of the image storage means 1.
After resetting to a predetermined internal register of M, writing is started. Similarly, at the time of reading, the setting control unit 3 reads the image according to the contents of the setting unit 2, and the image forming unit 6 forms an image based on the read image information. The control unit 9 generally includes a micro CPU, transmits information between each unit of the image forming apparatus 10 and gives an operation instruction according to timing, or monitors whether or not each unit is operating normally. It has a function to do.
A program for controlling the micro CPU is stored in the ROM of the ROM / RAM 7, and the RAM is used as a memory for temporarily storing various calculation results.

【0017】この構成によれば、SDRAMを動作させ
る最適な設定値を設定手段に一度書き込めれば、何時も
その設定値に従ってSDRAMの読み書きが可能とな
り、また、SDRAMに供給するクロックの周波数が変
更になっても上記設定手段により設定値を変更するのみ
で済む。
According to this structure, once the optimum set value for operating the SDRAM can be written in the setting means, the SDRAM can be read and written according to the set value at any time, and the frequency of the clock supplied to the SDRAM can be changed. Even so, it is only necessary to change the set value by the setting means.

【0018】図2は本発明の変形実施例を示すブロック
構成図であり、上記図1に説明した各機能のほか、更
に、外部設定手段4と設定値変更手段5が追加されたも
のである。重複する説明は省略し、図1と異なる機能動
作のみを説明する。即ち、SDRAMの設定値を設定す
る設定手段2としては、例えばディップスイッチ、RA
M、または、ROMが考えられるが、外部設定手段4は
設定手段2の設定値内容を外部から設定、変更できるよ
うにするためのもので、例えば、画像形成装置10の
(図示省略)操作盤のキーから設定値を入力すると、外
部設定手段4により内容を判断し、設定手段2のRAM
に書き込むことが可能となる。また更には、外部接続手
段8を介して外部装置20から設定値データを受け取る
場合は、外部設定手段4で設定値内容を判断し、同様に
設定手段2のRAMに書き込むことも可能である。勿
論、ディップスイッチを操作して設定値を定めることも
可能である。
FIG. 2 is a block diagram showing a modified embodiment of the present invention. In addition to the functions described in FIG. 1, an external setting means 4 and a set value changing means 5 are added. . Overlapping description will be omitted, and only functional operations different from those in FIG. 1 will be described. That is, as the setting means 2 for setting the set value of the SDRAM, for example, a dip switch, RA
M or ROM may be considered, but the external setting means 4 is for allowing the setting value contents of the setting means 2 to be externally set and changed, and for example, an operation panel (not shown) of the image forming apparatus 10 is provided. When the set value is input from the key of, the external setting means 4 judges the contents, and the RAM of the setting means 2
It becomes possible to write in. Furthermore, when the set value data is received from the external device 20 via the external connecting means 8, the set value content can be judged by the external setting means 4 and similarly written in the RAM of the setting means 2. Of course, it is also possible to operate the dip switch to determine the set value.

【0019】以上のように、本実施例によれば、外部か
ら設定手段2の設定値を設定することができるので、後
述するようにマイクロCPUの動作周波数の変更が生じ
ても、SDRAMの種類やSDRAMの制御回路の変更
をすることなく、SDRAMの最適な設定値を外部設定
手段から簡単に再設定することができる。
As described above, according to this embodiment, the setting value of the setting means 2 can be set from the outside, so that the type of SDRAM can be changed even if the operating frequency of the micro CPU changes, as will be described later. The optimum setting value of the SDRAM can be easily reset from the external setting means without changing the control circuit of the SDRAM or SDRAM.

【0020】また、上記実施例において上記設定手段2
をROMにし、その一部を設定値を記憶しておく専用領
域に設定しておいても良いが、コストメリットの点から
マイクロCPUのプログラムに使用するROM/RAM
10のROM一部領域を流用する方法を用いれば、専用
ROMを備える必要がなく、コスト低減に有利である。
この場合には設定制御手段3によって、ROM/RAM
10のROMの中の所定領域に設定されているSDRA
Mの設定値を検出し、その設定内容に従って画像記憶手
段1の読み書きを制御する。
Also, in the above embodiment, the setting means 2 is used.
May be set as a ROM and a part thereof may be set as a dedicated area for storing the set value, but from the viewpoint of cost merit, the ROM / RAM used for the program of the micro CPU
If the method of diverting 10 ROM partial areas is used, it is not necessary to provide a dedicated ROM, which is advantageous in cost reduction.
In this case, the setting control means 3 causes the ROM / RAM
SDRA set in a predetermined area of 10 ROMs
The set value of M is detected, and the reading / writing of the image storage means 1 is controlled according to the set content.

【0021】また、SDRAMの大きな利点の一つとし
てクロック信号に同期して動作する点が挙げられるが、
一般にはSDRAMのクロックとマイクロCPUのクロ
ックは共用して用いられるために、例えばマイクロCP
Uの動作速度をアップするためにクロック周波数を高く
すると、当然SDRAMの動作速度も早くなって、設定
手段2に設定された低い周波数に対応する設定値では誤
動作を生じることがある。例えば、SDRAMにアドレ
スを供給した後データの読み書き込みする間に他の処理
を行なうための時間が確保されるようにクロック数を設
定するが、クロックの周波数が変更されると、確保した
時間に違いが生じる。このため他の必要な処理を行なう
ことができなくなり誤動作を起こすことがある。設定値
変更手段5は、その誤動作を防止するために設置された
ものであり、SDRAMに供給するクロック周波数が変
更されても、クロック周波数の変更前後の変更比率を勘
案して、SDRAMにアドレスを供給した後データの読
み書き込みする間に他の処理を行なうための時間が確保
されるようにクロック数を設定する。即ち、例えば、ク
ロック周波数が二倍になった場合は、上記設定するクロ
ック数を二倍する、ただし、クロック周波数の増大に伴
って、他の処理に要する時間が短縮される場合は、その
分クロック数を少なくする。このように、クロック周波
数の変更に際して、設定時間に最も近い時間のクロック
に該当するように設定値を変更する働きをするので、他
の処理の時間は従来通り確保することができる。この機
能を達成する方法の一つとして、図示を省略したが、設
定値変更手段5の中にSDRAMに供給するクロックよ
り十分に高い周波数の基準クロック発生手段を備え、S
DRAMのクロックの一周期が基準クロックのいくつ分
に相当するか(例えば、この値をBとする)を調べ、記
憶しておく。クロック周波数が変更された場合、変更後
のSDRAMのクロックの一周期が基準クロックのいく
つ分に相当するか(例えば、この値をAとする)同様に
検出し、変更以前のクロック周波数との比率(A/B)
を計算する。設定手段2の以前の設定値がnの場合、新
たな設定値はn×(A/B)で計算された値以上の最も
近い整数mを求め、設定値変更手段5により設定手段2
の設定値nを設定値mに変更する。この方法によれば、
SDRAMに供給するクロックの動作周波数が変って
も、以前設定した時間を確保するように設定値も自動的
に変更することができる。即ち、クロック周波数より十
分高い周波数の第二のクロック信号によって、変更前後
のクロック周波数をカウントし、その結果に基づいて、
他の処理に必要な時間を確保するためのクロック数を算
出すればよい。
One of the great advantages of SDRAM is that it operates in synchronization with a clock signal.
Generally, the clock of the SDRAM and the clock of the micro CPU are commonly used, and therefore, for example, the micro CP
When the clock frequency is increased in order to increase the operating speed of U, the operating speed of the SDRAM is naturally increased, and a malfunction may occur at the set value corresponding to the low frequency set in the setting means 2. For example, the number of clocks is set so as to secure a time for performing other processing while reading and writing data after supplying an address to the SDRAM, but when the frequency of the clock is changed, the secured time is set. It makes a difference. For this reason, other necessary processing cannot be performed, and a malfunction may occur. The set value changing means 5 is installed to prevent the malfunction, and even if the clock frequency supplied to the SDRAM is changed, the address is set in the SDRAM in consideration of the change ratio before and after the change of the clock frequency. The number of clocks is set so that the time for performing other processing is secured while reading and writing the data after the supply. That is, for example, when the clock frequency is doubled, the number of clocks to be set is doubled. However, when the time required for other processing is shortened as the clock frequency is increased, that is Reduce the number of clocks. In this way, when the clock frequency is changed, the setting value is changed so as to correspond to the clock of the time closest to the setting time, so that the time for other processing can be secured as usual. As one of the methods for achieving this function, although not shown, the setting value changing means 5 is provided with a reference clock generating means having a frequency sufficiently higher than the clock supplied to the SDRAM.
It is checked and stored how many times one cycle of the DRAM clock corresponds to the reference clock (for example, this value is B). When the clock frequency is changed, it is similarly detected how many one cycle of the SDRAM clock after the change corresponds to the reference clock (for example, this value is A), and the ratio with the clock frequency before the change is detected. (A / B)
Is calculated. When the previous setting value of the setting means 2 is n, the new setting value is the closest integer m equal to or greater than the value calculated by n × (A / B), and the setting value changing means 5 sets the setting value 2
The set value n of is changed to the set value m. According to this method
Even if the operating frequency of the clock supplied to the SDRAM changes, the set value can be automatically changed so as to secure the previously set time. That is, the second clock signal having a frequency sufficiently higher than the clock frequency counts the clock frequencies before and after the change, and based on the result,
The number of clocks for securing the time required for other processing may be calculated.

【0022】図3は、SDRAMの主要なタイミングを
示したものである。図3に示す例では、SDRAM内の
モード・レジスタをセットするタイミングで、選択対象
とするSDRAMのCS(チップ・セレクト)信号がア
クテブ(Low レベル)時であって、かつ、列(ロ
ー)アドレス・ストローブのRAS信号がアクテブ時で
あり、同時に、行(カラム)アドレス・ストローブのC
AS信号がアクテブ時で、書き込み可能(ライト・イネ
ーブル)のWE信号のアクテブ時に、通常はアドレス入
力端子として用いている複数線で構成されているRA信
号に(図のValid部分)設定したい値を入力すれば
良い。
FIG. 3 shows the main timing of the SDRAM. In the example shown in FIG. 3, the CS (chip select) signal of the SDRAM to be selected is active (Low level) at the timing of setting the mode register in the SDRAM, and the column (row) address is set. The strobe RAS signal is active, and at the same time, the row (column) address strobe C
When the AS signal is active and the WE signal that is writable (write enable) is active, the value to be set (valid part in the figure) is set to the RA signal that is normally composed of multiple lines used as address input terminals. Just enter it.

【0023】図4は、他のSDRAMの主要なタイミン
グ例を示したもので、SDRAMに最初の読み取り位置
のアドレスを与え(図のRA信号のRow、Colum
と記した位置)、CAS Latencyとして設定さ
れた時間後、最初のデータが出力されるタイミングを示
した図である。この例では、RAS信号のアクテブ時に
RA信号上に列(ロー)アドレスを与え、CAS信号の
アクテブ時にRA信号上に行(カラム)アドレスを与え
る。WE信号はハイレベルなので読み取り状態であり、
列(ロー)と行(カラム)アドレスが8個目のクロック
信号(図中の、SYSCLK信号)の立上りで整えられ
ると、CAS Latency=2と設定されているの
で、10個目のクロック信号の立上りで最初のデータが
成立する(図中の、D0)。以後、クロック毎にD1、
D2、…とデータが出力される。従って、SDRAMに
供給するクロック(SYSCLK信号)周波数が変更さ
れると、CAS Latency=2の設定のままで
は、CAS Latencyの時間t1が変化する。変
更後のクロック周波数が高くなればCAS Laten
cyの時間はt1より短く、変更後のクロック周波数が
低くなればCAS Latencyの時間はt1より長
くなる。若し、変更前の時間t1の間に他の処理を行な
う必要ある場合には、変更後のクロック周波数が高くな
れば新たなCASLatencyの時間内に他の処理を
行なうことができなくなることが生じ、変更後のクロッ
ク周波数が低くなれば他の処理を行なった後時間的に余
裕が生じ、処理時間が長くなると云う不具合が起こる。
図2の設定値変更手段5は以上の不具合を解消するため
に設けられたもので、上述した方法によって、自動的に
必要最小限の時間を設定するように構成したものであ
る。
FIG. 4 shows an example of the main timing of another SDRAM, in which the address of the first read position is given to the SDRAM (the RA and Row columns of the RA signal in the figure).
Is a diagram showing the timing at which the first data is output after the time set as CAS Latency). In this example, a column (row) address is given on the RA signal when the RAS signal is active, and a row (column) address is given on the RA signal when the CAS signal is active. Since the WE signal is at high level, it is in the reading state,
When the column (row) and row (column) addresses are adjusted at the rising edge of the eighth clock signal (SYSCLK signal in the figure), CAS Latency = 2 is set, so that the tenth clock signal The first data is established at the rising edge (D0 in the figure). After that, D1 for each clock,
Data is output as D2, .... Therefore, when the frequency of the clock (SYSCLK signal) supplied to the SDRAM is changed, the time t1 of CAS Latency changes with the setting of CAS Latency = 2. If the changed clock frequency is high, CAS Laten
The cy time is shorter than t1, and the CAS Latency time is longer than t1 when the changed clock frequency is low. If it is necessary to perform other processing during the time t1 before the change, if the clock frequency after the change becomes higher, it may not be possible to perform the other processing within the new CASLency time. If the clock frequency after the change becomes low, there is a margin in time after performing other processing, and the processing time becomes long, which causes a problem.
The set value changing means 5 of FIG. 2 is provided to eliminate the above-mentioned problems, and is configured to automatically set the minimum necessary time by the above-mentioned method.

【0024】[0024]

【発明の効果】以上説明したように本発明によれば、第
一の手段では、設定手段の内容に従って読み書きを制御
する設定制御手段を備えたので、SDRAMを動作させ
る最適な設定値を設定手段に一度書き込めれば、その後
設定値に従ってSDRAMの読み書きが可能となり、し
かもSDRAMに供給するクロックの周波数が変更にな
っても、設定手段の設定値を変更するのみで安定した画
像形成が可能となる画像形成装置を提供することができ
る。
As described above, according to the present invention, the first means is provided with the setting control means for controlling reading and writing according to the contents of the setting means. Therefore, the optimum setting value for operating the SDRAM is set. Once the data can be written to the SDRAM, the SDRAM can be read and written according to the set value, and even if the frequency of the clock supplied to the SDRAM is changed, stable image formation can be performed only by changing the set value of the setting means. An image forming apparatus can be provided.

【0025】また、本発明の第二の手段では、外部設定
手段により、上記設定手段の設定値を設定できるので、
マイクロCPUの動作周波数が変更された場合であって
も、SDRAMの種類やSDRAMの制御回路の変更を
伴うことなく、SDRAMの最適な設定値を簡単に再設
定することができる。
Further, in the second means of the present invention, since the setting value of the setting means can be set by the external setting means,
Even when the operating frequency of the micro CPU is changed, the optimum setting value of the SDRAM can be easily reset without changing the type of SDRAM or the control circuit of the SDRAM.

【0026】更に、本発明の第三の手段によれば、上記
設定手段として画像形成装置内に備えたROM領域に設
定したので、マイクロCPUのプログラムが入っている
ROMの中に共有してSDRAMの設定値を入れること
ができ、特別にスイッチ類を設けることがなく、コスト
アップを伴うことなく簡単にSDRAMの設定値を設定
できる。
Further, according to the third means of the present invention, since the setting is done in the ROM area provided in the image forming apparatus, the SDRAM is shared in the ROM containing the program of the micro CPU. The setting value of the SDRAM can be entered, and the setting value of the SDRAM can be easily set without increasing the cost without providing special switches.

【0027】また、本発明の第四の手段によれば、上記
1、2、または、3の手段の画像形成装置において、S
DRAMに供給するクロック周波数が変更された場合で
あっても、自動的に一度設定した最適なタイミング条件
に一致する設定値に変更されるので、マイクロCPUの
動作周波数の変更に際して、SDRAMの種類の変更や
SDRAMの制御回路の変更をする必要がなく、しか
も、一度設定した最適な設定値を自動的に保ち、安定に
画像情報を処理する画像形成装置を提供することができ
る。
Further, according to the fourth means of the present invention, in the image forming apparatus of the above-mentioned 1, 2, or 3, S
Even when the clock frequency supplied to the DRAM is changed, the setting value is automatically changed to match the optimum timing condition once set. Therefore, when changing the operating frequency of the micro CPU, It is possible to provide an image forming apparatus that does not need to be changed or the control circuit of the SDRAM is changed, and that automatically maintains an optimum set value once set and stably processes image information.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す画像形成装置の要部のブ
ロック図である。
FIG. 1 is a block diagram of a main part of an image forming apparatus showing an embodiment of the present invention.

【図2】本発明の実施例を示す他の画像形成装置の要部
のブロック図である。
FIG. 2 is a block diagram of a main part of another image forming apparatus showing an embodiment of the present invention.

【図3】本発明の実施例で用いるSDRAMの主要動作
を示すタイミング図である。
FIG. 3 is a timing diagram showing a main operation of the SDRAM used in the embodiment of the present invention.

【図4】本発明の実施例で用いるSDRAMの主要動作
を示す他のタイミング図である。
FIG. 4 is another timing chart showing the main operation of the SDRAM used in the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1・・・画像記憶手段、2・・・設定手段、3・・・設
定制御手段、4・・・外部設定手段、5・・・設定値変
更手段、6・・・画像形成手段、7・・・ROM/RA
M、8・・・外部接続手段、9・・・制御手段、10・
・・画像形成装置、20・・・外部装置。
1 ... Image storage means, 2 ... Setting means, 3 ... Setting control means, 4 ... External setting means, 5 ... Set value changing means, 6 ... Image forming means, 7 ... ..ROM / RA
M, 8 ... External connection means, 9 ... Control means, 10 ...
..Image forming device, 20 ... External device.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 智樹 東京都大田区中馬込一丁目3番6号 株式 会社リコー内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tomoki Ishii 1-3-6 Nakamagome, Ota-ku, Tokyo Inside Ricoh Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 画像情報の記憶にSDRAMを用いる画
像形成装置において、画像情報を記憶するSDRAMを
備えた画像記憶手段と、上記画像記憶手段の読み書き時
にSDRAMが必要とする条件を設定する設定手段と、
上記画像記憶手段の読み書き時に上記設定手段に設定さ
れた内容に従って読み書きを制御する設定制御手段とを
備えたことを特徴とする画像形成装置。
1. An image forming apparatus using an SDRAM for storing image information, comprising: an image storage unit having an SDRAM for storing image information; and a setting unit for setting conditions required by the SDRAM when reading and writing the image storage unit. When,
An image forming apparatus comprising: a setting control unit that controls reading and writing according to the contents set in the setting unit when reading and writing the image storage unit.
【請求項2】 請求項1記載の画像形成装置において、
上記設定手段の設定値を外部から設定する外部設定手段
を備えたことを特徴とする画像形成装置。
2. The image forming apparatus according to claim 1,
An image forming apparatus comprising external setting means for setting the set value of the setting means from the outside.
【請求項3】 請求項1記載の画像形成装置において、
上記設定手段が、画像形成装置内に置かれたROMであ
ることを特徴とする画像形成装置。
3. The image forming apparatus according to claim 1,
An image forming apparatus, wherein the setting means is a ROM placed in the image forming apparatus.
【請求項4】 請求項1、請求項2、または、請求項3
記載の画像形成装置において、上記画像記憶手段のSD
RAMに供給するクロック周波数が変更された場合、上
記設定手段の設定値を、変更以前のクロック周波数との
比率に基づいて、以前の設定値に最も近いクロックに該
当するように設定値を変更する設定値変更手段を備えた
ことを特徴とする画像形成装置。
4. The claim 1, claim 2, or claim 3.
In the image forming apparatus described above, SD of the image storage means
When the clock frequency supplied to the RAM is changed, the set value of the setting means is changed based on the ratio with the clock frequency before the change so that the clock corresponds to the clock closest to the previous set value. An image forming apparatus comprising a set value changing unit.
JP12598495A 1995-04-26 1995-04-26 Image formation device Pending JPH08297606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12598495A JPH08297606A (en) 1995-04-26 1995-04-26 Image formation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12598495A JPH08297606A (en) 1995-04-26 1995-04-26 Image formation device

Publications (1)

Publication Number Publication Date
JPH08297606A true JPH08297606A (en) 1996-11-12

Family

ID=14923856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12598495A Pending JPH08297606A (en) 1995-04-26 1995-04-26 Image formation device

Country Status (1)

Country Link
JP (1) JPH08297606A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7437592B2 (en) 2002-10-18 2008-10-14 Sony Corporation Information processing device using variable operation frequency
JP2014026349A (en) * 2012-07-24 2014-02-06 Kyocera Document Solutions Inc Memory controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7437592B2 (en) 2002-10-18 2008-10-14 Sony Corporation Information processing device using variable operation frequency
US7793134B2 (en) 2002-10-18 2010-09-07 Sony Corporation Information processing apparatus working at variable operating frequency
JP2014026349A (en) * 2012-07-24 2014-02-06 Kyocera Document Solutions Inc Memory controller

Similar Documents

Publication Publication Date Title
US5751656A (en) Synchronous DRAM memory with asynchronous column decode
US5999481A (en) Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals
KR100233973B1 (en) Synchronous semiconductor memory device having internal circuitry enabled only when commands are applied in normal sequence
JPH11134243A (en) Controller for storage device and control method for storage device in data processing system
JP3225531B2 (en) Memory card
US6226724B1 (en) Memory controller and method for generating commands to a memory
JPH083956B2 (en) Semiconductor memory device
US5923829A (en) Memory system, memory control system and image processing system
JPH0877097A (en) Memory system
JPH08297606A (en) Image formation device
US5235694A (en) Multi i/o device system using temporary store of ram data when associated communicating i/o devices are operating at various clocking phases
JP2000029779A (en) Image processor
JPH07129462A (en) Memory controller
JP3317592B2 (en) Memory system and image forming system
JPH11134244A (en) Controller and control method for storage device
JPH0917176A (en) Cpu system
US6430647B1 (en) Data processing system for use in conjunction with a font card or the like
JP2001202777A (en) Control device for sdram
JP3389152B2 (en) DRAM control circuit
JPH06124230A (en) Dynamic ram access controller
JPH0561762A (en) Memory controller
JPH05282859A (en) Memory integrated circuit
JPH08101793A (en) Memory system
JP2002175215A (en) Memory controller, and system for processing information
JPH0784866A (en) Memory control circuit