JPH08293612A

JPH08293612A - 薄膜トランジスタの製造方法

Info

Publication number: JPH08293612A
Application number: JP12324395A
Authority: JP
Inventors: Hiroyasu Sadabetto; 裕康定別当
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-04-24
Filing date: 1995-04-24
Publication date: 1996-11-05
Anticipated expiration: 2019-03-22
Also published as: JP3508295B2

Abstract

(57)【要約】【目的】ＬＤＤ構造の薄膜トランジスタの不純物領域
を１回のイオン注入で形成できる薄膜トランジスタの製
造方法を提供する。【構成】自己整合的に形成した不純物注入制御用薄膜
１５の上に第２フォトレジスト１７を塗布し、総露光量
の大きい裏面露光を行ってゲート電極１２より幅の狭い
未露光部１７Ａを形成する。この後現像を行って、第２
フォトレジスト１７と不純物注入制御用薄膜１５とをマ
スクとしてイオン注入を行う。高不純物濃度領域１４Ａ
はゲート電極１２に自己整合的に形成でき、その内側に
低不純物濃度領域１４Ｂが接合して形成できる。このよ
うに、イオン注入工程が１回でよいため、製造工程を簡
略化することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、薄膜トランジスタの
製造方法に関し、さらに詳しくは、ＬＤＤ（Lightly Do
ped Drain）構造を持つ、逆スタガ型の薄膜トランジス
タの製造方法に関する。

【０００２】

【従来の技術】近年、アクティブマトリクス型ＬＣＤ
（ＡＭ−ＬＣＤ）の高精細化が益々進んでいる。これに
伴いＡＭ−ＬＣＤにスイッチング素子として用いられる
薄膜トランジスタ（ＴＦＴ）の微細化も進み、チャネル
長が短くなってくると、電界ことにドレイン近傍の電界
強度はきわめて大きくなる。高電界になるとチャネル移
動度μが低下すると共に、トランジスタの相互コンダク
タンスも低下する。また、このように高電界になると、
ドレイン近傍でインパクトイオン化（impact ionizatio
n）が起こり、電子−正孔対（ホットキャリヤ）が発生
し、しきい値電圧Ｖthの変動をはじめとするショートチ
ャネル効果をもたらし、デバイスの信頼性のうえで重大
な影響を及ぼす。この対策として、薄膜トランジスタに
ＬＤＤ（lightly doped drain）構造を採用し、ドレイ
ン近傍での電界強度を小さくすることが行われている。
ところで、ソース・ドレインの不純物濃度を高くしたい
場合には、ゲート電極に重ねて（半導体層のゲート電極
に対向する領域内に）ＬＤＤ領域（低不純物濃度領域）
を形成することが行われている。

【０００３】従来、このような構造の薄膜トランジスタ
の製造方法としては、図１３に示すような方法が知られ
ている。この方法は、まずガラス基板１の上にクロム
（Ｃｒ）などの導電性膜を成膜し、この導電性膜をパタ
ーニングしてゲート電極２を形成する。そして、ゲート
電極２およびガラス基板１の上にゲート絶縁膜３を堆積
させた後、このゲート絶縁膜３上に半導体薄膜４を堆積
させる。そして、図１３（Ａ）に示すように、ゲート電
極２の上方で、かつ半導体薄膜４の上にゲート電極２の
長さ（ゲート長）より短い長さの第１のレジスト５をフ
ォトリソグラフィー技術を用いてパターニングし、この
第１のレジスト５をマスクとして例えばリン（Ｐ）を低
濃度条件でイオン注入して半導体薄膜４に低不純物濃度
領域４Ａを形成する。

【０００４】次に、第１のレジスト５を剥離した後、半
導体薄膜４上に第２のレジスト６を塗布し、ガラス基板
１の裏面側からゲート電極２をマスクとして露光光を照
射して裏面露光を行う。その後、現像を行い、第２のレ
ジスト６を図１３（Ｂ）に示すようにゲート電極２に自
己整合的にパターン形成する。さらに、この第２のレジ
スト６をマスクとして、リン（Ｐ）を高濃度条件でイオ
ン注入して半導体薄膜４に高不純物濃度領域４Ｂを形成
する。このような方法を行うことにより、ゲート電極２
に対向する部分の半導体薄膜４に低不純物濃度領域４
Ａ、４Ａが形成されるとともに、これら低不純物濃度領
域４Ａのゲート長方向の外側に隣接するように高不純物
濃度領域（ソース・ドレイン領域）が形成され、ＬＤＤ
構造の薄膜トランジスタを形成することができる。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の薄膜トランジスタの製造方法においては、第
１のレジスト５を自己整合的にパターニングすることが
できないため、露光マスク（レチクル）を精度よく位置
合わせしないと、ゲート電極２との間にズレが生じると
いう問題がある。このようにズレが生じた場合、ゲート
長方向の低不純物濃度領域４Ａの長さが両側で著しく異
なったり、一方の低不純物濃度領域４Ａが消失するなど
の問題が起こる。この問題は、特に素子サイズが小さい
場合や基板が大面積の場合に顕著となる。また、従来の
製造方法では、裏面露光を行っても、イオン注入工程を
２回行う必要があるため工程が繁雑であった。

【０００６】この発明は、イオン注入工程が１回で確実
に低濃度不純物領域と高濃度不純物領域とからなるＬＤ
Ｄ構造の薄膜トランジスタの製造方法を提供すること
を、目的としている。

【０００７】

【課題を解決するための手段】請求項１記載の発明は、
光透過性を有する絶縁性基板の表面側にゲート電極を形
成する工程と、前記ゲート電極および前記絶縁性基板の
上に光透過性を有するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に光透過性を有する半導体薄膜を形
成する工程と、前記半導体薄膜上に光透過性を有する不
純物注入制御用薄膜を形成する工程と、前記不純物注入
制御用薄膜上にポジ型の第１フォトレジストを塗布し、
前記ゲート電極をマスクとして前記絶縁性基板の裏面側
から露光する第１の露光により前記第１のフォトレジス
トを前記ゲート電極と自己整合的にパターニングする工
程と、前記パターニングされた第１フォトレジストをマ
スクとして前記不純物注入制御用薄膜を自己整合的にパ
ターニングする工程と、パターニングされた前記不純物
注入制御用薄膜および前記半導体薄膜の上にポジ型の第
２フォトレジストを塗布し、前記ゲート電極をマスクと
して前記絶縁性基板の裏面側から、前記第１の露光よ
り、総露光量の大きい第２の露光を前記第２フォトレジ
ストに施し、前記第２フォトレジストのゲート長方向の
両側縁部が前記不純物注入制御用薄膜のゲート長方向の
両側縁部より所定寸法内側に位置するようにパターニン
グする工程と、前記不純物注入制御用薄膜および前記第
２フォトレジストをマスクとして用いて前記半導体薄膜
に不純物イオンを注入してソース・ドレイン領域および
低不純物濃度領域を形成する工程と、を備えたことを特
徴としている。

【０００８】請求項２記載の発明は、光透過性を有する
絶縁性基板の表面側にゲート電極を形成する工程と、前
記ゲート電極と前記絶縁性基板の上に光透過性を有する
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上
に光透過性を有する半導体薄膜を形成する工程と、前記
半導体薄膜の上に光透過性を有する不純物注入制御用薄
膜を形成する工程と、前記不純物注入制御用薄膜の上に
第１フォトレジストを塗布した後、第１の露光を行っ
て、前記第１フォトレジストのゲート長方向の両側縁部
が前記ゲート電極のゲート長方向の両側縁部より所定寸
法外側に位置するようにパターニングする工程と、前記
第１フォトレジストに自己整合的に前記不純物注入制御
用薄膜をパターニングする工程と、前記不純物注入制御
用薄膜および前記半導体薄膜の上にポジ型の第２フォト
レジストを塗布し、前記ゲート電極をマスクとして前記
絶縁性基板の裏面側から光を照射する第２の露光を行
い、前記第２フォトレジストを前記ゲート電極に自己整
合的にパターニングする工程と、前記第２フォトレジス
トおよび前記不純物注入制御用薄膜をマスクとして前記
半導体薄膜に不純物イオンを注入して、ソース・ドレイ
ン領域および低不純物濃度領域を形成する工程と、を備
えたことを特徴としている。

【０００９】請求項３記載の発明は、光透過性を有する
絶縁性基板の表面側にゲート電極を形成する工程と、前
記ゲート電極と前記絶縁性基板の上に光透過性を有する
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上
に光透過性を有する半導体薄膜を形成する工程と、前記
半導体薄膜の上に光透過性を有する不純物注入制御用薄
膜を形成する工程と、前記不純物注入制御用薄膜の上に
ポジ型の第１フォトレジストを塗布した後、前記絶縁性
基板の裏面側から第１の露光を行って、前記第１フォト
レジストのゲート長方向の両側縁部が前記ゲート電極の
ゲート長方向の両側縁部より所定寸法内側に位置するよ
うにパターニングする工程と、前記第１フォトレジスト
に自己整合的に前記不純物注入制御用薄膜をパターニン
グする工程と、前記不純物注入制御用薄膜および前記半
導体薄膜の上にポジ型の第２フォトレジストを塗布し、
前記ゲート電極をマスクとして前記絶縁性基板の裏面側
から第２の露光を行って、前記第２フォトレジストのゲ
ート長方向の両側縁部が前記不純物注入制御用薄膜のゲ
ート長方向の両側縁部より所定寸法内側に位置するよう
にパターニングする工程と、前記第２フォトレジストお
よび前記不純物注入制御用薄膜および前記半導体薄膜の
上に、所定膜厚のメタル薄膜を堆積させ、該メタル薄膜
の上からイオン注入を行って前記半導体薄膜に不純物イ
オンを注入して、ソース・ドレイン領域および低不純物
濃度領域を形成する工程と、を備えることを特徴として
いる。

【００１０】請求項４記載の発明は、前記メタル薄膜
は、クロム、タングステン、モリブデン、チタン、タン
タル、ニッケル、パラジウムから選択され、前記イオン
注入により前記不純物注入制御用薄膜の前記メタルとの
界面にシリサイドを形成することを特徴としている。

【００１１】

【作用】請求項１記載の発明においては、不純物注入制
御用薄膜がゲート電極に自己整合的に形成される。ま
た、第２フォトレジストは、この不純物注入制御用薄膜
より幅狭に（ゲート長方向の長さが短く）形成されると
共に、ゲート長方向の両側縁部は不純物注入制御用薄膜
のゲート長方向の両側縁部より所定寸法だけ内側に位置
するように形成される。このように第２フォトレジスト
が不純物注入制御用薄膜より幅狭に形成できるのは、第
２フォトレジストを露光する際の総露光量が第１フォト
レジストの総露光量より大きいためである。すなわち、
露光時に露光される部分近傍の、ゲート電極の影が投影
される部分では、第２フォトレジスト中の感光剤に光の
影響が及び光化学変化を起こし、この光化学変化を起こ
した部分は露光部分と同様に現像液に溶解するようにな
るためである。このように形成された不純物注入制御用
薄膜と第２フォトレジストとは、イオン注入のマスクと
しての作用を持つが、不純物注入制御用薄膜は不純物イ
オンを所定の割合で透過させることができるため、不純
物注入制御用薄膜に直接入射した不純物イオンは、下地
の半導体薄膜に低濃度で注入される。また、第２フォト
レジストに直接入射した不純物イオンは、完全にフォト
レジスト中でその入射が阻止される。一方、不純物注入
制御用薄膜および第２フォトレジストで覆われない部分
の半導体薄膜には、入射を阻止するものが存在しないた
め、高濃度で注入される。このようにして形成される薄
膜トランジスタは、１回のイオン注入により低不純物濃
度領域と高不純物濃度領域（ソース・ドレイン領域）と
が形成でき、低不純物濃度領域がゲート電極にゲート絶
縁膜を介して重なり合ったＬＤＤ構造を構成することが
できる。

【００１２】請求項２記載の発明においては、第１フォ
トレジストのゲート長方向の両側縁部がゲート電極のゲ
ート長方向の両側縁部より所定寸法外側に位置するよう
にパターニングされるため、これをマスクとして異方性
エッチングされる不純物注入制御用薄膜もゲート長方向
の両側縁部がゲート電極のゲート長方向の両側縁部より
所定寸法外側に位置するようにパターニングされる。ま
た、ポジ型の第２フォトレジストは、絶縁性基板の裏面
側から露光光が照射されてゲート電極に自己整合的にパ
ターニングされる。そして、この第２フォトレジストお
よび不純物注入制御用薄膜をマスクとして用いることに
より、１回のイオン注入でソース・ドレイン領域および
低不純物濃度領域を形成することが可能となる。

【００１３】請求項３記載の発明においては、総露光量
の大きい第１の露光により第１フォトレジストのゲート
長方向の両側縁部がゲート電極のゲート長方向の両側縁
部より所定寸法内側に位置するようにパターニングする
ことができる。また、第１フォトレジストをマスクとし
て異方性エッチングされる不純物注入制御用薄膜も同様
に、その両側縁部がゲート電極のゲート長方向両側縁部
より所定寸法内側に位置するように形成される。第２フ
ォトレジストの露光により、第２フォトレジストのゲー
ト長方向の両側縁部が不純物注入制御用薄膜のゲート長
方向の両側縁部より所定寸法内側に位置するようにパタ
ーニングすることができる。不純物注入制御用薄膜およ
び第２フォトレジストの上にメタル薄膜を堆積させた状
態で、ゲート電極のゲート長方向の両側縁部と、不純物
注入制御用薄膜の側壁に付着したメタル薄膜の表面と、
の位置が一致するように、メタル薄膜の膜厚を設定して
イオン注入を行えば、半導体薄膜にゲート電極の両側縁
部の位置を境にして外側にソース・ドレイン領域、その
内側に低不純物濃度領域を形成することが可能となる。
また、このメタル薄膜をクロム、タングステン、モリブ
デン、チタン、タンタル、ニッケル、パラジウムなどの
高融点金属からなるものとすれば、イオン注入時に注入
エネルギーにより、メタル薄膜と半導体薄膜との接触部
にシリサイド層を形成することが可能となり、このシリ
サイド層が、オーミック層とバリヤメタル層との機能を
同時に果すことができる。また、このメタル薄膜をパタ
ーニングすれば、ソース・ドレイン電極とすることも可
能となる。

【００１４】

【実施例】以下、この発明に係る薄膜トランジスタの製
造方法の詳細を図面に示す各実施例に基づいて説明す
る。（実施例１）図１〜図３は、請求項１記載の発明に係
る、逆スタガ型の薄膜トランジスタの製造方法の実施例
１を示す工程断面図である。本実施例では、図１（Ａ）
に示すようにガラスなどの光透過性を有する絶縁性基板
１１の表面上に、例えばクロム（Ｃｒ）膜を成膜し、こ
のクロム膜をフォトリソグラフィー技術およびエッチン
グ技術を用いて加工してゲート電極１２を形成する。そ
の後、全面にＳｉＯ₂でなるゲート絶縁膜１３をＣＶＤ
法を用いて堆積させる。そして、このゲート絶縁膜１３
の上に真性のアモルファスシリコンでなる半導体薄膜１
４を同じくＣＶＤ法によって堆積させる。さらに、半導
体薄膜１４上に窒化シリコンでなる不純物注入制御用薄
膜１５を同じくＣＶＤ法によって堆積させる。なお、ゲ
ート絶縁膜１３、半導体薄膜１４および不純物注入制御
用薄膜１５は、それぞれ光透過性を持つ。また、これら
の成膜に当たっては、例えばマルチチャンバシステムを
用いてイン・サイトで行うことができる。

【００１５】次に、図１（Ａ）に示すように、不純物注
入制御用薄膜１５の上に、ポジ型の第１フォトレジスト
１６を塗布した後、絶縁性基板１１の裏面側から通常の
条件（例えば、光源；水銀灯２００Ｗ、露光エネルギ
ー；２００ｍＪ／ｃｍ²）で第１の露光としての裏面
（背面）露光を行う。このとき、ゲート電極１２が露光
マスクとなり、このゲート電極１２に自己整合的に第１
フォトレジスト１６が露光される。なお、本実施例で
は、第１フォトレジスト１６には、例えばアルカリ可溶
性高分子化合物としてのフェノール樹脂に、感光剤とし
てｏ−ナフトキノンジアジドを用いたレジストを用いて
いる。このような裏面露光により、図１（Ａ）に示すよ
うに、第１フォトレジスト１６のゲート電極１２と対向
（対面）する部分は未露光部１６Ａとなり、ゲート電極
１２に対向しない部分は露光の光が到達して露光部１６
Ｂとなる。なお、この露光部１６Ｂでは、光化学反応に
よりｏ−ナフトキノンジアジドがインデンカルボン酸に
変化し、アルカリ水溶液（現像液）に溶けるようにな
る。その結果、現像を行うと、図１（Ｂ）に示すように
ゲート電極１２と同一平面サイズのパターンである第１
フォトレジスト（未露光部１６Ａ）１６が残る。

【００１６】次に、この第１フォトレジスト１６をマス
クとして、ＲＩＥ（反応性イオンエッチング）などの異
方性エッチングを行って、図２（Ａ）に示すように、不
純物注入制御用薄膜１５をパターニングする。その後、
第１フォトレジスト１６を剥離し、再度、同一種類の第
２フォトレジスト１７を塗布する。続いて、同図（Ａ）
に示すように、第２の露光としての裏面露光を行う。こ
の裏面露光の露光条件は、上記した第１の露光より総露
光量が大きい条件で行う。具体的には、例えば光源とし
て１６００Ｗの高圧水銀灯を用い、露光エネルギーを８
００ｍＪ／ｃｍ²、とする。なお、本実施例では、総露
光量を大きくするために、光源の出力と露光時間とを共
に増加させてもよく、光源の出力は単位時間の露光エネ
ルギーを同じにし、露光時間だけを長くしてもよいし、
また露光時間を同じにし単位時間当たりの露光エネルギ
ーを変えてもよい。図１２のグラフは、裏面露光におけ
る、露光エネルギーと、ゲート幅に対するフォトレジス
トのパターンの細り（後退）寸法との関係を示してい
る。このグラフから判るように、露光エネルギーが増加
するとそれに比例してフォトレジストのパターンの細り
が生じる。この関係を利用することにより、本実施例の
第１及び第２の露光を行うことができる。このような第
２の露光としての裏面露光を行うと、図２（Ａ）に示す
ように、未露光部１７Ａが第１の露光によるレジスト１
６Ａの幅、すなわちゲート電極１２よりもゲート長方向
の幅が狭く形成される。すなわち、この第２の露光で
は、総露光量が第１の露光より大きいため、第２フォト
レジスト１７における、ゲート電極１２の影になる部分
と影にならない部分との境界から所定寸法内側まで感光
剤が露光の光の影響を受け、露光部１７Ｂがゲート電極
１２の影のできる領域に進出した状態となる。この第２
フォトレジスト１７を現像すると、図２（Ｂ）に示すよ
うな形状に、第２フォトレジスト（未露光部１７Ａ）１
７が残る。

【００１７】次に、図２（Ｂ）に示すように、不純物注
入制御用薄膜１５および第２フォトレジスト１７（１７
Ａ）をマスクとして半導体薄膜１４へイオン注入を行
う。本実施例では、ｎ型の不純物であるリン（Ｐ）を高
濃度条件でイオン注入する。このイオン注入を行うと、
図２（Ｂ）に示すように、不純物注入制御用薄膜１５で
覆われずに露出する領域の半導体薄膜１４には直接リン
イオンが打ち込まれるため高不純物濃度領域１４Ａが形
成される。ここで、不純物注入制御用薄膜１５がゲート
電極１２に自己整合的に形成されているため、この高不
純物濃度領域１４Ａもゲート電極１２に自己整合的に形
成されることとなる。なお、ゲート電極１２の両側に形
成された高不純物濃度領域１４Ａは、ソース・ドレイン
領域となる。一方、不純物注入制御用薄膜１５のみに覆
われた部分の半導体薄膜１４には、不純物注入制御薄膜
１５があるために、入射イオンのすべてが到達せず、注
入不純物濃度は少なくなる。よって、この部分には上記
高不純物濃度領域１４Ａと接合する低不純物濃度領域１
４Ｂが形成される。この低不純物濃度領域１４Ｂは、Ｌ
ＤＤ領域となる。なお、不純物注入制御用薄膜１５の膜
厚を調整すれば、この低不純物濃度領域１４Ｂの不純物
濃度を適宜設定することができる。また、第２フォトレ
ジスト１７（１７Ａ）直下の半導体薄膜１４は、第２フ
ォトレジスト１７のブロッキング作用により、リンイオ
ンが一切到達できず真性半導体のままである。

【００１８】次に、第２フォトレジスト１７を剥離した
後、図３（Ａ）に示すようにクロム（Ｃｒ）薄膜１８を
スパッタ法により堆積させる。そして、非酸化性雰囲気
中でアニールを施して、クロムと下地シリコンとを反応
させてクロムシリサイド層１９を自己整合的に形成す
る。

【００１９】そして、図３（Ｂ）に示すように、フォト
リソグラフィー技術およびドライエッチング技術を用い
て素子分離（素子を島状に残すパターニング）を行う。
その後、クロム薄膜１８のみを選択的にウェットエッチ
ングを行って除去する。続いて、全面にＡｌ−Ｔｉ合金
膜を堆積させた後、フォトリソグラフィー技術およびＲ
ＩＥなどのドライエッチング技術を用いてＡｌ−Ｔｉ合
金膜を加工し、図３（Ｃ）に示すように、ソース・ドレ
イン電極２０を形成する。このようにして、高不純物濃
度領域１４Ａがゲート電極１２に自己整合的に形成さ
れ、低不純物濃度領域１４Ｂが高不純物濃度領域１４Ａ
の内側に接合する、ＬＤＤ構造の薄膜トランジスタの製
造が完了する。

【００２０】本実施例においては、半導体薄膜１４に高
不純物濃度領域１４Ａと低不純物濃度領域１４Ｂとを１
回のイオン注入により形成することができる。また、イ
オン注入のマスクとなる不純物注入制御用薄膜１５およ
び第２フォトレジスト１７のパターニングに際してはゲ
ート電極１２を露光マスクとする裏面露光が行えるた
め、別途、露光用マスク（レチクル、フォトマスクな
ど）を用いる必要がなく、パターニングを簡略化するこ
とができる。さらに、このような裏面露光に際して、第
１の露光と第２の露光との総露光量を変えるだけで、同
一マスク（ゲート電極１２）を利用してパターニングを
行うことができると共に、不純物注入制御用薄膜１５の
ゲート長方向の縁部と第２フォトレジスト１７（１７
Ａ）の縁部との距離を設定することができる。この距離
は、低不純物濃度領域１４Ｂのゲート長方向の長さに相
当する。第２の露光では、第２フォトレジスト１７の未
露光部１７Ａのゲート長方向の両側縁部を、不純物注入
制御用薄膜１５のゲート長方向の両側縁部から等しい距
離だけ内側に位置させることができるため、従来のよう
にマスクの位置合わせのズレによる低不純物濃度領域の
サイズや位置などが変動するという問題が発生する余地
がない。このように、本実施例では製造に際してアライ
メントの問題が回避できるため、微細な素子や基板が大
面積のものである場合でも確実にＬＤＤ構造を有する逆
スタガ型の薄膜トランジスタを形成することが可能とな
る。

【００２１】本実施例においては、第１の露光と第２の
露光との総露光量を、露光出力や露光時間をパラメータ
として異なるように設定した。しかし、不純物注入制御
用薄膜１５の両側縁部より所定距離だけ、第２フォトレ
ジスト１７の未露光部１７Ａのパターン縁部を後退させ
るためには、上記実施例１のように総露光量を変える方
法を採る他に、光の波がゲート電極１２の幾何学的な影
の部分に回り込むように、回折させる方法を採用するこ
とができる。具体的には、ゲート電極１２の大きさや形
状に応じて光の波長を変化させて回折の度合を調整すれ
ばよい。また、フォトレジスト中に光散乱を起こさせる
微細な粒子を混ぜその混合率を調整することにより、レ
ジストパターン幅を細くするようにしてもよい。本実施
例では、素子分離の後、半導体薄膜１４上のクロム薄膜
１８を除去したが、これに限らずシリサイド化後クロム
薄膜１８を除去し、この後素子分離を行ってもよい。

【００２２】（実施例２）図４〜図６は、実施例２の工
程断面図を示している。本実施例は、請求項３記載の発
明に係る、逆スタガ型薄膜トランジスタの製造方法の実
施例であり、平面的に見てゲート電極と低不純物濃度領
域とが重なり合わない、所謂オフセットＬＤＤ構造の薄
膜トランジスタの製造方法に関するものである。なお、
本実施例の説明に当たり、上記実施例１と同一部材には
同一の符号を付して説明を省略する。まず、本実施例で
は、図４（Ａ）に示すように、上記した実施例１と同様
な手法で、絶縁性基板１１上に、ゲート電極１２、ゲー
ト絶縁膜１３、半導体薄膜１４、不純物注入制御用薄膜
１５を形成する。そして、不純物注入制御用薄膜１５の
上に、ポジ型の第１フォトレジスト１６を塗布し、ゲー
ト電極１２の上方に当該ゲート電極１２よりゲート長方
向の長さの長い投影パターンを有するフォトマスク２１
を配置して第１の露光を行う。図中１６Ａは未露光部で
あり、１６Ｂは露光部である。未露光部１６Ａのゲート
長方向の両側縁部は、ゲート電極１２のゲート長方向の
両側縁部より所定寸法外側に位置するように設定されて
いる。なお、本実施例においては、第１フォトレジスト
がポジ型であるが、ネガ型のフォトレジストを用いるこ
ともできる。ネガ型のフォトレジストを用いる場合は、
フォトマスクの投影パターンは上記フォトマスク２１の
投影パターンと逆のパターンになる。

【００２３】次に、現像を行って、図４（Ｂ）に示すよ
うに第１フォトレジスト１６（未露光部１６Ａ）のパタ
ーン形成を行う。そして、この第１フォトレジスト１６
をマスクとして用いて不純物注入制御用薄膜１５を異方
性エッチングする。図５（Ａ）は、不純物注入制御用薄
膜１５を異方性エッチングした後、第１フォトレジスト
１６を剥離した状態を示している。その後、図５（Ｂ）
に示すように、全面にポジ型の第２フォトレジスト１７
を塗布し、通常の露光量の第２の露光を行う。この第２
の露光は、絶縁性基板１１の裏面（背面）側から露光光
を照射する、所謂裏面露光を行う。この露光により、図
５（Ｂ）に示すように、第２フォトレジスト１７は、ゲ
ート電極１２に自己整合的に露光され、ゲート電極１２
と対面する領域に形成される未露光部１７Ａが形成さ
れ、その両外側に露光部１７Ｂが形成される。

【００２４】その後、図６（Ａ）に示すように、現像を
行って、第２フォトレジスト１７（未露光部１７Ａ）を
パターン形成する。次に、第２フォトレジスト１７およ
び不純物注入制御用薄膜１５をマスクとして用いてリン
（Ｐ）を高濃度条件でイオン注入する。この結果、露出
した領域の半導体薄膜１４にはリンが高濃度条件で注入
され、高不純物濃度領域１４Ａが形成される。この高不
純物濃度領域１４Ａは、ゲート電極１２より幅の広い不
純物注入制御用薄膜１５のエッジ部より外側に形成され
るため当然ゲート電極１２よりゲート長方向外側に形成
される。また、第２フォトレジスト１７の直下の半導体
薄膜１４には、第２フォトレジスト１７のブロッキング
作用により、リンイオンは到達しないため、真性半導体
のままである。さらに、第２フォトレジスト１７で覆わ
れていない部分の不純物注入制御用薄膜１５の直下の半
導体薄膜１４には、照射イオンの幾分かが到達するため
低不純物濃度領域１４Ｂとなる。上記高不純物濃度領域
１４Ａは、ソース・ドレイン領域となり、上記低不純物
濃度領域１４ＢはＬＤＤ領域となる。なお、本実施例で
は、低不純物濃度領域１４Ｂが、ゲート電極１２と自己
整合的にパターニングされた第２フォトレジスト１７の
外側に形成される。すなわち、低不純物濃度領域１４Ｂ
は、ゲート電極１２の外側に形成される、所謂オフセッ
トＬＤＤ構造となる。

【００２５】次に、第２フォトレジスト１７を剥離した
後、上記した実施例１と同様の手法で高不純物濃度領域
１４Ａの表面にクロムシリサイド層１９の形成、素子分
離工程、ソース・ドレイン電極２０の形成工程などを行
うことにより、図６（Ｂ）に示すような薄膜トランジス
タの製造が完了する。

【００２６】本実施例においても、上記実施例１と同様
にソース・ドレイン領域となる高不純物濃度領域１４Ａ
とＬＤＤ領域となる低不純物濃度領域１４Ｂとの形成が
１回のイオン注入で可能となり、イオン注入工程を削減
できる。また、イオン注入用マスクの形成工程において
裏面露光を１回行っているため、従来に比較して露光用
マスクを１枚削減することができる。なお、図７は、本
実施例の製造方法を用いて形成した、所謂ダブルゲート
型のフォトセンサの断面図である。このフォトセンサを
製造するには、図６（Ｂ）に示す構造を形成した後に、
不純物注入制御用薄膜１５を例えばウェットエッチング
により除去し、次に、図７に示すように、例えば窒化シ
リコンでなる上部ゲート絶縁膜２２をＣＶＤ法により堆
積させた後、全面に例えばＩＴＯなどの透明な導電性膜
を形成し、この導電性膜をパターニングして上部ゲート
電極２３を形成する。このようにして形成されたフォト
センサは、光電変換半導体層となる真性半導体部分の両
側に低不純物濃度領域１４Ｂを備えているため、素子が
微細化されたときにゲート電極１２と半導体薄膜１４と
を備えて構成される（逆スタガ型）薄膜トランジスタに
ショートチャネル効果がもたらされるのを抑制する作用
がある。このため、センス電流を検出する際のしきい値
電圧Ｖthの変動を防止することが可能となる。

【００２７】（実施例３）図８〜図１１は、実施例３の
工程断面図を示している。本実施例は、請求項３記載の
発明に係る、逆スタガ型の薄膜トランジスタの製造方法
の実施例である。まず、本実施例においては、ガラスで
なる絶縁性基板３１上に例えばクロム（Ｃｒ）膜を成膜
し、このクロム膜をフォトリソグラフィー技術およびエ
ッチング技術を用いて加工してゲート電極３２を形成す
る。その後、全面に、例えばＳｉＯ₂でなるゲート絶縁
膜３３をＣＶＤ法を用いて堆積させる。そして、このゲ
ート絶縁膜３３の上に真性のアモルファスシリコンでな
る半導体薄膜３４を同じくＣＶＤ法によって堆積させ
る。さらに、半導体薄膜３４の上に例えば窒化シリコン
でなる不純物注入制御用薄膜１５を同じくＣＶＤ法によ
って堆積させる。その後、不純物注入制御用薄膜３５と
半導体薄膜３４を、フォトリソグラフィー技術および異
方性エッチング技術を用いて、島状に素子分離加工す
る。

【００２８】その後、図８（Ａ）に示すように、全面に
ポジ型の第１フォトレジスト３６を塗布した後、絶縁性
基板３１の裏面側から露光の光を照射させて第１の露光
を行う。なお、この第１の露光は、通常のセルフアライ
メント露光の総露光量よりも大きい条件で行う。具体的
には、例えば光源として１８００Ｗの高圧水銀灯を用
い、露光エネルギーを９００ｍＪ／ｃｍ²とする。ま
た、本実施例では、第１フォトレジスト１６には、例え
ばアルカリ可溶性高分子化合物としてのフェノール樹脂
に、感光剤としてｏ−ナフトキノンジアジドを用いたレ
ジストを用いている。第１の露光の結果、図８（Ａ）に
示すように、第１フォトレジスト３６には未露光部３６
Ａと露光部３６Ｂとが形成される。露光部３６Ｂは、ゲ
ート電極３２の幾何学的に影となる部分に所定距離Ｌ1
だけ進出した形状となる。そして、第１フォトレジスト
３６の現像を行うと、図８（Ｂ）に示すようなパターン
が形成される。この第１フォトレジスト３６のゲート長
方向の両側縁部は、当然ながらゲート電極３２のゲート
長方向の両側縁部より所定距離Ｌ1だけ内側に位置す
る。

【００２９】次に、図９（Ａ）に示すように、第１フォ
トレジスト３６をマスクとして用いて、不純物注入制御
用薄膜３５を異方性エッチングする。その結果、不純物
注入制御用薄膜３５のゲート長方向の両側縁部も、ゲー
ト電極３２のゲート長方向の両側縁部より所定距離Ｌ1
だけ内側に位置することとなる。

【００３０】そして、第１フォトレジスト３６を剥離し
た後、ポジ型の第２フォトレジスト３７を全面に塗布す
る。その後、絶縁性基板３１の裏面側から露光の光を照
射して第２の露光を行う。この第２の露光は、上記した
第１の露光より総露光量が大きい条件で行う。具体的に
は、例えば光源として１８００Ｗの高圧水銀灯を用い、
露光エネルギーを１０００ｍＪ／ｃｍ²とする。この結
果、第２フォトレジスト３７には未露光部３７Ａと露光
部３７Ｂとが形成される。この第２の露光では、第１の
露光より総露光量が大きいため、ゲート電極３２の幾何
学的に影となる部分のより内側の領域まで感光剤が影響
受け、未露光部３７Ａのゲート長方向の両側縁部はゲー
ト電極３２の両側縁部より所定距離Ｌ2（Ｌ2＞Ｌ1）だ
け内側に位置するようになる。第２フォトレジスト３７
を現像すると、図１０（Ａ）に示すように未露光部３７
Ａが残るパターンとなる。

【００３１】次に、図１０（Ｂ）に示すように、全面に
タングステン薄膜３８を例えばスパッタ法により、膜厚
がほぼ（Ｌ2−Ｌ1）となるように全面に堆積させる。こ
の結果、不純物注入制御用薄膜３５の側壁に付着したタ
ングステン薄膜３８の外側面は、基板平面で見るとゲー
ト電極３２のゲート長方向の縁部の位置と一致する。そ
の後、ｎ型の不純物であるリン（Ｐ）を半導体薄膜３４
へ、高エネルギー型のイオン注入装置を用いて高不純物
濃度条件で打ち込み、高不純物濃度領域３４Ａと低不純
物濃度領域３４Ｂとを形成する。高不純物濃度領域３４
Ａは、タングステン薄膜３８を通過したリンイオンが打
ち込まれてなり、タングステン薄膜３８の表面に入射し
たイオンの大部分が半導体薄膜３４中に打ち込まれるた
め、不純物濃度は高濃度となっている。そして、高不純
物濃度領域３４Ａとタングステン薄膜３８の界面には、
イオン注入エネルギーによってシリコン（Ｓｉ）とタン
グステン（Ｗ）とが反応を起こしてタングステンシリサ
イド層３９が形成される。また、低不純物濃度領域３４
Ｂは、平面的に見て、不純物注入制御用薄膜３５の側壁
に付着したタングステン薄膜３８の外側面と、第２フォ
トレジスト３７の側壁に付着したタングステン薄膜３８
の外側面と、の間の領域にほぼ対応する半導体薄膜３４
中に形成される。この低不純物濃度領域３４Ｂには、不
純物注入制御用薄膜３５とその側壁に沿って立ち上がる
タングステン薄膜３８を介してリンイオンが打ち込まれ
るため、半導体薄膜３４に到達できる注入イオンは少な
く低不純物濃度となる。また、この低不純物濃度領域３
４Ｂの上面にもタングステンシリサイド層３９Ａが形成
されるが、到達する注入イオンが少ないためシリサイド
化するためのエネルギーが小さく、厚さの極めて薄い層
となる。このように低不純物濃度領域３４Ｂ上のシリサ
イド層が薄いため、薄膜トランジスタの特性に悪影響を
与えることがない。さらに、第２フォトレジスト３７に
入射したリンイオンは、フォトレジストの注入阻止作用
により半導体薄膜３７には一切到達せず、半導体薄膜３
４は真性半導体のままである。本実施例では、１回のイ
オン注入工程で、ソース・ドレイン領域となる高不純物
濃度領域３４ＡとＬＤＤ領域となる低不純物濃度領域３
４Ｂとを一括して形成することができる。

【００３２】次に、図示しないがソース・ドレイン電極
となる部分のタングステン薄膜３８をフォトレジストで
覆い、エッチングを施すことにより、ソース・ドレイン
電極となる部分以外の未反応のタングステン薄膜３８を
除去し、図１１に示すようなソース・ドレイン電極３８
Ａを形成することができる。その後、第２フォトレジス
ト３７を剥離すれば、本実施例の薄膜トランジスタの製
造が終了する。なお、ソース・ドレイン電極３８Ａの形
成工程では、タングステン薄膜３８をエッチングした後
に、第２フォトレジスト３７を剥離したが、リフトオフ
法を用いて第２フォトレジスト３７を除去した後にエッ
チングを行ってもよい。このようにして形成された薄膜
トランジスタは、ゲート電極３２と低不純物濃度領域３
４Ｂとがゲート絶縁膜３３を介して重なり合う構造とな
り、所謂ゲートオーバーラップＬＤＤ構造となる。

【００３３】なお、本実施例においては、タングステン
薄膜３８をスパッタ法により堆積させたが、例えば窒化
チタン（ＴｉＮ）やチタンタングステン（ＴｉＷ）など
の密着層をスパッタ法により下地として堆積させた後
に、コールドウォータ型のＣＶＤ装置を用いて、六フッ
化タングステン（ＷＦ6）と水素（Ｈ2）をソースガスと
してブランケットＷ−ＣＶＤを行ってブランケットタン
グステン薄膜を形成してもよい。この場合、膜厚が均一
でステップカバレッヂの良好なタングステン膜を形成す
ることができる。また、本実施例ではタングステン薄膜
３８をソース・ドレイン電極３８Ａとしたが、シリサイ
ド化後タングステン薄膜３８を全て除去した後、ソース
・ドレイン電極となる金属を堆積、パターニングし、ソ
ース・ドレイン電極を形成してもよい。したがって、ソ
ース・ドレイン電極はＡｌ等の金属でも差し支えない。
以上、実施例１〜３について説明したが、この発明はこ
れらに限定されるものではなく、構成の要旨に付随する
各種の設計変更が可能である。例えば、上記各実施例に
おいては、ｎ型の薄膜トランジスタを製造するため半導
体薄膜にリンをイオン注入したが、この他同じ導電型の
ヒ素（Ａｓ）をイオン注入してもよい。また、ｐ型の薄
膜トランジスタを製造する場合であれば、不純物として
ボロン（Ｂ）をイオン注入してもよい。また、上記各実
施例では、シリサイド層を形成するためにクロム（Ｃ
ｒ）やタングステン（Ｗ）を用いたが、この他にモリブ
デン、チタン、タンタル、ニッケル、パラジウムなどを
用いてもよい。さらに、上記各実施例では半導体層とし
てアモルファスシリコンを用いたがポリシリコンを適用
してもよい。さらにまた、フォトレジストは露光手段等
の条件に応じて各種変更可能である。

【発明の効果】以上の説明から明らかなように、この発
明によれば、ソ−ス、ドレイン領域とＬＤＤ領域となる
低不純物濃度領域とを１回のイオン注入工程で同時に形
成できる効果を奏する。また、この発明によれば、イオ
ン注入用マスクを用いる必要がなくなり、またはイオン
注入用マスクを用いる回数を削減できるため、ＬＤＤ構
造を持つ薄膜トランジスタをの製造工程を簡略化するこ
とができるという効果がある。特に、請求項１または請
求項２記載の発明によれば、露光条件を変えるだけでパ
ターン幅を任意に設定できるため、パターンの位置ズレ
が発生することがなく、素子が微細化した場合や、基板
が大型化した場合に有利となる。さらに、請求項３記載
の発明によれば、イオン注入を行うことでオーミックコ
ンタクト層として機能するシリサイド層を同時に形成で
きるという効果がある。

【図面の簡単な説明】

【図１】（Ａ）および（Ｂ）はこの発明の実施例１の製
造工程を示す工程断面図。

【図２】（Ａ）および（Ｂ）はこの発明の実施例１の製
造工程を示す工程断面図。

【図３】（Ａ）〜（Ｃ）はこの発明の実施例１の製造工
程を示す工程断面図。

【図４】（Ａ）および（Ｂ）はこの発明の実施例２の製
造工程を示す工程断面図。

【図５】（Ａ）および（Ｂ）はこの発明の実施例２の製
造工程を示す工程断面図。

【図６】（Ａ）および（Ｂ）はこの発明の実施例２の製
造工程を示す工程断面図。

【図７】実施例２を用いて製造したフォトセンサの断面
図。

【図８】（Ａ）および（Ｂ）はこの発明の実施例３の製
造工程を示す工程断面図。

【図９】（Ａ）および（Ｂ）はこの発明の実施例３の製
造工程を示す工程断面図。

【図１０】（Ａ）および（Ｂ）はこの発明の実施例３の
製造工程を示す工程断面図。

【図１１】この発明の実施例３の製造工程を示す工程断
面図。

【図１２】裏面露光を行った場合の露光エネルギーとパ
ターン細りとの関係を示すグラフ。

【図１３】（Ａ）および（Ｂ）は従来の薄膜トランジス
タの製造工程を示す工程断面図。

【符号の説明】

１１絶縁性基板１２ゲート電極１４半導体薄膜１４Ａ高不純物濃度領域１４Ｂ低不純物濃度領域１５不純物注入制御用薄膜１６第１フォトレジスト１７第２フォトレジスト３８タングステン薄膜３９タングステンシリサイド層

Claims

【特許請求の範囲】

【請求項１】光透過性を有する絶縁性基板の表面側に
ゲート電極を形成する工程と、前記ゲート電極および前記絶縁性基板の上に光透過性を
有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に光透過性を有する半導体薄膜を形
成する工程と、前記半導体薄膜上に光透過性を有する不純物注入制御用
薄膜を形成する工程と、前記不純物注入制御用薄膜上にポジ型の第１フォトレジ
ストを塗布し、前記ゲート電極をマスクとして前記絶縁
性基板の裏面側から露光する第１の露光により前記第１
のフォトレジストを前記ゲート電極と自己整合的にパタ
ーニングする工程と、前記パターニングされた第１フォトレジストをマスクと
して前記不純物注入制御用薄膜を自己整合的にパターニ
ングする工程と、パターニングされた前記不純物注入制御用薄膜および前
記半導体薄膜の上にポジ型の第２フォトレジストを塗布
し、前記ゲート電極をマスクとして前記絶縁性基板の裏
面側から、前記第１の露光より、総露光量の大きい第２
の露光を前記第２フォトレジストに施し、前記第２フォ
トレジストのゲート長方向の両側縁部が前記不純物注入
制御用薄膜のゲート長方向の両側縁部より所定寸法内側
に位置するようにパターニングする工程と、前記不純物注入制御用薄膜および前記第２フォトレジス
トをマスクとして用いて前記半導体薄膜に不純物イオン
を注入してソース・ドレイン領域および低不純物濃度領
域を形成する工程と、を備えたことを特徴とする薄膜ト
ランジスタの製造方法。
【請求項２】光透過性を有する絶縁性基板の表面側に
ゲート電極を形成する工程と、前記ゲート電極と前記絶縁性基板の上に光透過性を有す
るゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に光透過性を有する半導体薄膜を
形成する工程と、前記半導体薄膜の上に光透過性を有する不純物注入制御
用薄膜を形成する工程と、前記不純物注入制御用薄膜の上に第１フォトレジストを
塗布した後、第１の露光を行って、前記第１フォトレジ
ストのゲート長方向の両側縁部が前記ゲート電極のゲー
ト長方向の両側縁部より所定寸法外側に位置するように
パターニングする工程と、前記第１フォトレジストに自己整合的に前記不純物注入
制御用薄膜をパターニングする工程と、前記不純物注入制御用薄膜および前記半導体薄膜の上に
ポジ型の第２フォトレジストを塗布し、前記ゲート電極
をマスクとして前記絶縁性基板の裏面側から光を照射す
る第２の露光を行い、前記第２フォトレジストを前記ゲ
ート電極に自己整合的にパターニングする工程と、前記第２フォトレジストおよび前記不純物注入制御用薄
膜をマスクとして前記半導体薄膜に不純物イオンを注入
して、ソース・ドレイン領域および低不純物濃度領域を
形成する工程と、を備えることを特徴とする薄膜トラン
ジスタの製造方法。
【請求項３】光透過性を有する絶縁性基板の表面側に
ゲート電極を形成する工程と、前記ゲート電極と前記絶縁性基板の上に光透過性を有す
るゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に光透過性を有する半導体薄膜を
形成する工程と、前記半導体薄膜の上に光透過性を有する不純物注入制御
用薄膜を形成する工程と、前記不純物注入制御用薄膜の上にポジ型の第１フォトレ
ジストを塗布した後、前記絶縁性基板の裏面側から第１
の露光を行って、前記第１フォトレジストのゲート長方
向の両側縁部が前記ゲート電極のゲート長方向の両側縁
部より所定寸法内側に位置するようにパターニングする
工程と、前記第１フォトレジストに自己整合的に前記不純物注入
制御用薄膜をパターニングする工程と、前記不純物注入制御用薄膜および前記半導体薄膜の上に
ポジ型の第２フォトレジストを塗布し、前記ゲート電極
をマスクとして前記絶縁性基板の裏面側から第２の露光
を行って、前記第２フォトレジストのゲート長方向の両
側縁部が前記不純物注入制御用薄膜のゲート長方向の両
側縁部より所定寸法内側に位置するようにパターニング
する工程と、前記第２フォトレジストおよび前記不純物注入制御用薄
膜および前記半導体薄膜の上に、所定膜厚のメタル薄膜
を堆積させ、該メタル薄膜の上からイオン注入を行って
前記半導体薄膜に不純物イオンを注入して、ソース・ド
レイン領域および低不純物濃度領域を形成する工程と、
を備えることを特徴とする薄膜トランジスタの製造方
法。
【請求項４】前記メタル薄膜は、クロム、タングステ
ン、モリブデン、チタン、タンタル、ニッケル、パラジ
ウムから選択され、前記イオン注入により前記不純物注
入制御用薄膜の前記メタルとの界面にシリサイドを形成
することを特徴とする請求項３記載の薄膜トランジスタ
の製造方法。