JPH08293508A - チップのボンディング方法 - Google Patents
チップのボンディング方法Info
- Publication number
- JPH08293508A JPH08293508A JP7099173A JP9917395A JPH08293508A JP H08293508 A JPH08293508 A JP H08293508A JP 7099173 A JP7099173 A JP 7099173A JP 9917395 A JP9917395 A JP 9917395A JP H08293508 A JPH08293508 A JP H08293508A
- Authority
- JP
- Japan
- Prior art keywords
- bond
- area
- chip
- bonds
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/3001—Structure
- H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
- H01L2224/3012—Layout
- H01L2224/3013—Square or rectangular array
- H01L2224/30134—Square or rectangular array covering only portions of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 チップをボンドにより基板にボンディングす
る際に、ボンドの内部にボイド(気泡)が生じるのを解
消・抑制できるチップのボンディング方法を提供するこ
とを目的とする。 【構成】 ボンド2がマトリクス状に多数個塗布される
基板1の上面を9個のエリアEに分割する。そしてエリ
アEとこのエリアEに隣接するエリアEのボンド2の間
隔Dを、エリアE内におけるボンド2とボンド2の間隔
Lよりも大きくする。チップ3をボンド2上に搭載して
軽く押しつけると、ボンド2は内部の空気を外部へ押し
出しながら拡がり、チップ3はボンディングされる。し
たがってボンド2の内部に空気が残存してボイドが生じ
るのを解消できる。
る際に、ボンドの内部にボイド(気泡)が生じるのを解
消・抑制できるチップのボンディング方法を提供するこ
とを目的とする。 【構成】 ボンド2がマトリクス状に多数個塗布される
基板1の上面を9個のエリアEに分割する。そしてエリ
アEとこのエリアEに隣接するエリアEのボンド2の間
隔Dを、エリアE内におけるボンド2とボンド2の間隔
Lよりも大きくする。チップ3をボンド2上に搭載して
軽く押しつけると、ボンド2は内部の空気を外部へ押し
出しながら拡がり、チップ3はボンディングされる。し
たがってボンド2の内部に空気が残存してボイドが生じ
るのを解消できる。
Description
【0001】
【産業上の利用分野】本発明は、チップをボンドにより
基板にボンディングするチップのボンディング方法に関
するものである。
基板にボンディングするチップのボンディング方法に関
するものである。
【0002】
【従来の技術】ウエハから切り出されたチップは、一般
にボンドによりリードフレームやプリント基板などの基
板にボンディングされる。以下に、従来のチップのボン
ディング方法について説明する。
にボンドによりリードフレームやプリント基板などの基
板にボンディングされる。以下に、従来のチップのボン
ディング方法について説明する。
【0003】図10、図11は従来のチップのボンディ
ング方法の説明図であって、図10は基板にボンドを塗
布した状態を、また図11はボンド上にチップをボンデ
ィングした状態を示している。また図10、図11で、
上図は下図のA−A断面図、下図は基板の平面図であ
る。
ング方法の説明図であって、図10は基板にボンドを塗
布した状態を、また図11はボンド上にチップをボンデ
ィングした状態を示している。また図10、図11で、
上図は下図のA−A断面図、下図は基板の平面図であ
る。
【0004】まず図10に示すように、基板1の上面の
チップ装着部Hの内側にボンド2をスポット的にマトリ
クス状に多数個塗布する。ボンド2はすべて等量塗布さ
れている。このボンド塗布は、転写ピンやディスペンサ
により行われる。
チップ装着部Hの内側にボンド2をスポット的にマトリ
クス状に多数個塗布する。ボンド2はすべて等量塗布さ
れている。このボンド塗布は、転写ピンやディスペンサ
により行われる。
【0005】図10に示すように基板1にボンド2を塗
布したならば、次に図11に示すようにボンド2上にチ
ップ3が搭載される。この場合、チップ3はボンド2に
軽く押し付けて搭載されるので、スポット的に塗布され
たボンド2は周囲に拡がる。したがって図10の下図に
示すボンド2よりも、図11の下図に示すボンド2の直
径は大きく拡がっている。なおチップ3は、ダイボンダ
などの自動実装装置により、ボンド2上に搭載される。
布したならば、次に図11に示すようにボンド2上にチ
ップ3が搭載される。この場合、チップ3はボンド2に
軽く押し付けて搭載されるので、スポット的に塗布され
たボンド2は周囲に拡がる。したがって図10の下図に
示すボンド2よりも、図11の下図に示すボンド2の直
径は大きく拡がっている。なおチップ3は、ダイボンダ
などの自動実装装置により、ボンド2上に搭載される。
【0006】
【発明が解決しようとする課題】図11において、黒く
塗り潰した部分はボイド(気泡)4である。ボイド4
は、図10から図11へ移行するときに、逃げ路を失っ
て内部に閉じ込められた空気である。ボイド4は、ボン
ド2によるチップ3のボンディング力を弱める。またこ
の基板1が電子機器に組み込まれて駆動する際には、チ
ップ3は内部抵抗により自己発熱するが、この発熱によ
りボイド4は熱膨張し、最悪の場合チップ3は破壊され
る。ところが図11に示すように従来のチップのボンデ
ィング方法では、基板1やチップ3に上記のような悪影
響をもたらすボイド4が多量に発生しやすいという問題
点があった。
塗り潰した部分はボイド(気泡)4である。ボイド4
は、図10から図11へ移行するときに、逃げ路を失っ
て内部に閉じ込められた空気である。ボイド4は、ボン
ド2によるチップ3のボンディング力を弱める。またこ
の基板1が電子機器に組み込まれて駆動する際には、チ
ップ3は内部抵抗により自己発熱するが、この発熱によ
りボイド4は熱膨張し、最悪の場合チップ3は破壊され
る。ところが図11に示すように従来のチップのボンデ
ィング方法では、基板1やチップ3に上記のような悪影
響をもたらすボイド4が多量に発生しやすいという問題
点があった。
【0007】したがって本発明は、ボイドの発生を解消
あるいは抑制できるチップのボンディング方法を提供す
ることを目的とする。
あるいは抑制できるチップのボンディング方法を提供す
ることを目的とする。
【0008】
【課題を解決するための手段】このために本発明は、ボ
ンドを基板の上面のチップ装着部にスポット的にマトリ
クス状に多数個塗布し、このボンド上にチップを搭載す
るチップのボンディング方法であって、チップ装着部を
複数個のエリアに分割し、エリアのボンドとこのエリア
に隣接するエリアのボンドの間隔を、エリア内における
ボンドとボンドの間隔よりも大きくするようにした。
ンドを基板の上面のチップ装着部にスポット的にマトリ
クス状に多数個塗布し、このボンド上にチップを搭載す
るチップのボンディング方法であって、チップ装着部を
複数個のエリアに分割し、エリアのボンドとこのエリア
に隣接するエリアのボンドの間隔を、エリア内における
ボンドとボンドの間隔よりも大きくするようにした。
【0009】
【作用】上記構成によれば、基板に塗布されたボンド上
にチップを搭載し、チップを軽く押さえつけると、エリ
アのボンドとこのエリアに隣接するエリアのボンドの間
隔を、エリア内におけるボンドとボンドの間隔よりも大
きくすることにより、エリアの内部の空気がエリアとエ
リアのボンドの間の間隔を通って外部へ脱出しやすく
し、ボイドの発生をより効果的に抑制できる。
にチップを搭載し、チップを軽く押さえつけると、エリ
アのボンドとこのエリアに隣接するエリアのボンドの間
隔を、エリア内におけるボンドとボンドの間隔よりも大
きくすることにより、エリアの内部の空気がエリアとエ
リアのボンドの間の間隔を通って外部へ脱出しやすく
し、ボイドの発生をより効果的に抑制できる。
【0010】
【実施例】次に本発明の実施例を図面を参照しながら説
明する。図1、図2、図3、図4は本発明の第一実施例
のチップのボンディング方法の説明図、図5は図1のQ
部分の部分拡大図である。図1〜図4は、ボンド塗布か
らチップのボンディング完了までの一連の流れを工程順
に示したものであって、図1〜図4において、上図は下
図のB−B断面図、下図はボンドが塗布された基板の平
面図である。
明する。図1、図2、図3、図4は本発明の第一実施例
のチップのボンディング方法の説明図、図5は図1のQ
部分の部分拡大図である。図1〜図4は、ボンド塗布か
らチップのボンディング完了までの一連の流れを工程順
に示したものであって、図1〜図4において、上図は下
図のB−B断面図、下図はボンドが塗布された基板の平
面図である。
【0011】次に、本発明の第一実施例のチップのボン
ディング方法を説明する。まず図1に示すように、基板
1の上面のチップ装着部Hの内側にボンド2をスポット
的にマトリクス状に多数個塗布する。このボンド2の塗
布パターンは次のとおりである。すなわち、チップ装着
部Hを複数個のエリアEに等分に分割する。本実施例で
は、タテ・ヨコ3個づつ、計9個のエリアEに分割して
いる。また各エリアEには、タテ・ヨコ3個づつ、計9
個のボンド2が塗布されるが、そのうち、図示するよう
に中央の1点のボンド2を増量し、その塗布量を他の8
個のボンド2の塗布量よりも多くしている。塗布量を増
量するための具体的手段については、後に、図6、図7
を参照して説明する。
ディング方法を説明する。まず図1に示すように、基板
1の上面のチップ装着部Hの内側にボンド2をスポット
的にマトリクス状に多数個塗布する。このボンド2の塗
布パターンは次のとおりである。すなわち、チップ装着
部Hを複数個のエリアEに等分に分割する。本実施例で
は、タテ・ヨコ3個づつ、計9個のエリアEに分割して
いる。また各エリアEには、タテ・ヨコ3個づつ、計9
個のボンド2が塗布されるが、そのうち、図示するよう
に中央の1点のボンド2を増量し、その塗布量を他の8
個のボンド2の塗布量よりも多くしている。塗布量を増
量するための具体的手段については、後に、図6、図7
を参照して説明する。
【0012】図5は、基板1に塗布されたボンド2の間
隔を示すものである。図示するように、エリアEのボン
ド2とこのエリアEの隣接するエリアEのボンド2の間
隔Dは、エリアE内におけるボンド2の間隔Lよりも大
きくしてある。その理由は後述する。
隔を示すものである。図示するように、エリアEのボン
ド2とこのエリアEの隣接するエリアEのボンド2の間
隔Dは、エリアE内におけるボンド2の間隔Lよりも大
きくしてある。その理由は後述する。
【0013】図1に示すようにボンド2を基板1に塗布
したならば、ボンド2上にダイボンダによりチップ3を
搭載する。図2は搭載直後の状態であって、チップ3が
搭載されたことにより、ボンド2はチップ3の下面に押
し潰されて拡がり始める。チップ3はボンド2に軽く押
しつけられるので、ボンド2は図3に示すように更に拡
がり、ついには図4に示すようにボンド2の拡がりは終
了してすべてのボンド2は一体化し、チップ3はボンド
2により基板1にしっかりボンディングされる。
したならば、ボンド2上にダイボンダによりチップ3を
搭載する。図2は搭載直後の状態であって、チップ3が
搭載されたことにより、ボンド2はチップ3の下面に押
し潰されて拡がり始める。チップ3はボンド2に軽く押
しつけられるので、ボンド2は図3に示すように更に拡
がり、ついには図4に示すようにボンド2の拡がりは終
了してすべてのボンド2は一体化し、チップ3はボンド
2により基板1にしっかりボンディングされる。
【0014】図2および図3において、破線矢印ロ、ハ
はボンド内部の空気の流れを示している。図2におい
て、ボンド2が拡がり始めることにより、空気は上記間
隔L,Dを通って外部へ押し出される。図5は、空気の
流れを詳細に示している。すなわちこの場合、エリアE
において、中央のボンド2の塗布量を多くしているの
で、このボンド2は大きく拡がる。したがって図5にお
いて破線矢印イで示すようにエリアE内の空気は間隔L
を通って間隔Dへ押し出され、また破線矢印ロで示すよ
うに直接外部へ押し出される。また破線矢印ハで示すよ
うに間隔Dの空気は外部へ押し出される。
はボンド内部の空気の流れを示している。図2におい
て、ボンド2が拡がり始めることにより、空気は上記間
隔L,Dを通って外部へ押し出される。図5は、空気の
流れを詳細に示している。すなわちこの場合、エリアE
において、中央のボンド2の塗布量を多くしているの
で、このボンド2は大きく拡がる。したがって図5にお
いて破線矢印イで示すようにエリアE内の空気は間隔L
を通って間隔Dへ押し出され、また破線矢印ロで示すよ
うに直接外部へ押し出される。また破線矢印ハで示すよ
うに間隔Dの空気は外部へ押し出される。
【0015】このようにして図3に示すように、各エリ
アE内のボンド2は完全に一体化するが、上述のように
エリアE内の空気は押し出されたことにより、エリアE
内にはボイドを生じない。また図3において、エリアE
内のボンド2は更に押し潰されるが、このとき、内部の
空気は破線矢印ハで示すように間隔Dを通って外部へ押
し出され、図4に示すように各エリアEのボンド2同士
は一体化する。図4に示すように、各エリアEの接合角
部には、脱出できなかった空気が溜って少量のボイド4
になるが、この程度の量のボイド4であれば、上述した
ような悪影響を及ぼすことはない。
アE内のボンド2は完全に一体化するが、上述のように
エリアE内の空気は押し出されたことにより、エリアE
内にはボイドを生じない。また図3において、エリアE
内のボンド2は更に押し潰されるが、このとき、内部の
空気は破線矢印ハで示すように間隔Dを通って外部へ押
し出され、図4に示すように各エリアEのボンド2同士
は一体化する。図4に示すように、各エリアEの接合角
部には、脱出できなかった空気が溜って少量のボイド4
になるが、この程度の量のボイド4であれば、上述した
ような悪影響を及ぼすことはない。
【0016】以上のように上記間隔D,Lの大きさを設
定したことにより、エリアE内の空気を間隔Lから脱出
させることができ、さらにこの間隔Lが塞がってエリア
E内のボンド2が一体化した後においては、エリアEと
エリアEの間に残存する空気は、間隔Lよりも幅広であ
るが故に、間隔Lが消滅した後もしばらく残存する間隔
Dから外部へ脱出できる。よって内部に生じるボイド4
の量を極力少なくすることができる。
定したことにより、エリアE内の空気を間隔Lから脱出
させることができ、さらにこの間隔Lが塞がってエリア
E内のボンド2が一体化した後においては、エリアEと
エリアEの間に残存する空気は、間隔Lよりも幅広であ
るが故に、間隔Lが消滅した後もしばらく残存する間隔
Dから外部へ脱出できる。よって内部に生じるボイド4
の量を極力少なくすることができる。
【0017】次に、基板にスポット的に塗布するボンド
の量を加減するための方法について説明する。図6は本
発明の第一実施例のチップのボンディング装置の説明図
である。10はシャフトであり、その下端部に転写ヘッ
ド11が着脱自在に装着されている。転写ヘッド11
は、エリアE毎にボンドを塗布するものであって、ブロ
ック12の下面に複数本の転写ピン13,14を突設し
て形成されている。転写ピン13,14の配列は、タテ
・ヨコ各3本であって、中央の転写ピン14の断面積
(転写ピンが円柱の場合はその直径)は大きく、他の転
写ピン13の断面積は小さくしてある。
の量を加減するための方法について説明する。図6は本
発明の第一実施例のチップのボンディング装置の説明図
である。10はシャフトであり、その下端部に転写ヘッ
ド11が着脱自在に装着されている。転写ヘッド11
は、エリアE毎にボンドを塗布するものであって、ブロ
ック12の下面に複数本の転写ピン13,14を突設し
て形成されている。転写ピン13,14の配列は、タテ
・ヨコ各3本であって、中央の転写ピン14の断面積
(転写ピンが円柱の場合はその直径)は大きく、他の転
写ピン13の断面積は小さくしてある。
【0018】ボンド皿15にボンド2が貯溜されてお
り、転写ヘッド11をボンド皿15の情報で上下動作を
させることにより、転写ピン13,14の下面にボンド
2を付着させ、次に転写ヘッド11を基板1の上方へ移
動させ(矢印a参照)、そこで上下動作を行わせること
により、転写ピン13,14の下面に付着するボンド2
を基板1に転写する。以上の動作を9回繰り返すことに
より、9個のエリアEにボンド2を塗布する。その後、
ダイボンダのコレット16に真空吸着されたチップ3
を、ボンド2上に搭載してボンディングする(矢印b参
照)。
り、転写ヘッド11をボンド皿15の情報で上下動作を
させることにより、転写ピン13,14の下面にボンド
2を付着させ、次に転写ヘッド11を基板1の上方へ移
動させ(矢印a参照)、そこで上下動作を行わせること
により、転写ピン13,14の下面に付着するボンド2
を基板1に転写する。以上の動作を9回繰り返すことに
より、9個のエリアEにボンド2を塗布する。その後、
ダイボンダのコレット16に真空吸着されたチップ3
を、ボンド2上に搭載してボンディングする(矢印b参
照)。
【0019】図7はチップのボンディング装置の他の実
施例の説明図である。21は、ボンド塗布ヘッドであ
り、ボンドを収納したシリンジ22とこのシリンジ22
の下部に装着されたボンド吐出ノズル23より構成され
ている。ボンド吐出ノズル23には、中空のニードル2
4,25が3×3のマトリクス状に合計9本立設されて
いる。このうち中央のニードル25は、周辺のニードル
24よりもその内径が大きくなっており、その分ニード
ル24よりも多量のボンドを塗布するようになってい
る。この塗布ヘッド21は基板1に対して相対的に水平
及び上下方向へ移動可能になっており、矢印aのように
移動して各エリアE(図1参照)毎にボンド2を塗布す
る。その後、ダイボンダのコレット16に真空吸着され
たチップ3をボンド2上に搭載してボンディングする
(矢印b参照)。
施例の説明図である。21は、ボンド塗布ヘッドであ
り、ボンドを収納したシリンジ22とこのシリンジ22
の下部に装着されたボンド吐出ノズル23より構成され
ている。ボンド吐出ノズル23には、中空のニードル2
4,25が3×3のマトリクス状に合計9本立設されて
いる。このうち中央のニードル25は、周辺のニードル
24よりもその内径が大きくなっており、その分ニード
ル24よりも多量のボンドを塗布するようになってい
る。この塗布ヘッド21は基板1に対して相対的に水平
及び上下方向へ移動可能になっており、矢印aのように
移動して各エリアE(図1参照)毎にボンド2を塗布す
る。その後、ダイボンダのコレット16に真空吸着され
たチップ3をボンド2上に搭載してボンディングする
(矢印b参照)。
【0020】次に図8は本発明の第二実施例のチップの
ボンディング方法の説明図である。チップ装着部Hは3
×3の9つのエリアEに均等に分割されており、各エリ
ア内には、マトリクス状に複数個のボンド2a,2bが
塗布されている。ボンド2aは、エリアE内に2×2の
マトリクス状に塗布されており、エリアEの中央には、
ボンド2aよりも量が少ないボンド2bが塗布されてい
る。エリアE内のボンド2aとボンド2aの間隔Lは、
このエリアEに隣接するエリアEのボンド2aとの間隔
Dよりも小さくなっている。このようにチップ装着部H
に塗布されたボンド2a,2b上にチップを搭載して加
圧すると各エリアEのボンド2aが先につぶれて押し広
げられる。通常エリアE内の4個のボンド2aに囲まれ
た空間はボイドが発生しやすい場所であるがこの空間に
はボンド2bが塗布されているのでボイドが発生しな
い。さらにチップを加圧していくとボンド2bも押し広
げられてエリアE内にボンド2a,2bが広がり、この
エリアE内の空気はエリアEの境界へ押し出され、この
境界を通って外部へ押し出される。
ボンディング方法の説明図である。チップ装着部Hは3
×3の9つのエリアEに均等に分割されており、各エリ
ア内には、マトリクス状に複数個のボンド2a,2bが
塗布されている。ボンド2aは、エリアE内に2×2の
マトリクス状に塗布されており、エリアEの中央には、
ボンド2aよりも量が少ないボンド2bが塗布されてい
る。エリアE内のボンド2aとボンド2aの間隔Lは、
このエリアEに隣接するエリアEのボンド2aとの間隔
Dよりも小さくなっている。このようにチップ装着部H
に塗布されたボンド2a,2b上にチップを搭載して加
圧すると各エリアEのボンド2aが先につぶれて押し広
げられる。通常エリアE内の4個のボンド2aに囲まれ
た空間はボイドが発生しやすい場所であるがこの空間に
はボンド2bが塗布されているのでボイドが発生しな
い。さらにチップを加圧していくとボンド2bも押し広
げられてエリアE内にボンド2a,2bが広がり、この
エリアE内の空気はエリアEの境界へ押し出され、この
境界を通って外部へ押し出される。
【0021】図9は本発明の第三実施例のチップのボン
ディング方法の説明図である。チップ装着部Hは、3×
3の9つのエリアに分割されており、しかもサイズが異
なる3種類のエリアE1,E2,E3に分割されてい
る。ボンド2の塗布パターンは、エリアE1,E2,E
3毎に異なっており、ボイドが発生しにくいようなパタ
ーンになっている。
ディング方法の説明図である。チップ装着部Hは、3×
3の9つのエリアに分割されており、しかもサイズが異
なる3種類のエリアE1,E2,E3に分割されてい
る。ボンド2の塗布パターンは、エリアE1,E2,E
3毎に異なっており、ボイドが発生しにくいようなパタ
ーンになっている。
【0022】第三実施例の場合も各エリア内のボンド2
の間隔L1,L2,L3は隣接するエリアのボンド2の
間隔Dよりも小さくなっているのでボンド2上にチップ
を搭載して加圧すると、エリアE1,E2,E3内の空
気が先に押し出されてエリアの境界上の間隔Dを通って
外部へ押し出される。これによりボイドの数が少ないチ
ップのボンディングができる。
の間隔L1,L2,L3は隣接するエリアのボンド2の
間隔Dよりも小さくなっているのでボンド2上にチップ
を搭載して加圧すると、エリアE1,E2,E3内の空
気が先に押し出されてエリアの境界上の間隔Dを通って
外部へ押し出される。これによりボイドの数が少ないチ
ップのボンディングができる。
【0023】
【発明の効果】以上説明したように本発明によれば、チ
ップ基板にボンディングするボンドの内部にボンドが発
生するのを抑制・解消し、チップを良好にボンディング
することができる。
ップ基板にボンディングするボンドの内部にボンドが発
生するのを抑制・解消し、チップを良好にボンディング
することができる。
【0024】またエリアのボンドとこのエリアに隣接す
るエリアのボンドの間隔を、エリア内におけるボンドと
ボンドの間隔よりも大きくすることにより、多数個のボ
ンドの間に残存する空気を、スムーズに外部へ押し出し
ながら、チップをボンディングすることができる。
るエリアのボンドの間隔を、エリア内におけるボンドと
ボンドの間隔よりも大きくすることにより、多数個のボ
ンドの間に残存する空気を、スムーズに外部へ押し出し
ながら、チップをボンディングすることができる。
【図1】本発明の第一実施例のチップのボンディング方
法の説明図
法の説明図
【図2】本発明の第一実施例のチップのボンディング方
法の説明図
法の説明図
【図3】本発明の第一実施例のチップのボンディング方
法の説明図
法の説明図
【図4】本発明の第一実施例のチップのボンディング方
法の説明図
法の説明図
【図5】本発明の第一実施例のチップのボンディング部
分の部分拡大図
分の部分拡大図
【図6】本発明の第一実施例のチップのボンディング装
置の説明図
置の説明図
【図7】チップのボンディング装置の他の実施例の説明
図
図
【図8】本発明の第二実施例のチップのボンディング方
法の説明図
法の説明図
【図9】本発明の第三実施例のチップのボンディング方
法の説明図
法の説明図
【図10】従来のチップのボンディング方法の説明図
【図11】従来のチップのボンディング方法の説明図
1 基板 2 ボンド 3 チップ 4 ボイド 11 転写ヘッド 13,14 転写ピン 21 ボンド塗布ヘッド 24,25 ニードル E エリア D 間隔 L 間隔
Claims (1)
- 【請求項1】ボンドを基板の上面のチップ装着部にスポ
ット的にマトリクス状に多数個塗布し、このボンド上に
チップを搭載するチップのボンディング方法であって、
前記チップ装着部を複数個のエリアに分割し、エリアの
ボンドとこのエリアに隣接するエリアのボンドの間隔
を、エリア内におけるボンドとボンドの間隔よりも大き
くすることを特徴とするチップのボンディング方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7099173A JP3052776B2 (ja) | 1995-04-25 | 1995-04-25 | チップのボンディング方法 |
US08/631,123 US5749510A (en) | 1995-04-25 | 1996-04-12 | Semiconductor chip bonding method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7099173A JP3052776B2 (ja) | 1995-04-25 | 1995-04-25 | チップのボンディング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08293508A true JPH08293508A (ja) | 1996-11-05 |
JP3052776B2 JP3052776B2 (ja) | 2000-06-19 |
Family
ID=14240268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7099173A Expired - Fee Related JP3052776B2 (ja) | 1995-04-25 | 1995-04-25 | チップのボンディング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5749510A (ja) |
JP (1) | JP3052776B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019046840A (ja) * | 2017-08-30 | 2019-03-22 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
JP2020044480A (ja) * | 2018-09-18 | 2020-03-26 | 日立化成株式会社 | 部材接続方法及び接続体 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3005502B2 (ja) * | 1997-07-22 | 2000-01-31 | 山形日本電気株式会社 | ダイボンディング装置 |
US6284568B1 (en) * | 1998-07-31 | 2001-09-04 | Kabushiki Kaisha Toshiba | Method and system for producing semiconductor device |
KR100687508B1 (ko) * | 2000-03-13 | 2007-02-27 | 데이진 가부시키가이샤 | 방향족 폴리아미드 필름 |
US20030073471A1 (en) * | 2001-10-17 | 2003-04-17 | Advantage Partners Llc | Method and system for providing an environment for the delivery of interactive gaming services |
US8597116B2 (en) * | 2002-03-12 | 2013-12-03 | Igt | Virtual player tracking and related services |
TW555152U (en) * | 2002-12-13 | 2003-09-21 | Advanced Semiconductor Eng | Structure of flip chip package with area bump |
DE102004037610B3 (de) * | 2004-08-03 | 2006-03-16 | Infineon Technologies Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
US10803694B2 (en) | 2004-09-16 | 2020-10-13 | Sg Gaming, Inc. | Player gaming console, gaming machine, networked gaming system |
US7183140B2 (en) * | 2004-11-08 | 2007-02-27 | Intel Corporation | Injection molded metal bonding tray for integrated circuit device fabrication |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5523260A (en) * | 1993-08-02 | 1996-06-04 | Motorola, Inc. | Method for heatsinking a controlled collapse chip connection device |
US5620927A (en) * | 1995-05-25 | 1997-04-15 | National Semiconductor Corporation | Solder ball attachment machine for semiconductor packages |
-
1995
- 1995-04-25 JP JP7099173A patent/JP3052776B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-12 US US08/631,123 patent/US5749510A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019046840A (ja) * | 2017-08-30 | 2019-03-22 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
JP2020044480A (ja) * | 2018-09-18 | 2020-03-26 | 日立化成株式会社 | 部材接続方法及び接続体 |
Also Published As
Publication number | Publication date |
---|---|
US5749510A (en) | 1998-05-12 |
JP3052776B2 (ja) | 2000-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8501543B1 (en) | Direct-write wafer level chip scale package | |
US5832600A (en) | Method of mounting electronic parts | |
US7723210B2 (en) | Direct-write wafer level chip scale package | |
US6699782B2 (en) | Method of fabricating a wafer level package | |
JPH08293508A (ja) | チップのボンディング方法 | |
KR950004464A (ko) | 칩 범프의 제조방법 | |
US20050253261A1 (en) | Electronic device package structures | |
US20110023293A1 (en) | Thin foil semiconductor package | |
US7163846B2 (en) | Method for manufacturing circuit devices | |
JP2008078335A (ja) | 半導体装置及び、半導体装置の製造方法 | |
JPH0322437A (ja) | 半導体装置の製造方法 | |
JP2004127974A (ja) | Cofテープキャリア、半導体素子、半導体装置 | |
US6306682B1 (en) | Method of fabricating a ball grid array integrated circuit package having an encapsulating body | |
US8101470B2 (en) | Foil based semiconductor package | |
CN113594051A (zh) | 半导体封装方法 | |
JP3833136B2 (ja) | 半導体構造およびボンディング方法 | |
CN101026107A (zh) | 晶圆级封装的凸块制造方法 | |
JPH08241899A (ja) | チップのボンディング方法 | |
JPH08162604A (ja) | マルチチップモジュールの製造方法 | |
JP3185673B2 (ja) | チップ封止用樹脂の塗布方法 | |
JP2005057280A (ja) | 高信頼性チップスケールパッケージ | |
JP2000299336A (ja) | 印刷マスクおよびそれを用いて製造された半導体装置 | |
JP4397748B2 (ja) | 半導体装置の製造方法 | |
JP2003178948A (ja) | フォトレジスト膜形成方法 | |
JPH10270484A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080407 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |