JPH08288758A - 増幅回路、及び半導体集積回路 - Google Patents
増幅回路、及び半導体集積回路Info
- Publication number
- JPH08288758A JPH08288758A JP7116340A JP11634095A JPH08288758A JP H08288758 A JPH08288758 A JP H08288758A JP 7116340 A JP7116340 A JP 7116340A JP 11634095 A JP11634095 A JP 11634095A JP H08288758 A JPH08288758 A JP H08288758A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- driving
- amplifier circuit
- current flowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、増幅回路の消費電力の低減
を図ることにある。 【構成】 駆動用トランジスタＭ９に流れる電流をモニ
タするための電流モニタ用のトランジスタＭ１１と、こ
のトランジスタＭ１１のモニタ結果に基づいて、アナロ
グ信号のレベル変動にかかわらず駆動用トランジスタＭ
９に流れる電流が一定になるように、電流源用トランジ
スタＭ１０を制御するためのバイアス回路１２とを設
け、駆動用トランジスタＭ９に流れる定常電流の減少に
より、消費電力の低減を図る。
を図ることにある。 【構成】 駆動用トランジスタＭ９に流れる電流をモニ
タするための電流モニタ用のトランジスタＭ１１と、こ
のトランジスタＭ１１のモニタ結果に基づいて、アナロ
グ信号のレベル変動にかかわらず駆動用トランジスタＭ
９に流れる電流が一定になるように、電流源用トランジ
スタＭ１０を制御するためのバイアス回路１２とを設
け、駆動用トランジスタＭ９に流れる定常電流の減少に
より、消費電力の低減を図る。
Description
【０００１】
【産業上の利用分野】本発明は、増幅回路、さらにはそ
れの低消費電力化技術に関し、例えば電池を電源とする
電子機器に適用して有効な技術に関する。
れの低消費電力化技術に関し、例えば電池を電源とする
電子機器に適用して有効な技術に関する。
【０００２】
【従来の技術】近年、電池を電源とする電子機器とし
て、携帯電話などの無線通信システムが挙げられる。こ
の無線通信システムは、マイクロホンと、スピーカに接
続され音声信号と電気信号との間の変換及びアナログ信
号とディジタル信号との間の変換を行う音声コーデック
と、時分割処理や誤り訂正の符号の生成及びチェック、
及び送受信フレームの組立て及び解析等を行うためのチ
ャネルコーデック回路と、送受信信号の変調、及び復調
を行うためのモデム（変復調回路）などを含んで成る。
音声コーデック、チャネルコーデック回路、モデムなど
は、それぞれ通信用ＬＳＩとして一つの半導体基板に形
成されたものが適用されている。
て、携帯電話などの無線通信システムが挙げられる。こ
の無線通信システムは、マイクロホンと、スピーカに接
続され音声信号と電気信号との間の変換及びアナログ信
号とディジタル信号との間の変換を行う音声コーデック
と、時分割処理や誤り訂正の符号の生成及びチェック、
及び送受信フレームの組立て及び解析等を行うためのチ
ャネルコーデック回路と、送受信信号の変調、及び復調
を行うためのモデム（変復調回路）などを含んで成る。
音声コーデック、チャネルコーデック回路、モデムなど
は、それぞれ通信用ＬＳＩとして一つの半導体基板に形
成されたものが適用されている。
【０００３】そのような無線通信システムの小型化のた
めには、それに電源として内蔵される電池は可能な限り
小さいほうが良い。内蔵の小型電池で無線通信システム
を長時間利用できるようにするためには、ＬＳＩの低電
圧・低消費電力化が極めて重要となる。
めには、それに電源として内蔵される電池は可能な限り
小さいほうが良い。内蔵の小型電池で無線通信システム
を長時間利用できるようにするためには、ＬＳＩの低電
圧・低消費電力化が極めて重要となる。
【０００４】尚、コーデックＬＳＩなどの通信用プロセ
ッサについて記載された文献の例としては、昭和５９年
１１月３０日に株式会社オーム社から発行された「ＬＳ
Ｉハンドブック（第５７４頁〜）」がある。
ッサについて記載された文献の例としては、昭和５９年
１１月３０日に株式会社オーム社から発行された「ＬＳ
Ｉハンドブック（第５７４頁〜）」がある。
【０００５】
【発明が解決しようとする課題】通信用ＬＳＩに含まれ
るアナログ回路の多くは、負荷を駆動するための出力バ
ッファに多くの消費電力を費やしている。出力バッファ
は、差動増幅段、及び出力段から構成され、負荷の抵抗
が小さい場合は直流利得を保つため、出力段にソースフ
ォロワ段が付加される。このソースフォロワ段として定
電流回路を用いた構成では、負荷の抵抗が小さく、且
つ、負荷容量が大きい場合において、出力レベル変動に
よる負荷電流の変動が大きいと、ソースフォロワに流れ
る電流の変動も大きくなる。電流が減った状態での回路
の安定化、低歪化を図るためには定常電流を多く流す必
要があり、そうすると、消費電力が非常に大きくなる。
るアナログ回路の多くは、負荷を駆動するための出力バ
ッファに多くの消費電力を費やしている。出力バッファ
は、差動増幅段、及び出力段から構成され、負荷の抵抗
が小さい場合は直流利得を保つため、出力段にソースフ
ォロワ段が付加される。このソースフォロワ段として定
電流回路を用いた構成では、負荷の抵抗が小さく、且
つ、負荷容量が大きい場合において、出力レベル変動に
よる負荷電流の変動が大きいと、ソースフォロワに流れ
る電流の変動も大きくなる。電流が減った状態での回路
の安定化、低歪化を図るためには定常電流を多く流す必
要があり、そうすると、消費電力が非常に大きくなる。
【０００６】一方、低電圧化するためにはソースフォロ
ワ用のＭＯＳトランジスタをディプレッションタイプと
する必要があるが、低消費電力化のためにプッシュプル
回路を用いると、ｐチャンネル型ＭＯＳトランジスタ、
ｎチャンネル型ＭＯＳトランジスタの両方ともディプレ
ッションタイプにする必要があるため、製造工程が増加
し、コストアップとなる。
ワ用のＭＯＳトランジスタをディプレッションタイプと
する必要があるが、低消費電力化のためにプッシュプル
回路を用いると、ｐチャンネル型ＭＯＳトランジスタ、
ｎチャンネル型ＭＯＳトランジスタの両方ともディプレ
ッションタイプにする必要があるため、製造工程が増加
し、コストアップとなる。
【０００７】本発明の目的は、増幅回路の消費電力の低
減を図ることにある。
減を図ることにある。
【０００８】本発明の上記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【００１０】すなわち、アナログ信号のレベル変動にか
かわらず駆動用トランジスタ（Ｍ９）に流れる電流が一
定になるように、電流源用トランジスタ（Ｍ１０）に流
れる電流を制御するための制御手段（１２）を設ける。
かわらず駆動用トランジスタ（Ｍ９）に流れる電流が一
定になるように、電流源用トランジスタ（Ｍ１０）に流
れる電流を制御するための制御手段（１２）を設ける。
【００１１】また、駆動用トランジスタ（Ｍ９）に流れ
る電流をモニタするための電流モニタ回路（Ｍ１１）
と、この電流モニタ回路（Ｍ１１）のモニタ結果に基づ
いて、アナログ信号のレベル変動にかかわらず上記駆動
用トランジスタ（Ｍ９）に流れる電流が一定になるよう
に、電流源用トランジスタ（Ｍ１０）に流れる電流を制
御するためのバイアス回路（１２）とを設ける。
る電流をモニタするための電流モニタ回路（Ｍ１１）
と、この電流モニタ回路（Ｍ１１）のモニタ結果に基づ
いて、アナログ信号のレベル変動にかかわらず上記駆動
用トランジスタ（Ｍ９）に流れる電流が一定になるよう
に、電流源用トランジスタ（Ｍ１０）に流れる電流を制
御するためのバイアス回路（１２）とを設ける。
【００１２】駆動用トランジスタ（Ｍ９）に流れる電流
を検出するために上記駆動用トランジスタ（Ｍ９）に直
列接続された第１トランジスタ（Ｍ１１）と、この第１
トランジスタ（Ｍ１１）にカレントミラー結合された第
２トランジスタ（Ｍ１２）と、この第２トランジスタ
（Ｍ１２）を介して伝達された電流に基づいて、上記駆
動用トランジスタ（Ｍ９）に流れる電流が一定になるよ
うに、電流源用トランジスタ（Ｍ１０）に流れる電流を
制御するための第３トランジスタ（Ｍ１４）とを設け
る。
を検出するために上記駆動用トランジスタ（Ｍ９）に直
列接続された第１トランジスタ（Ｍ１１）と、この第１
トランジスタ（Ｍ１１）にカレントミラー結合された第
２トランジスタ（Ｍ１２）と、この第２トランジスタ
（Ｍ１２）を介して伝達された電流に基づいて、上記駆
動用トランジスタ（Ｍ９）に流れる電流が一定になるよ
うに、電流源用トランジスタ（Ｍ１０）に流れる電流を
制御するための第３トランジスタ（Ｍ１４）とを設け
る。
【００１３】さらに、上記駆動用トランジスタ（Ｍ９）
に直列接続され、この駆動用トランジスタに流れる電流
を検出するための第１トランジスタ（Ｍ１１）と、この
第１トランジスタにカレントミラー結合された第２トラ
ンジスタ（Ｍ１２）と、この第２トランジスタに直列接
続された第３トランジスタ（Ｍ１３）と、この第３トラ
ンジスタにカレントミラー結合された第４トランジスタ
（Ｍ１４）と、この第４トランジスタと高電位側電源と
に結合された第５トランジスタ（Ｍ１５）とを設けるこ
とができる。
に直列接続され、この駆動用トランジスタに流れる電流
を検出するための第１トランジスタ（Ｍ１１）と、この
第１トランジスタにカレントミラー結合された第２トラ
ンジスタ（Ｍ１２）と、この第２トランジスタに直列接
続された第３トランジスタ（Ｍ１３）と、この第３トラ
ンジスタにカレントミラー結合された第４トランジスタ
（Ｍ１４）と、この第４トランジスタと高電位側電源と
に結合された第５トランジスタ（Ｍ１５）とを設けるこ
とができる。
【００１４】このとき、反転入力端子及び非反転入力端
子を有する差動アンプ回路（１１）を、上記駆動用トラ
ンジスタ（Ｍ９）の前段に配置することができる。ま
た、その場合において、周波数特性の改善のため上記駆
動用トランジスタ（Ｍ９）の出力端子と、上記差動アン
プ回路（１１）の反転入力端子との間にフィードバック
ループ（ＦＢ）を形成することができる。
子を有する差動アンプ回路（１１）を、上記駆動用トラ
ンジスタ（Ｍ９）の前段に配置することができる。ま
た、その場合において、周波数特性の改善のため上記駆
動用トランジスタ（Ｍ９）の出力端子と、上記差動アン
プ回路（１１）の反転入力端子との間にフィードバック
ループ（ＦＢ）を形成することができる。
【００１５】
【作用】上記した手段によれば、制御手段（１２）は、
アナログ信号のレベル変動にかかわらず駆動用トランジ
スタ（Ｍ９）に流れる電流が一定になるように、電流源
用トランジスタ（Ｍ１０）に流れる電流を制御する。こ
のことが、駆動用トランジスタ（Ｍ９）に流れる定常電
流の減少を可能として、消費電力の低減化を達成する。
アナログ信号のレベル変動にかかわらず駆動用トランジ
スタ（Ｍ９）に流れる電流が一定になるように、電流源
用トランジスタ（Ｍ１０）に流れる電流を制御する。こ
のことが、駆動用トランジスタ（Ｍ９）に流れる定常電
流の減少を可能として、消費電力の低減化を達成する。
【００１６】上記モニタ回路（Ｍ１１）は、駆動用トラ
ンジスタ（Ｍ９）に流れる電流をモニタし、制御手段
（１２）は、上記モニタ回路（Ｍ１１）のモニタ結果に
基づいて、アナログ信号のレベル変動にかかわらず駆動
用トランジスタ（Ｍ９）に流れる電流が一定になるよう
に、電流源用トランジスタ（Ｍ１０）に流れる電流を制
御する。このことが、駆動用トランジスタ（Ｍ９）に流
れる定常電流の減少を可能として、消費電力の低減化を
達成する。
ンジスタ（Ｍ９）に流れる電流をモニタし、制御手段
（１２）は、上記モニタ回路（Ｍ１１）のモニタ結果に
基づいて、アナログ信号のレベル変動にかかわらず駆動
用トランジスタ（Ｍ９）に流れる電流が一定になるよう
に、電流源用トランジスタ（Ｍ１０）に流れる電流を制
御する。このことが、駆動用トランジスタ（Ｍ９）に流
れる定常電流の減少を可能として、消費電力の低減化を
達成する。
【００１７】上記第１トランジスタ（Ｍ１１）は、駆動
用トランジスタ（Ｍ９）に流れる電流を検出し、上記第
３トランジスタは、第１トランジスタ（Ｍ１１）にカレ
ントミラー結合された第２トランジスタ（Ｍ１２）を介
して伝達された電流に基づいて、上記駆動用トランジス
タ（Ｍ９）に流れる電流が一定になるように、電流源用
トランジスタ（Ｍ１０）に流れる電流を制御する。この
ことが、駆動用トランジスタ（Ｍ９）に流れる定常電流
の減少を可能として、消費電力の低減化を達成する。
用トランジスタ（Ｍ９）に流れる電流を検出し、上記第
３トランジスタは、第１トランジスタ（Ｍ１１）にカレ
ントミラー結合された第２トランジスタ（Ｍ１２）を介
して伝達された電流に基づいて、上記駆動用トランジス
タ（Ｍ９）に流れる電流が一定になるように、電流源用
トランジスタ（Ｍ１０）に流れる電流を制御する。この
ことが、駆動用トランジスタ（Ｍ９）に流れる定常電流
の減少を可能として、消費電力の低減化を達成する。
【００１８】
【実施例】図３には、本発明の一実施例である無線通信
システムが示される。
システムが示される。
【００１９】同図に示される無線通信システムは、特に
制限されないが、携帯電話とされ、マイクロホンＭＰと
スピーカＳＰＫに接続され音声信号と電気信号との間の
変換及びアナログ信号とディジタル信号との間の変換を
行う音声コーデック５０と、時分割処理や誤り訂正の符
号の生成及びチェック、及び送受信フレームの組立て及
び解析等を行うためのチャネルコーデック回路（ＴＤＭ
Ａ制御回路）６０と、送受信信号の変調、及び復調を行
うためのモデム（変復調回路）７０とを含んで成る。携
帯電話であるため電源としての電池を内蔵しており、高
電位側電源Ｖｄｄは、この内蔵された電池から供給され
る。
制限されないが、携帯電話とされ、マイクロホンＭＰと
スピーカＳＰＫに接続され音声信号と電気信号との間の
変換及びアナログ信号とディジタル信号との間の変換を
行う音声コーデック５０と、時分割処理や誤り訂正の符
号の生成及びチェック、及び送受信フレームの組立て及
び解析等を行うためのチャネルコーデック回路（ＴＤＭ
Ａ制御回路）６０と、送受信信号の変調、及び復調を行
うためのモデム（変復調回路）７０とを含んで成る。携
帯電話であるため電源としての電池を内蔵しており、高
電位側電源Ｖｄｄは、この内蔵された電池から供給され
る。
【００２０】上記音声コーデック５０は、マイクロホン
ＭＰからの音声信号から不必要な高域成分を除去するた
めのローパスフィルタ（ＬＰＦ）５１、このローパスフ
ィルタ５１の出力信号をディジタル信号に変換するため
のＡ／Ｄ変換回路５３、このＡ／Ｄ変換回路５３の出力
信号を圧縮して後段のチャネルコーデック回路６０に送
出するための圧縮回路（コーダ）５５、チャネルコーデ
ック回路６０からのディジタル信号を伸長するための伸
長回路５６、この伸長回路５６の出力信号をアナログ信
号に変換するためのＤ／Ａ（ディジタル／アナログ）変
換回路５４、このＤ／Ａ（ディジタル／アナログ）変換
回路５４の出力信号から不必要な高域成分を除去するた
めのローパスフィルタ（ＬＰＦ）５２、及びこのローパ
スフィルタ５２の出力信号に基づいてスピーカＳＰＫを
駆動するための出力バッファ５７を含んで成る。
ＭＰからの音声信号から不必要な高域成分を除去するた
めのローパスフィルタ（ＬＰＦ）５１、このローパスフ
ィルタ５１の出力信号をディジタル信号に変換するため
のＡ／Ｄ変換回路５３、このＡ／Ｄ変換回路５３の出力
信号を圧縮して後段のチャネルコーデック回路６０に送
出するための圧縮回路（コーダ）５５、チャネルコーデ
ック回路６０からのディジタル信号を伸長するための伸
長回路５６、この伸長回路５６の出力信号をアナログ信
号に変換するためのＤ／Ａ（ディジタル／アナログ）変
換回路５４、このＤ／Ａ（ディジタル／アナログ）変換
回路５４の出力信号から不必要な高域成分を除去するた
めのローパスフィルタ（ＬＰＦ）５２、及びこのローパ
スフィルタ５２の出力信号に基づいてスピーカＳＰＫを
駆動するための出力バッファ５７を含んで成る。
【００２１】また、上記モデム７０は、上記チャネルコ
ーデック回路６０からの出力信号に基づいて変調波形を
生成するための変調波形生成部７５、この変調波形生成
部７５の出力信号をアナログ信号に変換するためのＤ／
Ａ変換回路７３、このＤ／Ａ変換回路７３の出力信号か
ら不必要な高域成分を除去するためのローパスフィルタ
７１、このローパスフィルタ７１の出力信号を高周波部
８０に伝達するための出力バッファ７７、高周波部８０
の出力信号から不必要な高域成分を除去するためのロー
パスフィルタ７２、このローパスフィルタ７２の出力信
号をディジタル信号に変換するためのＤ／Ａ変換回路７
４、及びこのＤ／Ａ変換回路７４の出力信号を復調する
ための復調回路７６とを含む。
ーデック回路６０からの出力信号に基づいて変調波形を
生成するための変調波形生成部７５、この変調波形生成
部７５の出力信号をアナログ信号に変換するためのＤ／
Ａ変換回路７３、このＤ／Ａ変換回路７３の出力信号か
ら不必要な高域成分を除去するためのローパスフィルタ
７１、このローパスフィルタ７１の出力信号を高周波部
８０に伝達するための出力バッファ７７、高周波部８０
の出力信号から不必要な高域成分を除去するためのロー
パスフィルタ７２、このローパスフィルタ７２の出力信
号をディジタル信号に変換するためのＤ／Ａ変換回路７
４、及びこのＤ／Ａ変換回路７４の出力信号を復調する
ための復調回路７６とを含む。
【００２２】特に制限されないが、上記音声コーデック
５０、チャネルコーデック回路６０、及びモデム（変復
調回路）７０は、それぞれ一つの半導体基板に形成され
ている。
５０、チャネルコーデック回路６０、及びモデム（変復
調回路）７０は、それぞれ一つの半導体基板に形成され
ている。
【００２３】尚、上記モデム７０には、送信用のパワー
アンプ、キャリア信号を発生するシンセサイザ、送受信
信号に上記キャリア信号を合成する加算器等を含んで成
る高周波部８０が結合され、送受信用のアンテナ８１を
介することにより、無線周波数での信号の送受が可能と
される。
アンプ、キャリア信号を発生するシンセサイザ、送受信
信号に上記キャリア信号を合成する加算器等を含んで成
る高周波部８０が結合され、送受信用のアンテナ８１を
介することにより、無線周波数での信号の送受が可能と
される。
【００２４】図１には上記出力バッファ５７の構成例が
示される。尚、図面において、ゲート端子から外向きの
矢印が付されているＭＯＳトランジスタ（例えばＭ４，
Ｍ５）はＮチャネル型であり、ゲート端子に向かうの矢
印が付されているＭＯＳトランジスタ（例えばＭ１，Ｍ
２，Ｍ３）はＰチャネル型である。
示される。尚、図面において、ゲート端子から外向きの
矢印が付されているＭＯＳトランジスタ（例えばＭ４，
Ｍ５）はＮチャネル型であり、ゲート端子に向かうの矢
印が付されているＭＯＳトランジスタ（例えばＭ１，Ｍ
２，Ｍ３）はＰチャネル型である。
【００２５】図１に示される出力バッファ５７は、特に
制限されないが、差動アンプ回路１１、ソースフォロワ
段１３、定電流バイアス回路１０、ダイナミックバイア
ス回路１２とから成る。
制限されないが、差動アンプ回路１１、ソースフォロワ
段１３、定電流バイアス回路１０、ダイナミックバイア
ス回路１２とから成る。
【００２６】差動アンプ回路１１について説明する。差
動アンプ回路１１は、定電流源を形成するｐチャンネル
型ＭＯＳトランジスタＭ１、入力差動対を形成するｐチ
ャンネル型ＭＯＳトランジスタＭ２，Ｍ３、及び、その
ドレイン電極側に接続されたカレントミラー型負荷とし
てのｎチャンネル型ＭＯＳトランジスタＭ４，Ｍ５、定
電流源を形成するｐチャンネル型ＭＯＳトランジスタＭ
７、そのドレイン電極に接続されるとともに、上記ｐチ
ャンネル型ＭＯＳトランジスタＭ３，Ｍ５のドレイン電
極に結合された駆動用のｎチャンネル型ＭＯＳトランジ
スタＭ８、位相補償のためのｎチャンネル型ＭＯＳトラ
ンジスタＭ６及び容量ＣＣを含む。ＭＯＳトランジスタ
Ｍ２のゲート電極から反転入力端子（ｉｎ−）が引出さ
れ、ＭＯＳトランジスタＭ３のゲート電極から非反転入
力端子（ｉｎ＋）が引出されている。この出力バッファ
５７への信号入力は、反転入力端子（ｉｎ−）、及び非
反転入力端子（ｉｎ）を介して行われる。後述するソー
スフォロワ段１３の前段に、この差動アンプ回路１１を
配置することにより、十分なレベルで、後段のソースフ
ォロワ段１３を駆動するようにしている。
動アンプ回路１１は、定電流源を形成するｐチャンネル
型ＭＯＳトランジスタＭ１、入力差動対を形成するｐチ
ャンネル型ＭＯＳトランジスタＭ２，Ｍ３、及び、その
ドレイン電極側に接続されたカレントミラー型負荷とし
てのｎチャンネル型ＭＯＳトランジスタＭ４，Ｍ５、定
電流源を形成するｐチャンネル型ＭＯＳトランジスタＭ
７、そのドレイン電極に接続されるとともに、上記ｐチ
ャンネル型ＭＯＳトランジスタＭ３，Ｍ５のドレイン電
極に結合された駆動用のｎチャンネル型ＭＯＳトランジ
スタＭ８、位相補償のためのｎチャンネル型ＭＯＳトラ
ンジスタＭ６及び容量ＣＣを含む。ＭＯＳトランジスタ
Ｍ２のゲート電極から反転入力端子（ｉｎ−）が引出さ
れ、ＭＯＳトランジスタＭ３のゲート電極から非反転入
力端子（ｉｎ＋）が引出されている。この出力バッファ
５７への信号入力は、反転入力端子（ｉｎ−）、及び非
反転入力端子（ｉｎ）を介して行われる。後述するソー
スフォロワ段１３の前段に、この差動アンプ回路１１を
配置することにより、十分なレベルで、後段のソースフ
ォロワ段１３を駆動するようにしている。
【００２７】定電流バイアス回路１０は、電流源用のＭ
ＯＳトランジスタＭ１，Ｍ７及び位相補償用のＭＯＳト
ランジスタＭ６のゲートバイアス電圧を発生するもの
で、ｐチャンネル型ＭＯＳトランジスタＭ１６、及びダ
イオード接続されたｎチャンネル型ＭＯＳトランジスタ
Ｍ１７，Ｍ１８が互いに直列接続されて成る。
ＯＳトランジスタＭ１，Ｍ７及び位相補償用のＭＯＳト
ランジスタＭ６のゲートバイアス電圧を発生するもの
で、ｐチャンネル型ＭＯＳトランジスタＭ１６、及びダ
イオード接続されたｎチャンネル型ＭＯＳトランジスタ
Ｍ１７，Ｍ１８が互いに直列接続されて成る。
【００２８】ソースフォロワ段１３について説明する。
ソースフォロワ段１３は、上記差動アンプ回路１１の出
力をゲート入力とするソースフォロワ用のｎチャンネル
型ＭＯＳトランジスタＭ９、そのソース電極と低電位側
電源Ｖｓｓ（接地電位）との間に設けられた電流源用の
ｎチャンネル型ＭＯＳトランジスタＭ１０、及びｎチャ
ンネル型ＭＯＳトランジスタＭ９のドレイン電極と高電
位側電源Ｖｄｄとの間に設けられたｐチャンネル型ＭＯ
ＳトランジスタＭ１１とを含む。低電圧動作を可能とす
るため、上記ｎチャンネル型ＭＯＳトランジスタＭ９に
は、ディプレッションタイプが適用される。また、上記
ｐチャンネル型ＭＯＳトランジスタＭ１１は、ダイオー
ド接続されており、上記ｎチャンネル型ＭＯＳトランジ
スタＭ９に流れる電流を検出するために設けられてい
る。ｎチャンネル型ＭＯＳトランジスタＭ９のソース電
極、及びｎチャンネル型ＭＯＳトランジスタＭ１０のド
レイン電極から、この出力バッファ５７の出力端子ｏｕ
ｔが引出されている。この出力端子ｏｕｔには、図３に
示されるスピーカＳＰＫが接続される。
ソースフォロワ段１３は、上記差動アンプ回路１１の出
力をゲート入力とするソースフォロワ用のｎチャンネル
型ＭＯＳトランジスタＭ９、そのソース電極と低電位側
電源Ｖｓｓ（接地電位）との間に設けられた電流源用の
ｎチャンネル型ＭＯＳトランジスタＭ１０、及びｎチャ
ンネル型ＭＯＳトランジスタＭ９のドレイン電極と高電
位側電源Ｖｄｄとの間に設けられたｐチャンネル型ＭＯ
ＳトランジスタＭ１１とを含む。低電圧動作を可能とす
るため、上記ｎチャンネル型ＭＯＳトランジスタＭ９に
は、ディプレッションタイプが適用される。また、上記
ｐチャンネル型ＭＯＳトランジスタＭ１１は、ダイオー
ド接続されており、上記ｎチャンネル型ＭＯＳトランジ
スタＭ９に流れる電流を検出するために設けられてい
る。ｎチャンネル型ＭＯＳトランジスタＭ９のソース電
極、及びｎチャンネル型ＭＯＳトランジスタＭ１０のド
レイン電極から、この出力バッファ５７の出力端子ｏｕ
ｔが引出されている。この出力端子ｏｕｔには、図３に
示されるスピーカＳＰＫが接続される。
【００２９】ダイナミックバイアス回路１２について説
明する。ダイナミックバイアス回路１２は、ｎチャンネ
ル型ＭＯＳトランジスタＭ１０のゲート電極にバイアス
電圧を供給することを目的としているが、以下のよう
に、アナログ信号のレベル変動にかかわらずｎチャンネ
ル型ＭＯＳトランジスタＭ９に流れる電流が一定になる
ように、上記ｎチャンネル型ＭＯＳトランジスタＭ１０
に流れる電流を制御するための制御手段としての機能を
有する。
明する。ダイナミックバイアス回路１２は、ｎチャンネ
ル型ＭＯＳトランジスタＭ１０のゲート電極にバイアス
電圧を供給することを目的としているが、以下のよう
に、アナログ信号のレベル変動にかかわらずｎチャンネ
ル型ＭＯＳトランジスタＭ９に流れる電流が一定になる
ように、上記ｎチャンネル型ＭＯＳトランジスタＭ１０
に流れる電流を制御するための制御手段としての機能を
有する。
【００３０】ｐチャンネル型ＭＯＳトランジスタＭ１１
にカレントミラー結合されたｐチャンネル型ＭＯＳトラ
ンジスタＭ１２と、そのドレイン電極に結合されたｎチ
ャンネル型ＭＯＳトランジスタＭ１３と、このｎチャン
ネル型ＭＯＳトランジスタＭ１３にカレントミラー結合
されたｎチャンネル型ＭＯＳトランジスタＭ１４と、こ
のｎチャンネル型ＭＯＳトランジスタＭ１４と高電位側
電源Ｖｄｄとの間に設けられたｎチャンネル型ＭＯＳト
ランジスタＭ１５とを含む。ｎチャンネル型ＭＯＳトラ
ンジスタＭ１５のゲート電極にはバイアス回路１から電
圧が供給されるようになっている。また、ｎチャンネル
型ＭＯＳトランジスタＭ１５のソース電極とｎチャンネ
ル型ＭＯＳトランジスタＭ１４のドレイン電極が、上記
ｎチャンネル型ＭＯＳトランジスタＭ１０のゲート電極
に結合されている。
にカレントミラー結合されたｐチャンネル型ＭＯＳトラ
ンジスタＭ１２と、そのドレイン電極に結合されたｎチ
ャンネル型ＭＯＳトランジスタＭ１３と、このｎチャン
ネル型ＭＯＳトランジスタＭ１３にカレントミラー結合
されたｎチャンネル型ＭＯＳトランジスタＭ１４と、こ
のｎチャンネル型ＭＯＳトランジスタＭ１４と高電位側
電源Ｖｄｄとの間に設けられたｎチャンネル型ＭＯＳト
ランジスタＭ１５とを含む。ｎチャンネル型ＭＯＳトラ
ンジスタＭ１５のゲート電極にはバイアス回路１から電
圧が供給されるようになっている。また、ｎチャンネル
型ＭＯＳトランジスタＭ１５のソース電極とｎチャンネ
ル型ＭＯＳトランジスタＭ１４のドレイン電極が、上記
ｎチャンネル型ＭＯＳトランジスタＭ１０のゲート電極
に結合されている。
【００３１】ソースフォロワ段１３の入力電圧をｖｉｎ
とし、ｖｏを出力電圧とするとき、本実施例回路の伝達
関数は、 ｖｏ／ｖｉｎ＝（gm(M9)+α・gm(M10)）／（gm(M9)+α・g
m(M10)+1/RL）／(1+sCL/(gm(M9)+α・gm(M10)+1/RL）) ここでα：バイアス回路１２のオープンループゲイン
（ΔVgs(M10)/ΔVgs(M9)） RL：出力端子ｏｕｔから見た負荷抵抗 CL：出力端子ｏｕｔから見た負荷容量 gm(M9)：ＭＯＳトランジスタＭ９の相互コンダクタンス gm(M10)：ＭＯＳトランジスタＭ１０の相互コンダクタ
ンス と表される。例えば、α＝１、gm(M9)＝gm(M10)＝gm≫1
/RLとすると、 ｖｏ／ｖｉｎ＝１／（１＋ｓ・CL／（２・gm）） となり、Ａ級ソースフォロワに比べて２倍の駆動能力を
持つ。すなわち、駆動能力をＡ級ソースフォロワと等し
くしたとき、Ａ級ソースフォロワに比べて消費電力の低
減を図ることができる。
とし、ｖｏを出力電圧とするとき、本実施例回路の伝達
関数は、 ｖｏ／ｖｉｎ＝（gm(M9)+α・gm(M10)）／（gm(M9)+α・g
m(M10)+1/RL）／(1+sCL/(gm(M9)+α・gm(M10)+1/RL）) ここでα：バイアス回路１２のオープンループゲイン
（ΔVgs(M10)/ΔVgs(M9)） RL：出力端子ｏｕｔから見た負荷抵抗 CL：出力端子ｏｕｔから見た負荷容量 gm(M9)：ＭＯＳトランジスタＭ９の相互コンダクタンス gm(M10)：ＭＯＳトランジスタＭ１０の相互コンダクタ
ンス と表される。例えば、α＝１、gm(M9)＝gm(M10)＝gm≫1
/RLとすると、 ｖｏ／ｖｉｎ＝１／（１＋ｓ・CL／（２・gm）） となり、Ａ級ソースフォロワに比べて２倍の駆動能力を
持つ。すなわち、駆動能力をＡ級ソースフォロワと等し
くしたとき、Ａ級ソースフォロワに比べて消費電力の低
減を図ることができる。
【００３２】次に、ダイナミックバイアス回路１２の動
作について説明する。
作について説明する。
【００３３】例えば、出力端子ｏｕｔから見た負荷抵抗
がアナログ中心電圧間に接続されているものとすると、
信号レベルが低下して負荷電流を電流源であるＭＯＳト
ランジスタＭ１０に流す場合、電流源が定電流であれ
ば、その分ソースフォロワ用のｎチャンネル型ＭＯＳト
ランジスタＭ９、及び電流モニタ用のｐチャンネル型Ｍ
ＯＳトランジスタＭ１１の電流は減少し、そのｐチャン
ネル型ＭＯＳトランジスタのゲート電圧は上昇する。こ
のとき、ダイナミックバイアス回路１２の入力ＭＯＳト
ランジスタＭ１２は、ＭＯＳトランジスタＭ１１とカレ
ントミラーを構成しているので、そこに流れる電流も同
様に減少する。さらに、ＭＯＳトランジスタＭ１３，Ｍ
１４によってカレントミラーが形成されているので、こ
のＭＯＳトランジスタＭ１４に流れる電流も同様に減少
される。ここで、ＭＯＳトランジスタＭ１５のゲート電
極には、定電流バイアス回路１０から一定の電圧が供給
されているので、ＭＯＳトランジスタＭ１５のソース電
極の電位、すなわち、ダイナミックバイアス回路１２の
出力電位は上昇される。それにより、電流源を形成する
ＭＯＳトランジスタＭ１０に流れる電流が増加されてＭ
９に流れる電流は一定に保たれる。信号レベルが上昇し
た場合には、上記の場合とは逆に、ＭＯＳトランジスタ
Ｍ１０に流れる電流が減少されるように作用する。
がアナログ中心電圧間に接続されているものとすると、
信号レベルが低下して負荷電流を電流源であるＭＯＳト
ランジスタＭ１０に流す場合、電流源が定電流であれ
ば、その分ソースフォロワ用のｎチャンネル型ＭＯＳト
ランジスタＭ９、及び電流モニタ用のｐチャンネル型Ｍ
ＯＳトランジスタＭ１１の電流は減少し、そのｐチャン
ネル型ＭＯＳトランジスタのゲート電圧は上昇する。こ
のとき、ダイナミックバイアス回路１２の入力ＭＯＳト
ランジスタＭ１２は、ＭＯＳトランジスタＭ１１とカレ
ントミラーを構成しているので、そこに流れる電流も同
様に減少する。さらに、ＭＯＳトランジスタＭ１３，Ｍ
１４によってカレントミラーが形成されているので、こ
のＭＯＳトランジスタＭ１４に流れる電流も同様に減少
される。ここで、ＭＯＳトランジスタＭ１５のゲート電
極には、定電流バイアス回路１０から一定の電圧が供給
されているので、ＭＯＳトランジスタＭ１５のソース電
極の電位、すなわち、ダイナミックバイアス回路１２の
出力電位は上昇される。それにより、電流源を形成する
ＭＯＳトランジスタＭ１０に流れる電流が増加されてＭ
９に流れる電流は一定に保たれる。信号レベルが上昇し
た場合には、上記の場合とは逆に、ＭＯＳトランジスタ
Ｍ１０に流れる電流が減少されるように作用する。
【００３４】尚、実際には、カレントミラー回路等でチ
ャネル長変調効果によるロスを生じるため、バイアス回
路１２のオープンループゲインαが１より小さくなる
が、実用上の問題にはならない。
ャネル長変調効果によるロスを生じるため、バイアス回
路１２のオープンループゲインαが１より小さくなる
が、実用上の問題にはならない。
【００３５】以上、スピーカＳＰＫを駆動する出力バッ
ファ５７について説明したが、モデム７０内の出力バッ
ファ７７として、図１に示される回路と同等の構成を適
用することができる。
ファ５７について説明したが、モデム７０内の出力バッ
ファ７７として、図１に示される回路と同等の構成を適
用することができる。
【００３６】上記実施例によれば、以下の作用効果を得
ることができる。
ることができる。
【００３７】（１）出力端子ｏｕｔから見た負荷抵抗が
アナログ中心電圧間に接続されているとすると、信号レ
ベルが低下し、負荷電流を電流源のＭＯＳトランジスタ
Ｍ１０に流す場合、電流源が定電流であれば、その分ソ
ースフォロワ用のｎチャンネル型ＭＯＳトランジスタＭ
９、及び電流モニタ用のｐチャンネル型ＭＯＳトランジ
スタＭ１１の電流は減少され、そのｐチャンネル型ＭＯ
ＳトランジスタＭ１１のゲート電圧が上昇される。この
とき、ダイナミックバイアス回路１２には、ｐチャンネ
ル型ＭＯＳトランジスタＭ１１のゲート電圧が入力され
ているから、電流源のｎチャンネル型ＭＯＳトランジス
タＭ１０のゲート電圧が上昇され、ｎチャンネル型ＭＯ
ＳトランジスタＭ１０に流れる電流を増加させるように
動作する。そのため、信号レベルが低下した場合でも、
ＭＯＳトランジスタＭ９の電流は減少されない。また、
上記の場合とは逆に、信号レベルが上昇された場合に
は、ＭＯＳトランジスタＭ１４のゲート電圧が上昇され
て、ＭＯＳトランジスタＭ１０に流れる電流を減少させ
るように作用する。そのようにして、ＭＯＳトランジス
タＭ９に流れる電流が、信号レベルにかかわらず、ほぼ
一定に保たれる。
アナログ中心電圧間に接続されているとすると、信号レ
ベルが低下し、負荷電流を電流源のＭＯＳトランジスタ
Ｍ１０に流す場合、電流源が定電流であれば、その分ソ
ースフォロワ用のｎチャンネル型ＭＯＳトランジスタＭ
９、及び電流モニタ用のｐチャンネル型ＭＯＳトランジ
スタＭ１１の電流は減少され、そのｐチャンネル型ＭＯ
ＳトランジスタＭ１１のゲート電圧が上昇される。この
とき、ダイナミックバイアス回路１２には、ｐチャンネ
ル型ＭＯＳトランジスタＭ１１のゲート電圧が入力され
ているから、電流源のｎチャンネル型ＭＯＳトランジス
タＭ１０のゲート電圧が上昇され、ｎチャンネル型ＭＯ
ＳトランジスタＭ１０に流れる電流を増加させるように
動作する。そのため、信号レベルが低下した場合でも、
ＭＯＳトランジスタＭ９の電流は減少されない。また、
上記の場合とは逆に、信号レベルが上昇された場合に
は、ＭＯＳトランジスタＭ１４のゲート電圧が上昇され
て、ＭＯＳトランジスタＭ１０に流れる電流を減少させ
るように作用する。そのようにして、ＭＯＳトランジス
タＭ９に流れる電流が、信号レベルにかかわらず、ほぼ
一定に保たれる。
【００３８】回路動作を安定に保ち、且つ、信号歪を低
減するためには、ソースフォロワのＭＯＳトランジスタ
Ｍ９に、動作周波数や負荷条件によって決まるある量以
上の電流を流しておく必要があるが、上記実施例では、
このＭＯＳトランジスタＭ９の電流が、上記のように負
荷電流によって減少しないので、回路動作の安定化、及
び信号歪の低減化のための余分な定常電流を流す必要が
なくなる。換言すれば、ＭＯＳトランジスタＭ９に流れ
る定常電流が少なくても、ＭＯＳトランジスタＭ９に流
れる電流が一定に保たれることにより、回路動作の安定
化、及び信号歪の低減化が達成される。そのように定常
電流が低減されることにより、回路全体の消費電力の低
減を図ることができる。さらに電流源のＭＯＳトランジ
スタＭ１０も、駆動用ＭＯＳトランジスタとして機能す
るので、プッシュプル回路と同じような伝達特性が得ら
れ、駆動力が、ソースフォロワのほぼ２倍となり、大幅
な低消費電力化を図ることができる。
減するためには、ソースフォロワのＭＯＳトランジスタ
Ｍ９に、動作周波数や負荷条件によって決まるある量以
上の電流を流しておく必要があるが、上記実施例では、
このＭＯＳトランジスタＭ９の電流が、上記のように負
荷電流によって減少しないので、回路動作の安定化、及
び信号歪の低減化のための余分な定常電流を流す必要が
なくなる。換言すれば、ＭＯＳトランジスタＭ９に流れ
る定常電流が少なくても、ＭＯＳトランジスタＭ９に流
れる電流が一定に保たれることにより、回路動作の安定
化、及び信号歪の低減化が達成される。そのように定常
電流が低減されることにより、回路全体の消費電力の低
減を図ることができる。さらに電流源のＭＯＳトランジ
スタＭ１０も、駆動用ＭＯＳトランジスタとして機能す
るので、プッシュプル回路と同じような伝達特性が得ら
れ、駆動力が、ソースフォロワのほぼ２倍となり、大幅
な低消費電力化を図ることができる。
【００３９】（２）回路を低電圧化するためにはソース
フォロワ用のＭＯＳトランジスタをディプレッションタ
イプとする必要があるが、低消費電力化のためにプッシ
ュプル回路を用いると、このプッシュプル回路を構成す
るｐチャンネル型ＭＯＳトランジスタ、及びｎチャンネ
ル型ＭＯＳトランジスタの両方ともディプレッションタ
イプにする必要があるため、製造工程が増加してコスト
アップとなる。それに対して上記実施例では、ソースフ
ォロワ用のＭＯＳトランジスタをディプレッションタイ
プとしているが、プッシュプル回路構成ではないので、
ＭＯＳトランジスタＭ１０としてディプレッションタイ
プを適用する必要が無い。そのため、製造工程の増加が
抑えられ、コストアップが回避されるので、低消費電
力、且つ、低コストのバッファ回路を実現することがで
きる。
フォロワ用のＭＯＳトランジスタをディプレッションタ
イプとする必要があるが、低消費電力化のためにプッシ
ュプル回路を用いると、このプッシュプル回路を構成す
るｐチャンネル型ＭＯＳトランジスタ、及びｎチャンネ
ル型ＭＯＳトランジスタの両方ともディプレッションタ
イプにする必要があるため、製造工程が増加してコスト
アップとなる。それに対して上記実施例では、ソースフ
ォロワ用のＭＯＳトランジスタをディプレッションタイ
プとしているが、プッシュプル回路構成ではないので、
ＭＯＳトランジスタＭ１０としてディプレッションタイ
プを適用する必要が無い。そのため、製造工程の増加が
抑えられ、コストアップが回避されるので、低消費電
力、且つ、低コストのバッファ回路を実現することがで
きる。
【００４０】（３）アナログ回路の多くは出力バッファ
に消費電力の多くを費やしているが、上記のように、出
力バッファ５７の消費電力が低減されることにより、ア
ナログ回路の消費電力の低減、さらにはそのようなアナ
ログ回路を含むＬＳＩ全体の消費電力の低減を図ること
ができる。特に上記実施例では、出力バッファ５７の消
費電力の低減により、音声コーデック５０の消費電力の
低減を図ることができ、出力バッファ７７の消費電力の
低減によりモデム７０の消費電力の低減を図ることがで
きる。そしてそのように音声コーデック５０、及びモデ
ム７０の消費電力の低減により、携帯電話全体の消費電
力の低減を図ることができるので、携帯電話の長時間利
用が可能となる。また、消費電力が少ないので、携帯電
話に内蔵される電池として、小型のものを適用すること
ができ、その場合には携帯電話の小型化を図ることがで
きる。
に消費電力の多くを費やしているが、上記のように、出
力バッファ５７の消費電力が低減されることにより、ア
ナログ回路の消費電力の低減、さらにはそのようなアナ
ログ回路を含むＬＳＩ全体の消費電力の低減を図ること
ができる。特に上記実施例では、出力バッファ５７の消
費電力の低減により、音声コーデック５０の消費電力の
低減を図ることができ、出力バッファ７７の消費電力の
低減によりモデム７０の消費電力の低減を図ることがで
きる。そしてそのように音声コーデック５０、及びモデ
ム７０の消費電力の低減により、携帯電話全体の消費電
力の低減を図ることができるので、携帯電話の長時間利
用が可能となる。また、消費電力が少ないので、携帯電
話に内蔵される電池として、小型のものを適用すること
ができ、その場合には携帯電話の小型化を図ることがで
きる。
【００４１】（４）ソースフォロワ段１３の前段に、差
動アンプ回路１１を配置し、この差動アンプ回路１１で
入力信号を増幅することにより、十分なレベルで、後段
のソースフォロワ段１３を駆動することができる。
動アンプ回路１１を配置し、この差動アンプ回路１１で
入力信号を増幅することにより、十分なレベルで、後段
のソースフォロワ段１３を駆動することができる。
【００４２】他の実施例について説明する。
【００４３】増幅器のゲインよりも周波数特性を重視す
る場合には、図２に示されるように、駆動用ＭＯＳトラ
ンジスタＭ９のソースから演算増幅器ＯＰ１の出力端子
と反転入力端子（−）と結合することによって、フィー
ドバックループを形成すると良い。この場合、回路はボ
ルテージフォロワとして機能する。図２における演算増
幅器ＯＰ１は、図１の差動アンプ回路１１、及びそれの
定電流バイアス回路１０とに相当する。また、図２にお
けるダイナミックバイアス回路１２は、図１に示される
のと同一構成とされる。
る場合には、図２に示されるように、駆動用ＭＯＳトラ
ンジスタＭ９のソースから演算増幅器ＯＰ１の出力端子
と反転入力端子（−）と結合することによって、フィー
ドバックループを形成すると良い。この場合、回路はボ
ルテージフォロワとして機能する。図２における演算増
幅器ＯＰ１は、図１の差動アンプ回路１１、及びそれの
定電流バイアス回路１０とに相当する。また、図２にお
けるダイナミックバイアス回路１２は、図１に示される
のと同一構成とされる。
【００４４】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００４５】例えば、ＬＳＩの外付け回路のみならず、
ＬＳＩ内部回路を駆動するような内蔵バッファ回路にも
上記構成のバッファ回路を適用することができる。そし
て、ＬＳＩに内蔵されるものの他に、個別部品により形
成される増幅回路にも適用することができる。さらに、
上記実施例では、入力信号と出力信号とが同相となる非
反転型としたが、反転入力端子から信号入力を行うこと
により、入力信号と出力信号とが逆相となる反転型とす
ることができる。そして、ＭＯＳトランジスタに代えて
バイポーラトランジスタを適用することもできる。
ＬＳＩ内部回路を駆動するような内蔵バッファ回路にも
上記構成のバッファ回路を適用することができる。そし
て、ＬＳＩに内蔵されるものの他に、個別部品により形
成される増幅回路にも適用することができる。さらに、
上記実施例では、入力信号と出力信号とが同相となる非
反転型としたが、反転入力端子から信号入力を行うこと
により、入力信号と出力信号とが逆相となる反転型とす
ることができる。そして、ＭＯＳトランジスタに代えて
バイポーラトランジスタを適用することもできる。
【００４６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である無線通
信システムに適用した場合について説明したが、本発明
はそれに限定されるものではなく、各種半導体集積回
路、さらには各種電子回路に広く適用することができ
る。
なされた発明をその背景となった利用分野である無線通
信システムに適用した場合について説明したが、本発明
はそれに限定されるものではなく、各種半導体集積回
路、さらには各種電子回路に広く適用することができ
る。
【００４７】本発明は、少なくとも負荷駆動のためのト
ランジスタを含むことを条件に適用することができる。
ランジスタを含むことを条件に適用することができる。
【００４８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００４９】すなわち、アナログ信号のレベル変動にか
かわらず駆動用トランジスタに流れる電流が一定になる
ように、電流源用トランジスタが制御されるので、駆動
用トランジスタに余分な定常電流を流す必要が無くな
り、それにより、増幅回路の消費電力の低減を図ること
ができる。
かわらず駆動用トランジスタに流れる電流が一定になる
ように、電流源用トランジスタが制御されるので、駆動
用トランジスタに余分な定常電流を流す必要が無くな
り、それにより、増幅回路の消費電力の低減を図ること
ができる。
【００５０】駆動用トランジスタに流れる電流がモニタ
され、そのモニタ結果に基づいて、アナログ信号のレベ
ル変動にかかわらず駆動用トランジスタに流れる電流が
一定になるように、電流源用トランジスタが制御される
ことにより、駆動用トランジスタに余分な定常電流を流
す必要が無くなり、それにより、増幅回路の消費電力の
低減を達成図ることができる。
され、そのモニタ結果に基づいて、アナログ信号のレベ
ル変動にかかわらず駆動用トランジスタに流れる電流が
一定になるように、電流源用トランジスタが制御される
ことにより、駆動用トランジスタに余分な定常電流を流
す必要が無くなり、それにより、増幅回路の消費電力の
低減を達成図ることができる。
【００５１】駆動用トランジスタに流れる電流が検出さ
れ、それに基づいて、上記駆動用トランジスタに流れる
電流が一定になるように、電流源用トランジスタが制御
されるので、駆動用トランジスタに余分な定常電流を流
す必要が無くなり、それにより、増幅回路の消費電力の
低減を図ることができる。
れ、それに基づいて、上記駆動用トランジスタに流れる
電流が一定になるように、電流源用トランジスタが制御
されるので、駆動用トランジスタに余分な定常電流を流
す必要が無くなり、それにより、増幅回路の消費電力の
低減を図ることができる。
【００５２】上記のように低消費電力の増幅回路を含む
半導体集積回路においては、当該半導体集積回路全体の
消費電力の低減を図ることができ、特に、電池を電源と
する電子機器においては、当該電子機器の使用時間の延
長や、小型電池の適用により当該電子機器の小型化を図
ることができる。
半導体集積回路においては、当該半導体集積回路全体の
消費電力の低減を図ることができ、特に、電池を電源と
する電子機器においては、当該電子機器の使用時間の延
長や、小型電池の適用により当該電子機器の小型化を図
ることができる。
【図１】本発明の一実施例である無線通信システムに含
まれる出力バッファの構成例回路図である
まれる出力バッファの構成例回路図である
【図２】上記出力バッファの他の構成例回路図である。
【図３】上記無線通信システムの構成例ブロック図であ
る。
る。
１０ 定電流バイアス回路 １１ 差動アンプ回路 １２ ダイナミックバイアス回路 １３ ソースフォロワ段 ５０ 音声コーデック ５１，５２，７１，７２ ローパスフィルタ ５３，７４ Ａ／Ｄ変換回路 ５４，７３ Ｄ／Ａ変換回路 ５５ 圧縮回路 ５６ 伸長回路 ５７，７７ 出力バッファ ６０ チャネルコーデック回路 ７０ モデム ７５ 変調波形生成部 ７６ 復調回路 ８０ 高周波部 ８１ アンテナ
Claims (7)
- 【請求項１】 アナログ信号に基づいて負荷を駆動する
ための駆動用トランジスタと、上記駆動用トランジスタ
に結合されて電流源を形成する電流源用トランジスタと
を含む増幅回路において、上記アナログ信号のレベル変
動にかかわらず上記駆動用トランジスタに流れる電流が
一定になるように、上記電流源用トランジスタに流れる
電流を制御するための制御手段を含むことを特徴とする
増幅回路。 - 【請求項２】 負荷を駆動するための駆動用トランジス
タと、上記駆動用トランジスタに結合されて電流源を形
成する電流源用トランジスタとを含む増幅回路におい
て、上記駆動用トランジスタに流れる電流をモニタする
ための電流モニタ回路と、上記電流モニタ回路のモニタ
結果に基づいて、上記アナログ信号のレベル変動にかか
わらず上記駆動用トランジスタに流れる電流が一定にな
るように、上記電流源用トランジスタに流れる電流を制
御するためのバイアス回路とを含むことを特徴とする増
幅回路。 - 【請求項３】 負荷を駆動するための駆動用トランジス
タと、上記駆動用トランジスタに結合されて電流源を形
成する電流源用トランジスタとを含む増幅回路におい
て、上記駆動用トランジスタに直列接続され、上記駆動
用トランジスタに流れる電流を検出するための第１トラ
ンジスタと、上記第１トランジスタにカレントミラー結
合された第２トランジスタと、上記第２トランジスタを
介して伝達された電流に基づいて、上記駆動用トランジ
スタに流れる電流が一定になるように、上記電流源用ト
ランジスタに流れる電流を制御するための第３トランジ
スタとを設けたことを特徴とする増幅回路。 - 【請求項４】 負荷を駆動するための駆動用トランジス
タと、上記駆動用トランジスタに結合されて電流源を形
成する電流源用トランジスタとを含む増幅回路におい
て、上記駆動用トランジスタに直列接続され、上記駆動
用トランジスタに流れる電流を検出するための第１トラ
ンジスタと、上記第１トランジスタにカレントミラー結
合された第２トランジスタと、上記第２トランジスタに
直列接続された第３トランジスタと、上記第３トランジ
スタにカレントミラー結合された第４トランジスタと、
上記第４トランジスタと高電位側電源との間に設けられ
た第５トランジスタとを有し、上記第４トランジスタ及
び第５トランジスタの結合箇所から得られる信号に基づ
いて上記電流源用トランジスタが制御されるように構成
されたことを特徴とする増幅回路。 - 【請求項５】 反転入力端子及び非反転入力端子を有す
る差動アンプ回路を、上記駆動用トランジスタの前段に
配置して成る請求項１乃至３のいずれか１項記載の増幅
回路。 - 【請求項６】 上記駆動用トランジスタの出力端子と、
上記差動アンプ回路の反転入力端子との間にフィードバ
ックループが形成された請求項４記載の増幅回路。 - 【請求項７】 ディジタル信号をアナログ信号に変換す
るためのＤ／Ａ変換回路と、上記Ｄ／Ａ変換回路の出力
信号に基づいて、負荷を駆動するためのバッファとを含
む半導体集積回路において、上記バッファとして、請求
項１乃至５のいずれか１項記載の増幅回路を含むことを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7116340A JPH08288758A (ja) | 1995-04-18 | 1995-04-18 | 増幅回路、及び半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7116340A JPH08288758A (ja) | 1995-04-18 | 1995-04-18 | 増幅回路、及び半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288758A true JPH08288758A (ja) | 1996-11-01 |
Family
ID=14684532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7116340A Withdrawn JPH08288758A (ja) | 1995-04-18 | 1995-04-18 | 増幅回路、及び半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288758A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007014039A (ja) * | 2006-10-23 | 2007-01-18 | Texas Instr Japan Ltd | 増幅回路 |
| JP2007049233A (ja) * | 2005-08-05 | 2007-02-22 | Sanyo Electric Co Ltd | 定電流回路 |
| WO2008149517A1 (ja) * | 2007-06-04 | 2008-12-11 | Panasonic Corporation | バイアス回路及びこれを備えた半導体集積回路 |
-
1995
- 1995-04-18 JP JP7116340A patent/JPH08288758A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049233A (ja) * | 2005-08-05 | 2007-02-22 | Sanyo Electric Co Ltd | 定電流回路 |
| JP2007014039A (ja) * | 2006-10-23 | 2007-01-18 | Texas Instr Japan Ltd | 増幅回路 |
| WO2008149517A1 (ja) * | 2007-06-04 | 2008-12-11 | Panasonic Corporation | バイアス回路及びこれを備えた半導体集積回路 |
| US7834701B2 (en) | 2007-06-04 | 2010-11-16 | Panasonic Corporation | Bias circuit and semiconductor integrated circuit including the bias circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225714B1 (ko) | 증폭 회로 및 휴대폰용 반도체 집적 회로 장치 | |
| US6188211B1 (en) | Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response | |
| US8536938B2 (en) | Output circuits with class D amplifier | |
| US7486061B2 (en) | Power supply apparatus | |
| WO2011137635A1 (zh) | 一种功率放大器和基于功率放大器的信号放大方法 | |
| US7259627B1 (en) | True differential microphone amplifier | |
| CN113672016B (zh) | 一种电源抑制电路、芯片及通信终端 | |
| JP2018169719A (ja) | 電源回路 | |
| CN115328254A (zh) | 一种基于多种频率补偿方式的高瞬态响应ldo电路 | |
| JP3499250B2 (ja) | 半導体集積回路装置及びａ／ｄ変換回路 | |
| JP2004248014A (ja) | 電流源および増幅器 | |
| WO2017160556A1 (en) | Generation of voltage reference signals in a hybrid switched mode amplifier | |
| JP2002026734A (ja) | デジタル／アナログコンバータおよびデジタル／アナログ変換方法 | |
| CN116388567B (zh) | 相位补偿电路、相位补偿装置及降压芯片 | |
| US7038542B2 (en) | Variable gain amplifier | |
| JPH08288758A (ja) | 増幅回路、及び半導体集積回路 | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| US7180369B1 (en) | Baseband filter start-up circuit | |
| US6879204B1 (en) | Exponential conversion circuit | |
| JP3229051B2 (ja) | アナログコンパンダ回路 | |
| US7471074B2 (en) | Re-referencing a reference voltage | |
| CN114077272B (zh) | 一种射频功率整流器电路 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JPH08264722A (ja) | 半導体集積回路 | |
| US6700445B2 (en) | Filter circuits based on trans-conductor circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |