JPH08279586A - Semiconductor device and unit of the device - Google Patents

Semiconductor device and unit of the device

Info

Publication number
JPH08279586A
JPH08279586A JP8253095A JP8253095A JPH08279586A JP H08279586 A JPH08279586 A JP H08279586A JP 8253095 A JP8253095 A JP 8253095A JP 8253095 A JP8253095 A JP 8253095A JP H08279586 A JPH08279586 A JP H08279586A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
semiconductor
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8253095A
Other languages
Japanese (ja)
Inventor
Norio Fukazawa
則雄 深澤
Koichi Kawahara
孝一 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8253095A priority Critical patent/JPH08279586A/en
Publication of JPH08279586A publication Critical patent/JPH08279586A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To improve the mountability, maintainability and heat dissipating property of a semiconductor device and the semiconductor device unit which is mounted in a nearly vertical standing state on a mounting board. CONSTITUTION: A semiconductor device 10 comprises semiconductor chips 12 and boards 13 which has wirings 16 electrically connected with the semiconductor chips 12 on insulating films 15 and has external connecting terminals 17 formed by bending parts of the wirings 16. The semiconductor device unit 20 comprises the semiconductor devices 10, poles 21 for attaching the semiconductor devices 10 in a standing state by the engagement with holes 19 made through the semiconductor device 10, and side plates 22 and 23 supporting the poles 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置及び半導体装
置ユニットに係り、特に実装基板に対して略垂立状態で
実装される半導体装置及び半導体装置ユニットに関す
る。近年、半導体装置の実装密度を向上させる手段とし
て複数の半導体装置をスタック(積層)する実装構造が
注目されている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a semiconductor device unit, and more particularly to a semiconductor device and a semiconductor device unit mounted in a substantially vertical state on a mounting substrate. In recent years, a mounting structure in which a plurality of semiconductor devices are stacked has been attracting attention as a means for improving the mounting density of semiconductor devices.

【0002】また、一方で実装高密度を向上させる手段
として実装基板に対して半導体装置を立設させて実装す
る、いわゆる縦型パッケージを採用した半導体装置が提
案されている。そこで、この縦型パッケージ構造を有す
る半導体装置をスタックすることにより、更なる実装密
度の向上を図ることが考えられる。
On the other hand, there has been proposed a semiconductor device which employs a so-called vertical package in which the semiconductor device is mounted upright on a mounting substrate as a means for improving the mounting density. Therefore, it is possible to further improve the packaging density by stacking the semiconductor devices having the vertical package structure.

【0003】[0003]

【従来の技術】近年、実装高密度を向上するため実装基
板に対して半導体装置を立設させて実装する、いわゆる
縦型パッケージ構造を採用した半導体装置が提案されて
いる。この縦型半導体装置は、実装基板に対して樹脂パ
ッケージを垂立させた状態で実装しうる構成とされてい
る。
2. Description of the Related Art In recent years, there has been proposed a semiconductor device which employs a so-called vertical package structure in which a semiconductor device is mounted upright on a mounting substrate in order to improve mounting density. This vertical semiconductor device is configured to be mounted in a state where a resin package is erected on a mounting substrate.

【0004】図15は、従来における縦型半導体装置の
一例である半導体装置1を示している。同図において、
2は樹脂パッケージであり内部に半導体チップ3が封止
されている。この半導体チップ3はステージ5上に搭載
された状態で樹脂パッケージ2内に埋設された構成とさ
れている。また、4は複数のリードであり、インナーリ
ード部4aが半導体チップ3に接続されると共に、アウ
ターリード部4bが樹脂パッケージ2の一側面から外方
に向け延出した構成とされている。また、各アウターリ
ード部4bの先端所定部分は折曲されており、実装基板
6(図16,図17に現れる)への実装性を向上した構
成とされている。
FIG. 15 shows a semiconductor device 1 which is an example of a conventional vertical semiconductor device. In the figure,
A resin package 2 has a semiconductor chip 3 sealed inside. The semiconductor chip 3 is mounted on the stage 5 and embedded in the resin package 2. Reference numeral 4 denotes a plurality of leads, each having an inner lead portion 4a connected to the semiconductor chip 3 and an outer lead portion 4b extending outward from one side surface of the resin package 2. Further, a predetermined tip portion of each outer lead portion 4b is bent, so that the mountability on the mounting substrate 6 (shown in FIGS. 16 and 17) is improved.

【0005】上記構成とされた半導体装置1は、実装時
にはアウターリード部4bが実装基板と接続されるよう
樹脂パッケージ2を実装基板6に対して垂立させた状態
で実装する。このように樹脂パッケージ2を実装基板に
垂立状態で実装することにより、半導体装置1を実装基
板6に実装するのに要する実装スペースは、樹脂パッケ
ージ2のアウターリード部4bが延出している面(参照
符号2aで示す)の面積で済む。
The semiconductor device 1 having the above structure is mounted in a state where the resin package 2 is erected with respect to the mounting substrate 6 so that the outer lead portion 4b is connected to the mounting substrate during mounting. By mounting the resin package 2 on the mounting substrate in the upright state in this manner, the mounting space required for mounting the semiconductor device 1 on the mounting substrate 6 is a surface where the outer lead portion 4b of the resin package 2 extends. The area (indicated by reference numeral 2a) is sufficient.

【0006】従って、縦型の半導体装置1は、例えばQ
FP(Quad Flat package) のような樹脂パッケージの面
積の広い面を実装基板と対向させて実装する半導体装置
に比べて実装スペースを小さくすることができ、半導体
装置1の実装密度を向上させることができる。
Therefore, the vertical semiconductor device 1 has, for example, a Q
A mounting space can be made smaller than that of a semiconductor device in which a large area surface of a resin package such as a FP (Quad Flat package) is mounted so as to face a mounting substrate, and the mounting density of the semiconductor device 1 can be improved. it can.

【0007】また、図16及び図17は、更に実装密度
を向上させるために、縦型の半導体装置1を複数個並設
してユニット化したものである(以下、半導体装置1を
複数個並設してユニット化したものを半導体装置ユニッ
トという)。各図に示す半導体装置ユニット7は、6個
の縦型半導体装置1を横方向にスタック(積層)してユ
ニット化したものである。従来の半導体装置ユニット7
は、個々の半導体装置1を近接させて実装基板6に実装
することにより、半導体装置ユニット7を形成してい
た。
16 and 17 show a plurality of vertical semiconductor devices 1 arranged side by side in order to further improve the packaging density (hereinafter, a plurality of semiconductor devices 1 are arranged side by side). A unit that is installed and called a semiconductor device unit). The semiconductor device unit 7 shown in each drawing is a unit in which six vertical semiconductor devices 1 are laterally stacked. Conventional semiconductor device unit 7
The semiconductor device unit 7 is formed by mounting the individual semiconductor devices 1 close to each other on the mounting substrate 6.

【0008】[0008]

【発明が解決しようとする課題】しかるに、図15に示
した従来の半導体装置1では、外部接続端子としてリー
ド4を用いていたため、リードピッチを小さくすること
ができず、従って多数の電極を有する半導体チップ3の
パッケージとしては適用できないという問題点があっ
た。
However, in the conventional semiconductor device 1 shown in FIG. 15, since the leads 4 are used as the external connection terminals, the lead pitch cannot be reduced, and therefore, a large number of electrodes are provided. There is a problem that it cannot be applied as a package of the semiconductor chip 3.

【0009】また、従来の半導体装置1は、半導体チッ
プ3をステージ5に搭載し、更に半導体チップ3及びス
テージ5の全体を樹脂パッケージ2により封止する構成
であったため、半導体装置1が大型化してしまうという
問題点があった。更に、樹脂パッケージ2は熱伝導率が
低いため、よって半導体チップ3を樹脂パッケージ2で
封止する構成では放熱効率が良くないという問題点があ
った。
Further, in the conventional semiconductor device 1, since the semiconductor chip 3 is mounted on the stage 5 and the entire semiconductor chip 3 and the stage 5 are sealed with the resin package 2, the semiconductor device 1 becomes large. There was a problem that it would end up. Further, since the resin package 2 has a low thermal conductivity, there is a problem that the heat dissipation efficiency is not good in the configuration in which the semiconductor chip 3 is sealed with the resin package 2.

【0010】また、上記のように従来の半導体装置ユニ
ット7は、複数の半導体装置1を実装基板6に個々実装
する構成とされていたため、図16に示されるように、
実装後に各半導体装置1の実装基板6に対する高さが異
なるおそれがある。このように、個々の半導体装置1の
高さが異なる半導体装置ユニット7を小型の電子機器筐
体内に収納しようとした場合、既定されている寸法より
も半導体装置1が突出していると(図16における半導
体装置1aがこれに該当する)、これに起因して半導体
装置ユニット7を電子機器筐体内に収納できなくなるお
それがあるという問題点がある。
Further, as described above, the conventional semiconductor device unit 7 has a structure in which the plurality of semiconductor devices 1 are individually mounted on the mounting substrate 6, and therefore, as shown in FIG.
The height of each semiconductor device 1 with respect to the mounting substrate 6 may differ after mounting. As described above, when the semiconductor device units 7 in which the heights of the individual semiconductor devices 1 are different are to be housed in the small electronic device housing, the semiconductor device 1 is projected beyond the predetermined size (FIG. 16). The semiconductor device 1a in 1 corresponds to this), and there is a problem that the semiconductor device unit 7 may not be able to be housed in the electronic device housing due to this.

【0011】また、逆に既定されている寸法よりも半導
体装置1が低い場合(図16における半導体装置1bが
これに該当する)には、リード4(具体的にはアウター
リード部4b)が潰された状態となり、実装基板6との
電気的接続が不良となるおそれがあるという問題点があ
る。
On the contrary, when the semiconductor device 1 is lower than the predetermined size (the semiconductor device 1b in FIG. 16 corresponds to this), the lead 4 (specifically, the outer lead portion 4b) is crushed. There is a problem in that the electrical connection with the mounting substrate 6 may become defective due to the above-mentioned state.

【0012】本発明は上記の点に鑑みてなされたもので
あり、小型化を図ると共に放熱効率を向上させた縦型の
半導体装置を提供することを目的とする。また、本発明
の他の目的は、組み立て性及び実装性の向上を図った半
導体装置を提供することにある。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a vertical semiconductor device which is downsized and has improved heat dissipation efficiency. Another object of the present invention is to provide a semiconductor device with improved assemblability and mountability.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
に本発明では、下記の各手段を講じたことを特徴とする
ものである。請求項1記載の発明に係る半導体装置は、
半導体チップと、絶縁フィルムに前記半導体チップが搭
載されており、前記絶縁フィルム上に前記半導体チップ
と電気的に接続される配線が形成されると共に、前記配
線の一部が折曲形成されて外部接続端子部を形成してな
る基板とを具備してなることを特徴とするものである。
In order to solve the above-mentioned problems, the present invention is characterized by the following means. A semiconductor device according to the invention of claim 1 is
A semiconductor chip and the semiconductor chip are mounted on an insulating film, and wiring electrically connected to the semiconductor chip is formed on the insulating film, and a part of the wiring is bent to form an external component. And a substrate having a connection terminal portion formed thereon.

【0014】また、請求項2記載の発明では、請求項1
記載の半導体装置において、前記配線の折曲部分におい
ては、前記絶縁フィルムが除去されていることを特徴と
するものである。
According to the invention described in claim 2,
In the semiconductor device described above, the insulating film is removed at a bent portion of the wiring.

【0015】また、請求項3記載の発明では、請求項1
または2記載の半導体装置において、前記配線の一部が
樹脂により被覆されていることを特徴とするものであ
る。また、請求項4記載の発明では、請求項1乃至3の
いずれかに記載の半導体装置において、前記基板が実装
基板に対して略垂立状態で実装される構成としたことを
特徴とするものである。
According to the invention of claim 3, the invention according to claim 1
Alternatively, in the semiconductor device according to the second aspect, a part of the wiring is covered with a resin. The invention according to claim 4 is characterized in that, in the semiconductor device according to any one of claims 1 to 3, the substrate is mounted in a substantially vertical state with respect to a mounting substrate. Is.

【0016】また、請求項5記載の発明では、請求項1
乃至4のいずれかに記載の半導体装置において、前記半
導体チップの一部が、前記基板から外部に露出する構成
としたことを特徴とするものである。
According to the invention of claim 5, claim 1
The semiconductor device according to any one of items 1 to 4, wherein a part of the semiconductor chip is exposed to the outside from the substrate.

【0017】また、請求項6記載の発明では、請求項1
乃至5のいずれかに記載の半導体装置において、前記基
板に前記半導体チップの配設位置よりも外側に向け延出
する延出部を形成すると共に、前記延出部に取付部を形
成したことを特徴とするものである。
According to the invention described in claim 6,
5. In the semiconductor device according to any one of 5 to 5, an extension portion extending outward from a position where the semiconductor chip is arranged is formed on the substrate, and an attachment portion is formed on the extension portion. It is a feature.

【0018】また、請求項7記載の発明では、請求項6
記載の半導体装置において、前記取付部が孔であること
を特徴とするものである。また、請求項8記載の発明に
係る半導体装置ユニットは、請求項6または7記載の複
数の半導体装置と、前記半導体装置に形成された取付部
と係合し、前記半導体装置を立設状態で装着する装着部
材と、前記装着部材を保持する保持部材とを具備するこ
とを特徴とするものである。
According to the invention described in claim 7, claim 6
In the semiconductor device described above, the mounting portion is a hole. According to an eighth aspect of the present invention, there is provided a semiconductor device unit in which the plurality of semiconductor devices according to the sixth or seventh aspect are engaged with a mounting portion formed on the semiconductor device, and the semiconductor device is in a standing state. It is characterized by comprising a mounting member to be mounted and a holding member for holding the mounting member.

【0019】また、請求項9記載の発明では、請求項8
記載の半導体装置ユニットにおいて、前記装着部材とし
て、前記半導体装置の装着位置に前記取付部と係合する
溝部が形成されたポールを用いたことを特徴とするもの
である。
According to the invention described in claim 9,
In the semiconductor device unit described above, as the mounting member, a pole having a groove portion that engages with the mounting portion is formed at a mounting position of the semiconductor device is used.

【0020】更に、請求項10記載の発明では、請求項
9記載の半導体装置ユニットにおいて、前記ポールに固
定部材を嵌入させ、前記固定部材により前記ポールに装
着された前記半導体装置を固定する構成としたことを特
徴とするものである。
According to a tenth aspect of the present invention, in the semiconductor device unit according to the ninth aspect, a fixing member is fitted into the pole, and the semiconductor device mounted on the pole is fixed by the fixing member. It is characterized by having done.

【0021】[0021]

【作用】上記の各手段は下記のように作用する。請求項
1記載の発明によれば、基板に形成される配線は絶縁フ
ィルム上に形成されるため、リードフレームから形成さ
れるリードに比べて隣接する配線のピッチを小さくする
ことができ、多数の電極を有する半導体チップに対応す
ることが可能となる。
The above-mentioned means operate as follows. According to the invention described in claim 1, since the wiring formed on the substrate is formed on the insulating film, the pitch of the adjacent wiring can be made smaller than that of the leads formed from the lead frame, and a large number of wirings can be formed. It becomes possible to deal with a semiconductor chip having an electrode.

【0022】また、外部接続端子部は配線の一部を折曲
することにより形成されるため、容易に外部接続端子部
形成できると共に、半導体装置の構造の簡単化を図るこ
とができる。更に、半導体チップは絶縁フィルムに搭載
された構成であるため別個にステージを設ける必要はな
く、また絶縁フィルムは半導体チップを保護する機能を
奏するため、樹脂パッケージを封することができるた
め、半導体装置の薄型化を図ることができる。
Since the external connection terminal portion is formed by bending a part of the wiring, the external connection terminal portion can be easily formed and the structure of the semiconductor device can be simplified. Further, since the semiconductor chip is mounted on the insulating film, it is not necessary to separately provide a stage, and since the insulating film has a function of protecting the semiconductor chip, the resin package can be sealed, so that the semiconductor device Can be made thinner.

【0023】また、請求項2記載の発明によれば、配線
の折曲部分において絶縁フィルムを除去することによ
り、配線に可撓性を持たせることができる。よって、外
部接続端子として機能する配線部分に高さのバラツキが
あっても、配線が可撓性することによりこのバラツキを
吸収することができ、実装時において実装基板との電気
的接続を確実に行うことができる。
According to the second aspect of the present invention, the wiring can be made flexible by removing the insulating film at the bent portion of the wiring. Therefore, even if there is a variation in height in the wiring portion that functions as an external connection terminal, the variation in the wiring can be absorbed by the flexibility of the wiring, and the electrical connection with the mounting board can be ensured during mounting. It can be carried out.

【0024】また、請求項3記載の発明によれば、配線
の一部が樹脂により被覆されることにより、配線の損傷
を防止することができる。また、請求項4記載の発明に
よれば、基板が実装基板に対して略垂立状態で実装され
ることにより、実装基板における半導体装置の実装面積
を小さくすることができる。
Further, according to the third aspect of the invention, since the wiring is partially covered with the resin, it is possible to prevent the wiring from being damaged. Further, according to the invention of claim 4, the board is mounted in a substantially vertical state with respect to the mounting board, so that the mounting area of the semiconductor device on the mounting board can be reduced.

【0025】また、請求項5記載の発明によれば、半導
体チップの一部を基板から外部に露出させたことによ
り、半導体チップの放熱性を向上させることができる。
また、請求項6記載の発明によれば、基板に半導体チッ
プの配設位置よりも外側に向け延出延出部を形成すると
共に、この延出部に取付部を形成することにより、この
取付部を用いて半導体装置を実装することが可能とな
り、半導体装置の実装性を向上させることができる。
According to the fifth aspect of the invention, the heat dissipation of the semiconductor chip can be improved by exposing a part of the semiconductor chip from the substrate to the outside.
According to the invention as set forth in claim 6, by forming the extension part extending outward from the position where the semiconductor chip is arranged on the substrate, and forming the attachment part on the extension part, the attachment is achieved. The semiconductor device can be mounted using the section, and the mountability of the semiconductor device can be improved.

【0026】また、請求項7記載の発明によれば、取付
部を孔により構成したため、簡単な構成で取付部を実現
することができる。また、請求項8記載の発明によれ
ば、複数の半導体装置は保持部材に保持された装着部材
に取付部が係合することにより装着部材に装着される。
このため、複数の半導体装置を立設状態で確実に積層す
ることが可能となる。
According to the invention of claim 7, since the mounting portion is formed by the hole, the mounting portion can be realized with a simple structure. According to the invention of claim 8, the plurality of semiconductor devices are mounted on the mounting member by engaging the mounting portion held by the holding member with the mounting portion.
Therefore, it is possible to reliably stack a plurality of semiconductor devices in a standing state.

【0027】更に、請求項9及び10記載の発明によれ
ば、装着部材として半導体装置の装着位置に取付部と係
合する溝部が形成されたポールを用いたことにより、簡
単な構成で複数の半導体装置を立設状態で積層すること
ができる。
Further, according to the ninth and tenth aspects of the present invention, by using as the mounting member a pole having a groove portion that engages with the mounting portion at the mounting position of the semiconductor device is used, a plurality of poles can be formed with a simple structure. The semiconductor devices can be stacked in an upright state.

【0028】[0028]

【実施例】次に本発明の実施例について図面と共に説明
する。図1及び図2は本発明の一実施例である半導体装
置10を示している。この半導体装置10は実装基板1
1(図4に図示される)に対して立設配設される縦型半
導体装置であり、半導体チップ12,基板13,樹脂部
材14等により構成される極めて簡単な構成とされてい
る。
Next, an embodiment of the present invention will be described with reference to the drawings. 1 and 2 show a semiconductor device 10 which is an embodiment of the present invention. This semiconductor device 10 has a mounting board 1
1 (illustrated in FIG. 4), which is a vertical semiconductor device provided upright, and has an extremely simple configuration including a semiconductor chip 12, a substrate 13, a resin member 14, and the like.

【0029】基板13は、絶縁フィルム15の片面15
a(本実施例では外側の面。以下、配線形成面という)
に所定のパターンで配線16を形成した構成の、いわゆ
るTAB(Tape Automated Bonding)テープである。半導
体チップ12は、基板13を構成する絶縁フィルム15
の配線形成面と反対側の面15b(以下、チップ搭載面
という)上に搭載される。
The substrate 13 has one side 15 of the insulating film 15.
a (outer surface in this embodiment; hereinafter referred to as wiring formation surface)
This is a so-called TAB (Tape Automated Bonding) tape having a structure in which the wiring 16 is formed in a predetermined pattern. The semiconductor chip 12 has an insulating film 15 that constitutes the substrate 13.
It is mounted on the surface 15b (hereinafter referred to as the chip mounting surface) opposite to the wiring forming surface.

【0030】また、基板13の半導体チップ12が搭載
される位置には、配線16と電気的に接続されたスルー
ホール(図示せず)が形成されており、半導体チップ1
2に形成されているバンプ(図示せず)はこのスルーホ
ール上部にフリップ・チップ接合される。これにより、
半導体チップ12と配線16との電気的接続が行われる
構成となっている。
In addition, a through hole (not shown) electrically connected to the wiring 16 is formed at a position where the semiconductor chip 12 is mounted on the substrate 13, and the semiconductor chip 1 is formed.
The bumps (not shown) formed in 2 are flip-chip bonded to the upper portions of the through holes. This allows
The semiconductor chip 12 and the wiring 16 are electrically connected.

【0031】また、上記の基板13は可撓性を有してお
り、自在に折曲できる構成となっている。本実施例で
は、実装時において半導体装置10を実装基板11に接
続する部位(図における下端部位)において基板13を
折曲し、この折曲された先端部分における絶縁フィルム
15aを半導体チップ12に接着した構成としている。
The substrate 13 is flexible and can be bent freely. In this embodiment, the substrate 13 is bent at the portion (the lower end portion in the drawing) where the semiconductor device 10 is connected to the mounting substrate 11 during mounting, and the insulating film 15a at the bent tip portion is bonded to the semiconductor chip 12. It has been configured.

【0032】更に、折曲部位においては絶縁フィルム1
5を除去しており、配線16のみが略U字状に折曲され
た状態となっている。この折曲部位は実装基板11に接
続される部位であり、以後配線16のこの部位を外部接
続端子17という。また、上記のように外部接続端子1
7の形成位置には絶縁フィルム15は配設されていない
ため、外部接続端子17は図中上下方向に可撓可能な構
成となっている。尚、絶縁フィルム15の除去作業は、
エッチング等を用いることにより容易に行うことができ
る。
Further, the insulating film 1 is provided at the bent portion.
5 is removed, and only the wiring 16 is bent into a substantially U shape. This bent portion is a portion connected to the mounting board 11, and hereinafter, this portion of the wiring 16 is referred to as an external connection terminal 17. In addition, as described above, the external connection terminal 1
Since the insulating film 15 is not disposed at the position where 7 is formed, the external connection terminal 17 is configured to be flexible in the vertical direction in the figure. The work of removing the insulating film 15 is
It can be easily performed by using etching or the like.

【0033】また、基板13の上端部には半導体チップ
12の配設位置より上方に延出した延出部18が形成さ
れており、この延出部18には取付部となる取付孔19
が形成されている。この取付孔19は、単に絶縁フィル
ム15に孔を穿設するだけでよいため、容易に形成する
ことができる(尚、この取付孔19については後に詳述
する)。
Further, an extension portion 18 extending upward from the position where the semiconductor chip 12 is disposed is formed at the upper end of the substrate 13, and the extension portion 18 has a mounting hole 19 serving as a mounting portion.
Are formed. The mounting hole 19 can be easily formed because it is only necessary to form a hole in the insulating film 15 (the mounting hole 19 will be described later in detail).

【0034】また、絶縁フィルム15の配線形成面15
aには樹脂部材14が配設されている。この樹脂部材1
4は、例えばエポキシ樹脂等よりなり、配線16を保護
する機能を奏する。よって、配線16が絶縁フィルム1
5の外側に形成されていても、配線16が損傷すること
を確実に防止することができる。
The wiring forming surface 15 of the insulating film 15
A resin member 14 is provided at a. This resin member 1
Reference numeral 4 is made of, for example, an epoxy resin or the like, and has a function of protecting the wiring 16. Therefore, the wiring 16 is the insulating film 1.
Even if the wiring 16 is formed outside the wiring 5, it is possible to reliably prevent the wiring 16 from being damaged.

【0035】更に、樹脂部材14は配線16を保護する
ために配設されるものであり、半導体チップ12を封止
する必要はないため、その厚さは半導体チップ全体を封
止する従来構成の半導体装置1(図15参照)に比べて
薄くすることができる。よって、半導体装置10の薄型
化を図ることができる。
Further, since the resin member 14 is provided to protect the wiring 16 and it is not necessary to seal the semiconductor chip 12, the thickness thereof is the same as that of the conventional structure for sealing the entire semiconductor chip. It can be made thinner than the semiconductor device 1 (see FIG. 15). Therefore, the semiconductor device 10 can be thinned.

【0036】一方、半導体チップ12は、その一面(図
1における左側面)は絶縁フィルム15と当接すること
により保護されており、また他面(図1における右側
面)の一部は絶縁フィルム15aにより保護されてい
る。従って、半導体チップ12の保護は絶縁フィルム1
5,15aにより確実に行うことができる。また、半導
体チップ12の絶縁フィルム15,15aに覆われてい
ない部位、即ち外部に対して露出した部位においては、
半導体チップ12で発生する熱は効率よく外部に放熱さ
れるため、放熱効率を向上させることができる。
On the other hand, one surface of the semiconductor chip 12 (left side surface in FIG. 1) is protected by abutting the insulating film 15, and part of the other surface (right side surface in FIG. 1) is an insulating film 15a. Protected by. Therefore, the semiconductor chip 12 is protected by the insulating film 1
5, 15a can be surely performed. Further, in a portion of the semiconductor chip 12 not covered with the insulating films 15 and 15a, that is, a portion exposed to the outside,
Since the heat generated in the semiconductor chip 12 is efficiently radiated to the outside, the heat radiation efficiency can be improved.

【0037】尚、放熱効率をさほど必要としない半導体
チップの場合には、図1に一点鎖線で示す部分に樹脂部
材を配設することにより、半導体チップ12の保護をよ
り強化した構成としてもよい。上記したように、半導体
装置10は、TABテープとして構成される基板13に
半導体チップ12を搭載すると共に、基板13の一部を
折曲形成して外部接続端子17を形成した構成であるた
め、極めて簡単な構成である。また、半導体チップ12
の保護を基板13を構成する絶縁フィルム15,15a
を利用して行うことにより、半導体装置10の薄型化を
図っている。更に、半導体チップ12の絶縁フィルム1
5が配設されていない部分においては、効率的に半導体
チップ12で配設した熱を放熱することができるため、
放熱特性を向上させることもできる。
In the case of a semiconductor chip which does not require a high heat dissipation efficiency, a resin member may be arranged in the portion indicated by the one-dot chain line in FIG. 1 to further protect the semiconductor chip 12. . As described above, the semiconductor device 10 has the configuration in which the semiconductor chip 12 is mounted on the substrate 13 configured as a TAB tape and the external connection terminal 17 is formed by bending a part of the substrate 13. It has an extremely simple structure. In addition, the semiconductor chip 12
Insulating films 15 and 15a for protecting the substrate 13
The thickness of the semiconductor device 10 is reduced by using this method. Furthermore, the insulating film 1 of the semiconductor chip 12
In the portion where 5 is not arranged, the heat arranged in the semiconductor chip 12 can be efficiently dissipated,
The heat dissipation characteristics can also be improved.

【0038】図3は、図1及び図2に示した半導体装置
10の変形例である半導体装置10Aを示している。図
1及び図2に示す半導体装置10では、取付部となる取
付孔19を穿設する構成を示した。しかるに、一般にT
ABテープには位置決め孔であるスプロケットホール1
9Aが予め形成されている。本変形例では、このスプロ
ケットホール19Aを取付孔として用いるものである。
この構成とすることにより、スプロケットホール19A
と別個に取付孔19を穿設する必要がなくなり、半導体
装置10Aの製造工程の簡単化を図ることができる。
FIG. 3 shows a semiconductor device 10A which is a modification of the semiconductor device 10 shown in FIGS. In the semiconductor device 10 shown in FIGS. 1 and 2, the mounting hole 19 serving as the mounting portion is formed. However, in general, T
Sprocket hole 1 which is a positioning hole on the AB tape
9A is formed in advance. In this modification, this sprocket hole 19A is used as a mounting hole.
With this configuration, the sprocket hole 19A
Since it is not necessary to separately provide the mounting hole 19, the manufacturing process of the semiconductor device 10A can be simplified.

【0039】続いて、上記構成とされた半導体装置10
を立設状態で横方向に積層した構成の半導体装置ユニッ
トについて説明する。図4及び図5は、本発明の第1実
施例である半導体装置ユニット20を示している。図4
は半導体装置10を装着した状態の半導体装置ユニット
20を示しており、また図5は半導体装置ユニット20
を装着していない状態の半導体装置ユニット20を示し
ている。
Subsequently, the semiconductor device 10 having the above-mentioned structure
A semiconductor device unit having a configuration in which (1) is vertically stacked is described. 4 and 5 show a semiconductor device unit 20 which is a first embodiment of the present invention. FIG.
Shows the semiconductor device unit 20 with the semiconductor device 10 mounted, and FIG. 5 shows the semiconductor device unit 20.
It shows the semiconductor device unit 20 in a state in which is not attached.

【0040】半導体装置ユニット20は、複数の半導体
装置10と、装着部材となるポール21と、保持部材と
なる側板22,23及び天板24等により構成されてい
る。ポール21の径寸法は、半導体装置10に形成され
ている取付孔19の径寸法より若干大きな径寸法とされ
ている。
The semiconductor device unit 20 is composed of a plurality of semiconductor devices 10, a pole 21 as a mounting member, side plates 22 and 23 as a holding member, a top plate 24, and the like. The diameter of the pole 21 is slightly larger than the diameter of the mounting hole 19 formed in the semiconductor device 10.

【0041】また、ポール21の半導体装置10が装着
される装着位置には延出部18と係合する溝部25が形
成されている。また、側板22,23にはポール21を
挿通する挿通孔26,27が形成されている。更に、天
板24は離間配設される側板22,23の上部に配設さ
れて、各側板22,23を固定する機能を奏する。
Further, a groove portion 25 that engages with the extending portion 18 is formed at the mounting position of the pole 21 where the semiconductor device 10 is mounted. Further, the side plates 22 and 23 are formed with insertion holes 26 and 27 through which the pole 21 is inserted. Further, the top plate 24 is arranged above the side plates 22 and 23 which are arranged apart from each other, and has a function of fixing the side plates 22 and 23.

【0042】上記構成の半導体装置ユニット20を組み
立てるには、先ずポール21を半導体装置10に形成さ
れている取付孔19に挿入すると共に、溝部25に半導
体装置10に形成されている延出部18を嵌入する。こ
れにより、各半導体装置10はポール21に装着された
状態となる。
To assemble the semiconductor device unit 20 having the above structure, first, the pole 21 is inserted into the mounting hole 19 formed in the semiconductor device 10, and the extending portion 18 formed in the semiconductor device 10 is formed in the groove 25. Insert. As a result, each semiconductor device 10 is attached to the pole 21.

【0043】また、複数の半導体装置10をポール21
に装着した状態において、ポール21の両側から固定用
円盤28,29を挿通する。この固定用円盤28,29
は、ポール21に強く嵌入するよう構成されている。し
かるに、強く移動付勢することによりポール21に沿っ
て移動可能な構成とされている。
The plurality of semiconductor devices 10 are connected to the pole 21.
The fixing disks 28 and 29 are inserted from both sides of the pole 21 in the state of being attached to the. This fixing disk 28,29
Are configured to fit tightly into the pole 21. However, it is configured such that it can be moved along the pole 21 by being strongly biased.

【0044】上記のようにポール21に複数の半導体装
置10及び固定用円盤28,29を装着すると、ポール
21の両側より側板22,23を装着する。この際、各
側板22,23に形成されている挿通孔26,27にポ
ール21は挿通される。次に、側板22,23の上部に
テン板24を接着する。これにより、各側板22,23
は固定された状態となる。
When the plurality of semiconductor devices 10 and the fixing disks 28 and 29 are mounted on the pole 21 as described above, the side plates 22 and 23 are mounted from both sides of the pole 21. At this time, the pole 21 is inserted into the insertion holes 26 and 27 formed in the side plates 22 and 23. Next, the ten plate 24 is adhered to the upper portions of the side plates 22 and 23. Thereby, each side plate 22, 23
Is fixed.

【0045】更に、ポール21に挿通されている固定用
円盤28,29を外側に向け移動させ、各側板22,2
3の内側面に当接させる。これにより、側板22,23
に対してポール21も固定された状態となり、半導体装
置ユニット20が完成する。上記のように、半導体装置
ユニット20は、ポール21、側板22,23、天板2
4、及び固定用円盤28,29等よりなる簡単な構成で
あり、また組み立ても上記のように容易に行うことがで
きる。
Further, the fixing disks 28 and 29 inserted through the pole 21 are moved outward to move the side plates 22 and 2 respectively.
The inner surface of 3 is contacted. Thereby, the side plates 22, 23
On the other hand, the pole 21 is also fixed, and the semiconductor device unit 20 is completed. As described above, the semiconductor device unit 20 includes the pole 21, the side plates 22 and 23, and the top plate 2.
4 and the fixing disks 28 and 29 have a simple structure, and the assembly can be easily performed as described above.

【0046】一方、半導体装置ユニット20は、組み立
てられた状態において各側板22,23の下端位置に対
し、各半導体装置10の外部接続端子17の下端部が若
干量(図4に矢印Hで示す量)だけ突出するよう構成さ
れている。従って、各側板22,23の下端を実装基板
11に当接された状態において、外部接続端子17は矢
印Hで示す量だけ押圧されることとなる。
On the other hand, in the assembled state of the semiconductor device unit 20, the lower end portion of the external connection terminal 17 of each semiconductor device 10 is slightly larger than the lower end positions of the side plates 22 and 23 (indicated by an arrow H in FIG. 4). It is configured to project by the amount). Therefore, when the lower ends of the side plates 22 and 23 are in contact with the mounting board 11, the external connection terminals 17 are pressed by the amount indicated by the arrow H.

【0047】前記したように、外部接続端子17の形成
部分には絶縁フィルム15は配設されてはおらず可撓し
易い構成となっている。よって、上記のように外部接続
端子17が押圧されることにより、外部接続端子17は
可撓した状態で実装基板11に形成された電極部(図示
せず)に接続されることとなる。
As described above, the insulating film 15 is not provided in the portion where the external connection terminal 17 is formed, and the structure is such that it is flexible. Therefore, by pressing the external connection terminal 17 as described above, the external connection terminal 17 is flexibly connected to the electrode portion (not shown) formed on the mounting substrate 11.

【0048】この際、取付孔19、溝部25,挿通孔2
6,27等の形成位置に誤差が存在すること等により、
外部接続端子17の高さにバラツキが生じていても、こ
のバラツキは外部接続端子17は可撓することにより吸
収される。よって、外部接続端子17と実装基板11と
の電気的接続を確実に行うことができ、複数の半導体装
置10を一括的に実装する半導体装置ユニット20であ
っても、実装性の向上を図ることができる。
At this time, the mounting hole 19, the groove 25, the insertion hole 2
Due to the existence of errors in the formation positions of 6, 27, etc.,
Even if the height of the external connection terminals 17 varies, the variation is absorbed by the flexibility of the external connection terminals 17. Therefore, the electrical connection between the external connection terminal 17 and the mounting substrate 11 can be surely made, and the mountability of the semiconductor device unit 20 that collectively mounts the plurality of semiconductor devices 10 can be improved. You can

【0049】図6及び図7は、本発明の第2実施例であ
る半導体装置ユニット30を示している。尚、図6及び
図7において、図4及び図5に示した第1実施例である
半導体装置ユニット20と同一構成については、同一符
号を付してその説明を省略する。
FIG. 6 and FIG. 7 show a semiconductor device unit 30 which is a second embodiment of the present invention. 6 and 7, the same components as those of the semiconductor device unit 20 according to the first embodiment shown in FIGS. 4 and 5 are designated by the same reference numerals and the description thereof will be omitted.

【0050】本実施例に係る半導体装置ユニット30
は、装着部材31をポール32と、このポール32に挿
通される複数のスペーサ33とにより構成したことを特
徴とするものである。ポール32は、第1実施例に係る
半導体装置ユニット20に設けられたポール21と同様
に半導体装置10に形成されている取付孔19の径寸法
より若干大きな径寸法とされている。また、スペーサ3
3は装着状態における所定の半導体装置10の離間ピッ
トと略等しい長さを有すると共に、ポール32に挿通さ
れうるようパイプ形状とされている。
The semiconductor device unit 30 according to the present embodiment.
Is characterized in that the mounting member 31 is composed of a pole 32 and a plurality of spacers 33 inserted into the pole 32. The pole 32 has a diameter slightly larger than the diameter of the mounting hole 19 formed in the semiconductor device 10, like the pole 21 provided in the semiconductor device unit 20 according to the first embodiment. In addition, the spacer 3
The reference numeral 3 has a length substantially equal to the spacing pit of the predetermined semiconductor device 10 in the mounted state, and has a pipe shape so that it can be inserted into the pole 32.

【0051】上記構成の半導体装置ユニット30を組み
立てるには、先ずポール32に半導体装置10とスペー
サ33とを交互に挿通する。これにより、各半導体装置
10及びスペーサ33はポール32に装着された状態と
なる。また、複数の半導体装置10及びスペーサ33を
ポール32に装着した状態において、ポール32の両側
から固定用円盤28,29を挿通する。続いて、各側板
22,23に形成されている挿通孔26,27にポール
32を挿通することにより、ポール32を側板22,2
3を装着する。次に、側板22,23の上部にテン板2
4を接着し各側板22,23は固定する。
To assemble the semiconductor device unit 30 having the above structure, first, the semiconductor device 10 and the spacer 33 are alternately inserted into the pole 32. As a result, each semiconductor device 10 and the spacer 33 are attached to the pole 32. Further, with the plurality of semiconductor devices 10 and the spacers 33 mounted on the pole 32, the fixing disks 28 and 29 are inserted from both sides of the pole 32. Then, by inserting the pole 32 into the insertion holes 26 and 27 formed in the side plates 22 and 23, the pole 32 is inserted into the side plates 22 and 2.
Wear 3. Next, the ten plate 2 is placed on the side plates 22 and 23.
4 is adhered and the side plates 22 and 23 are fixed.

【0052】更に、ポール32に挿通されている固定用
円盤28,29を移動して側板22,23に対してポー
ル32を固定し、これにより半導体装置ユニット20が
完成する。上記構成とされた半導体装置ユニット30に
よれば、複数の半導体装置10は取付孔19が形成され
た延出部18がスペーサ33に挟まれてクランプされる
ため、隣接する半導体装置10の配設位置を一定に保つ
ことができる。
Further, the fixing disks 28 and 29 inserted through the pole 32 are moved to fix the pole 32 to the side plates 22 and 23, whereby the semiconductor device unit 20 is completed. According to the semiconductor device unit 30 configured as described above, since the plurality of semiconductor devices 10 are clamped by the extension portions 18 having the mounting holes 19 formed therebetween being sandwiched by the spacers 33, the adjacent semiconductor devices 10 are arranged. Position can be kept constant.

【0053】このため、隣接する半導体装置10同志が
干渉することを防止でき、また実装基板11に対する各
半導体装置10の位置決めを確実に行うことができる。
更に、スペーサ33が半導体装置10をクランプする機
能も奏するため、装着部材31の構成の簡単化を図るこ
とができる。
Therefore, the adjacent semiconductor devices 10 can be prevented from interfering with each other, and the semiconductor devices 10 can be reliably positioned with respect to the mounting substrate 11.
Further, since the spacer 33 also has a function of clamping the semiconductor device 10, the configuration of the mounting member 31 can be simplified.

【0054】図8は本発明の第3実施例である半導体装
置ユニット40を示している。尚、図8には半導体装置
ユニット40の装着部材41及び保持部材42のみを示
し、半導体装置10の図示は省略している。本実施例に
係る半導体装置ユニット40は、装着部材と保持部材と
を一体化したことを特徴とするものである。図8(A)
は装着部材41と保持部材となる側板42a,42bと
を一体化した部材(以下、枠体43という)の展開図で
あり、また図8(B)は枠体43の組み立て状態を示す
図である。
FIG. 8 shows a semiconductor device unit 40 which is a third embodiment of the present invention. Note that FIG. 8 shows only the mounting member 41 and the holding member 42 of the semiconductor device unit 40, and the illustration of the semiconductor device 10 is omitted. The semiconductor device unit 40 according to the present embodiment is characterized in that the mounting member and the holding member are integrated. FIG. 8 (A)
FIG. 8 is a development view of a member (hereinafter referred to as a frame body 43) in which the mounting member 41 and the side plates 42a and 42b serving as holding members are integrated, and FIG. 8B is a view showing an assembled state of the frame body 43. is there.

【0055】図8(A)に示されるように、組み立て前
において枠体43は矩形状の金属製板状部材45であ
り、図中実線Aで示す位置を切断することにより装着部
材41が形成されると共に、所定位置に孔44が穿設さ
れている。上記の金属製板状部材45は、図8(A)に
破線B〜Dで示す位置で折曲させることにより、図8
(B)に示す枠体43が形成される。各図から明らかな
ように、金属製板状部材45の破線Bより左側部分が側
板42aとなり、金属製板状部材45の破線Cより右側
部分が側板42bとなる。また、組み立てられた状態に
おいて、装着部材41の図中左側端部は孔44に挿入さ
れ支持される。
As shown in FIG. 8A, the frame 43 is a rectangular metal plate member 45 before assembly, and the mounting member 41 is formed by cutting the position shown by the solid line A in the drawing. At the same time, a hole 44 is formed at a predetermined position. The metal plate member 45 is bent at the positions indicated by broken lines B to D in FIG.
The frame body 43 shown in (B) is formed. As is clear from each figure, the left side portion of the metal plate member 45 from the broken line B is the side plate 42a, and the right side portion of the metal plate member 45 from the broken line C is the side plate 42b. Further, in the assembled state, the left end portion of the mounting member 41 in the drawing is inserted into and supported by the hole 44.

【0056】半導体装置10の枠体43への装着は、先
ず破線C,Dの位置で折曲形成を行った後に、装着部材
41に半導体装置10を挿通し、その後に破線Bの位置
で折曲形成を行えばよい。上記したように、本実施例に
係る半導体装置ユニット40は、装着部材41と保持部
材となる側板42a,42bとを一体化したことによ
り、半導体ユニット40の構造を簡単化することができ
る。
The semiconductor device 10 is mounted on the frame body 43 by first forming a bend at the positions of broken lines C and D, then inserting the semiconductor device 10 into the mounting member 41, and then folding at the position of broken line B. It is sufficient to perform music formation. As described above, in the semiconductor device unit 40 according to the present embodiment, the structure of the semiconductor unit 40 can be simplified by integrating the mounting member 41 and the side plates 42a and 42b serving as holding members.

【0057】図9は本発明の第4実施例である半導体装
置ユニット50を示している。尚、図9には半導体装置
ユニット50の装着部材及び保持部材のみを示し、半導
体装置10の図示は省略している。本実施例において
は、装着部材としてコイルスプリング部材51を用いた
ことを特徴とするものである。このコイルスプリング部
材51は、その両端部を保持部材となる側板52,53
に固定されている。
FIG. 9 shows a semiconductor device unit 50 which is a fourth embodiment of the present invention. It should be noted that FIG. 9 shows only the mounting member and the holding member of the semiconductor device unit 50, and the illustration of the semiconductor device 10 is omitted. The present embodiment is characterized in that a coil spring member 51 is used as a mounting member. The coil spring member 51 has side plates 52 and 53, both ends of which are holding members.
It is fixed to.

【0058】また、このコイルスプリング部材51は、
その左右位置において図10(A)に矢印で示すように
折り曲げ力を印加することにより、図10(B)に示さ
れるように間隙部54を形成する。半導体装置10に形
成された延出部18をこの間隙部54に挟み込み、上記
折り曲げ力を解除することにより、半導体装置10はコ
イルスプリング部材51に装着固定される。
The coil spring member 51 is
By applying a bending force as shown by an arrow in FIG. 10 (A) at the left and right positions, a gap portion 54 is formed as shown in FIG. 10 (B). The semiconductor device 10 is mounted and fixed to the coil spring member 51 by sandwiching the extending portion 18 formed in the semiconductor device 10 in the gap portion 54 and releasing the bending force.

【0059】上記のように、装着部材としてコイルスプ
リング部材51を用い、半導体装置10の取付部となる
延出部18をこのコイルスプリング部材51に挟むこと
により固定する構成としたことにより、簡単かつ確実に
半導体装置10を固定することが可能となる。また、他
の実施例で必要とされた取付孔19,固定用円盤28,
29は不要となるため、部品点数の削減を図ることがで
き半導体装置ユニット50の低コスト化を図ることがで
きる。
As described above, the coil spring member 51 is used as the mounting member, and the extending portion 18 serving as the mounting portion of the semiconductor device 10 is fixed by being sandwiched between the coil spring member 51. The semiconductor device 10 can be securely fixed. Further, the mounting hole 19, the fixing disk 28, which is required in the other embodiments,
Since 29 is unnecessary, the number of parts can be reduced and the cost of the semiconductor device unit 50 can be reduced.

【0060】図11は本発明の第5実施例である半導体
装置ユニット60を示している。本実施例に係る半導体
装置ユニット60は、平板状の保持部材61に、同じく
平板状の複数の装着部材62を略垂下状態で配設すると
共に、この装着部材62に半導体装置10を固定する構
成としたことを特徴とするものである。
FIG. 11 shows a semiconductor device unit 60 which is a fifth embodiment of the present invention. In the semiconductor device unit 60 according to the present embodiment, a plurality of plate-like mounting members 62 are arranged in a substantially flat state on a plate-like holding member 61, and the semiconductor device 10 is fixed to the mount members 62. It is characterized by that.

【0061】保持部材61及び装着部材62は、共に熱
伝導性の良好な金属材料(例えばアルミニウム等)によ
り形成されており、接着或いは溶接等により、或いは一
体成形することにより図12に示されるような櫛歯状の
形状に成形されている。また、本実施例においては、半
導体装置10に搭載された半導体チップ12を熱伝導性
の良好な接着材を用いて装着部材62に接着することに
より、半導体装置10を装着部材62に固定した構成と
されている。
The holding member 61 and the mounting member 62 are both formed of a metal material having good thermal conductivity (eg, aluminum), and are bonded or welded, or integrally molded, as shown in FIG. It is shaped like a comb. Further, in the present embodiment, the semiconductor chip 12 mounted on the semiconductor device 10 is fixed to the mounting member 62 by adhering the semiconductor chip 12 to the mounting member 62 using an adhesive having good thermal conductivity. It is said that.

【0062】上記構成とされた半導体装置ユニット60
によれば、保持部材61から略垂下状態で配設された装
着部材62に半導体装置10を固定したことにより、各
半導体装置10の位置決めを確実に行うことができ、隣
接する半導体装置10間で干渉が生じることを防止する
ことができる。
The semiconductor device unit 60 having the above structure
According to this, by fixing the semiconductor device 10 to the mounting member 62 arranged in a substantially hanging state from the holding member 61, each semiconductor device 10 can be reliably positioned, and the adjacent semiconductor devices 10 can be positioned. It is possible to prevent interference.

【0063】また、保持部材61及び装着部材62は共
に熱伝導性の良好な材料により形成されており、また半
導体装置10を装着部材62に接着する接着剤も熱伝導
性の良好なものに選定されている。更に、半導体チップ
12は直接装着部材62に接着された構成とされてい
る。このため、保持部材61及び装着部材62をを放熱
フィンとして機能させることが可能となり、半導体チッ
プ10の放熱効率を向上させることができる。
Both the holding member 61 and the mounting member 62 are made of a material having good thermal conductivity, and the adhesive for bonding the semiconductor device 10 to the mounting member 62 is also selected to have good thermal conductivity. Has been done. Further, the semiconductor chip 12 is directly bonded to the mounting member 62. Therefore, the holding member 61 and the mounting member 62 can be made to function as a heat radiation fin, and the heat radiation efficiency of the semiconductor chip 10 can be improved.

【0064】図13は本発明の第6実施例である半導体
装置ユニット70を示している。本実施例に係る半導体
装置ユニット70は、図14に示されるように半導体装
置10Bの延出部18に取付部としてスリット71を形
成すると共に、装着部材72にこのスリット71に嵌入
する嵌入溝73を形成した構成としたことを特徴とする
ものである。また、装着部材72は、保持部材となる側
板74,75に保持されている。
FIG. 13 shows a semiconductor device unit 70 which is a sixth embodiment of the present invention. In the semiconductor device unit 70 according to the present embodiment, as shown in FIG. 14, a slit 71 is formed as a mounting portion in the extending portion 18 of the semiconductor device 10B, and a fitting groove 73 is fitted in the mounting member 72 into the slit 71. It is characterized by having a configuration in which Moreover, the mounting member 72 is held by side plates 74 and 75 which are holding members.

【0065】スリット71の幅寸法(高さ方向に対する
寸法)は、装着部材72の肉厚寸法と略等しく設定され
ており、また嵌入溝73の長さは半導体装置10Bの延
出部18が遊嵌状態で挿通されうる長さに設定されてい
る。よって、半導体装置10Bを装着部材72に装着す
るには、先ず半導体装置10Bに形成された延出部18
を装着部材72に形成された嵌入溝73に挿通させ、続
いて横方向にスライドさせてスリット71と嵌入溝73
(具体的には、嵌入溝73の側縁の装着部材72)とを
係合させる。
The width dimension (dimension in the height direction) of the slit 71 is set to be substantially equal to the wall thickness dimension of the mounting member 72, and the length of the fitting groove 73 is set so that the extending portion 18 of the semiconductor device 10B is free. The length is set so that it can be inserted in the fitted state. Therefore, in order to mount the semiconductor device 10B on the mounting member 72, first, the extending portion 18 formed on the semiconductor device 10B is formed.
Is inserted into a fitting groove 73 formed in the mounting member 72, and then is slid laterally to form the slit 71 and the fitting groove 73.
(Specifically, it is engaged with the mounting member 72 on the side edge of the fitting groove 73).

【0066】これだけの簡単な作業により、半導体装置
10Bは装着部材72に装着される。また、より強固な
固定を行う必要があれば、上記装着操作が終了した後に
接着剤を用いて延出部18と装着部材72とを接着すれ
ばよい。上記構成とされた半導体装置ユニット70によ
れば、半導体装置10Bに取付部として形成されたスリ
ット71を装着部材72に形成された嵌入溝73に嵌入
することで半導体装置10Bを装着部材72に取り付け
ることができるため、半導体装置10Bの装着部材に対
する取り付け性を向上させることができる。
The semiconductor device 10B is mounted on the mounting member 72 by such a simple operation. Further, if it is necessary to perform more rigid fixing, the extending portion 18 and the mounting member 72 may be bonded with an adhesive after the mounting operation is completed. According to the semiconductor device unit 70 configured as described above, the semiconductor device 10B is attached to the mounting member 72 by fitting the slit 71 formed as the mounting portion in the semiconductor device 10B into the fitting groove 73 formed in the mounting member 72. Therefore, the mountability of the semiconductor device 10B to the mounting member can be improved.

【0067】また、半導体装置10Bの位置は嵌入溝7
3に形成位置により決まるため、嵌入溝73を精度良く
形成することにより、隣接する半導体装置10Bの配設
位置を一定に保つことができる。よって、隣接する半導
体装置同志が干渉することを防止できると共に、実装基
板に対する各半導体装置10Bの位置決めを確実に行う
ことができる。
The position of the semiconductor device 10B is set in the fitting groove 7
3 is determined by the formation position, so that by accurately forming the fitting groove 73, the arrangement position of the adjacent semiconductor device 10B can be kept constant. Therefore, the adjacent semiconductor devices can be prevented from interfering with each other, and the semiconductor devices 10B can be reliably positioned with respect to the mounting substrate.

【0068】[0068]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項1記載の発明に
よれば、リードフレームから形成されるリードに比べて
隣接する配線のピッチを小さくすることができ、多数の
電極を有する半導体チップに対応することが可能とな
る。
As described above, according to the present invention, the following various effects can be realized. According to the invention described in claim 1, the pitch of the adjacent wirings can be made smaller than that of the lead formed from the lead frame, and it becomes possible to deal with the semiconductor chip having a large number of electrodes.

【0069】また、外部接続端子部は配線の一部を折曲
することにより形成されるため、容易に外部接続端子部
形成できると共に、半導体装置の構造の簡単化を図るこ
とができる。更に、半導体チップは絶縁フィルムに搭載
された構成であるため別個にステージを設ける必要はな
く、また絶縁フィルムは半導体チップを保護する機能を
奏するため、樹脂パッケージを封することができるた
め、半導体装置の薄型化を図ることができる。
Since the external connection terminal portion is formed by bending a part of the wiring, the external connection terminal portion can be easily formed and the structure of the semiconductor device can be simplified. Further, since the semiconductor chip is mounted on the insulating film, it is not necessary to separately provide a stage, and since the insulating film has a function of protecting the semiconductor chip, the resin package can be sealed, so that the semiconductor device Can be made thinner.

【0070】また、請求項2記載の発明によれば、外部
接続端子として機能する配線部分に高さのバラツキがあ
っても、配線が可撓性することによりこのバラツキを吸
収することができ、実装時において実装基板との電気的
接続を確実に行うことができる。
According to the second aspect of the present invention, even if there is a variation in height in the wiring portion functioning as an external connection terminal, the variation in the wiring can be absorbed by the flexibility of the wiring. At the time of mounting, the electrical connection with the mounting board can be surely made.

【0071】また、請求項3記載の発明によれば、配線
の一部が樹脂により被覆されることにより、配線の損傷
を防止することができる。また、請求項4記載の発明に
よれば、基板が実装基板に対して略垂立状態で実装され
ることにより、実装基板における半導体装置の実装面積
を小さくすることができる。
According to the third aspect of the invention, since the wiring is partially covered with the resin, the wiring can be prevented from being damaged. Further, according to the invention of claim 4, the board is mounted in a substantially vertical state with respect to the mounting board, so that the mounting area of the semiconductor device on the mounting board can be reduced.

【0072】また、請求項5記載の発明によれば、半導
体チップの一部を基板から外部に露出させたことによ
り、半導体チップの放熱性を向上させることができる。
また、請求項6記載の発明によれば、取付部を用いて半
導体装置を実装することが可能となり、半導体装置の実
装性を向上させることができる。
According to the fifth aspect of the invention, the heat dissipation of the semiconductor chip can be improved by exposing a part of the semiconductor chip from the substrate to the outside.
Further, according to the invention of claim 6, it becomes possible to mount the semiconductor device by using the mounting portion, and the mountability of the semiconductor device can be improved.

【0073】また、請求項7記載の発明によれば、取付
部を孔により構成したため、簡単な構成で取付部を実現
することができる。また、請求項8記載の発明によれ
ば、複数の半導体装置を立設状態で確実に積層すること
が可能となる。
According to the invention of claim 7, since the mounting portion is formed by the hole, the mounting portion can be realized with a simple structure. According to the invention of claim 8, it is possible to reliably stack a plurality of semiconductor devices in an upright state.

【0074】更に、請求項9及び10記載の発明によれ
ば、装着部材として半導体装置の装着位置に取付部と係
合する溝部が形成されたポールを用いたことにより、簡
単な構成で複数の半導体装置を立設状態で積層すること
ができる。
Further, according to the inventions of claims 9 and 10, a plurality of poles having a simple structure are used by using as the mounting member a pole having a groove portion engaging with the mounting portion at the mounting position of the semiconductor device. The semiconductor devices can be stacked in an upright state.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例である半導体装置を説明す
るための側面図である。
FIG. 1 is a side view for explaining a semiconductor device that is a first embodiment of the present invention.

【図2】本発明の第1実施例である半導体装置を説明す
るための正面図である。
FIG. 2 is a front view for explaining the semiconductor device according to the first embodiment of the present invention.

【図3】第1実施例の変形礼である半導体装置を説明す
るための正面図である。
FIG. 3 is a front view for explaining a semiconductor device which is a modification of the first embodiment.

【図4】本発明の第1実施例である半導体装置ユニット
を説明するための側面図である。
FIG. 4 is a side view for explaining the semiconductor device unit according to the first embodiment of the present invention.

【図5】本発明の第1実施例である半導体装置ユニット
の半導体装置を装着していない状態を示す斜視図であ
る。
FIG. 5 is a perspective view showing a state in which the semiconductor device of the semiconductor device unit according to the first embodiment of the present invention is not mounted.

【図6】本発明の第2実施例である半導体装置ユニット
を説明するための側面図である。
FIG. 6 is a side view for explaining a semiconductor device unit that is a second embodiment of the present invention.

【図7】本発明の第2実施例に用いる装着部材を示す斜
視図である。
FIG. 7 is a perspective view showing a mounting member used in a second embodiment of the present invention.

【図8】本発明の第3実施例である半導体装置ユニット
を説明するための図である。
FIG. 8 is a diagram for explaining a semiconductor device unit that is a third embodiment of the present invention.

【図9】本発明の第4実施例である半導体装置ユニット
を説明するための斜視図である。
FIG. 9 is a perspective view for explaining a semiconductor device unit that is a fourth embodiment of the present invention.

【図10】本発明の第4実施例に用いるコイルスプリン
グ部材を説明するための図である。
FIG. 10 is a view for explaining a coil spring member used in the fourth embodiment of the present invention.

【図11】本発明の第5実施例である半導体装置ユニッ
トを説明するための側面図である。
FIG. 11 is a side view for explaining a semiconductor device unit that is a fifth embodiment of the present invention.

【図12】本発明の第5実施例に用いる保持部材及び装
着部材を示す斜視図である。
FIG. 12 is a perspective view showing a holding member and a mounting member used in a fifth embodiment of the present invention.

【図13】本発明の第6実施例である半導体装置ユニッ
トを説明するための斜視図である。
FIG. 13 is a perspective view for explaining a semiconductor device unit that is a sixth embodiment of the present invention.

【図14】本発明の第6実施例に用いる半導体装置を示
す正面図である。
FIG. 14 is a front view showing a semiconductor device used in a sixth embodiment of the present invention.

【図15】従来の半導体装置の一例を示す斜視図であ
る。
FIG. 15 is a perspective view showing an example of a conventional semiconductor device.

【図16】従来の一例である半導体装置ユニットを説明
するための図である。
FIG. 16 is a diagram for explaining a semiconductor device unit which is an example of the related art.

【図17】従来の一例である半導体装置ユニットを説明
するための図である。
FIG. 17 is a diagram for explaining a semiconductor device unit which is an example of the related art.

【符号の説明】 10,10A,10B 半導体装置 11 実装基板 12 半導体チップ 13 基板 14 樹脂部材 15 絶縁フィルム 15a 配線形成面 15b チップ搭載面 16 配線 17 外部接続端子 18 延出部 19 取付孔 20,30,40 半導体装置ユニット 21,32 ポール 22,23,42a,42b,52,53,74,75
側板 24 天板 25 溝部 26,27 挿通孔 28,29 固定用円盤 31,41 装着部材 33 スペーサ 43 枠体 45 板状部材 51 コイルスプリング部材 54 間隙部 61 保持部材 62 ,72 装着部材 71 スリット 73 嵌入溝
[Explanation of Codes] 10, 10A, 10B Semiconductor Device 11 Mounting Substrate 12 Semiconductor Chip 13 Substrate 14 Resin Member 15 Insulating Film 15a Wiring Forming Surface 15b Chip Mounting Surface 16 Wiring 17 External Connection Terminal 18 Extending Part 19 Mounting Hole 20, 30 , 40 Semiconductor device unit 21, 32 Pole 22, 23, 42a, 42b, 52, 53, 74, 75
Side plate 24 Top plate 25 Groove portion 26, 27 Insertion hole 28, 29 Fixing disk 31, 41 Mounting member 33 Spacer 43 Frame body 45 Plate member 51 Coil spring member 54 Gap portion 61 Holding member 62, 72 Mounting member 71 Slit 73 Fitting groove

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、 絶縁フィルムに前記半導体チップが搭載されており、前
記絶縁フィルム上に前記半導体チップと電気的に接続さ
れる配線が形成されると共に、前記配線の一部が折曲形
成されて外部接続端子部を形成してなる基板とを具備し
てなることを特徴とする半導体装置。
1. A semiconductor chip, the semiconductor chip being mounted on an insulating film, a wiring electrically connected to the semiconductor chip is formed on the insulating film, and a part of the wiring is folded. A semiconductor device comprising: a substrate formed by bending to form an external connection terminal portion.
【請求項2】 請求項1記載の半導体装置において、 前記配線の折曲部分においては、前記絶縁フィルムが除
去されていることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein the insulating film is removed at a bent portion of the wiring.
【請求項3】 請求項1または2記載の半導体装置にお
いて、 前記配線の一部が樹脂により被覆されていることを特徴
とする半導体装置。
3. The semiconductor device according to claim 1, wherein a part of the wiring is covered with resin.
【請求項4】 請求項1乃至3のいずれかに記載の半導
体装置において、 前記基板が実装基板に対して略垂立状態で実装される構
成としたことを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein the substrate is mounted in a substantially vertical state on a mounting substrate.
【請求項5】 請求項1乃至4のいずれかに記載の半導
体装置において、 前記半導体チップの一部が、前記基板から外部に露出す
る構成としたことを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein a part of the semiconductor chip is exposed to the outside from the substrate.
【請求項6】 請求項1乃至5のいずれかに記載の半導
体装置において、 前記基板に前記半導体チップの配設位置よりも外側に向
け延出する延出部を形成すると共に、前記延出部に取付
部を形成したことを特徴とする半導体装置。
6. The semiconductor device according to claim 1, wherein an extension portion extending outward from a position where the semiconductor chip is provided is formed on the substrate, and the extension portion is formed. A semiconductor device characterized in that a mounting portion is formed on the.
【請求項7】 請求項6記載の半導体装置において、 前記取付部は孔であることを特徴とする半導体装置。7. The semiconductor device according to claim 6, wherein the mounting portion is a hole. 【請求項8】 請求項6または7記載の複数の半導体装
置と、 前記半導体装置に形成された取付部と係合し、前記半導
体装置を立設状態で装着する装着部材と、 前記装着部材を保持する保持部材とを具備することを特
徴とする半導体装置ユニット。
8. A plurality of semiconductor devices according to claim 6, a mounting member that engages with a mounting portion formed on the semiconductor device, and mounts the semiconductor device in an upright state; A semiconductor device unit, comprising: a holding member for holding.
【請求項9】 請求項8記載の半導体装置ユニットにお
いて、 前記装着部材として、前記半導体装置の装着位置に前記
取付部と係合する溝部が形成されたポールを用いたこと
を特徴とする半導体装置ユニット。
9. The semiconductor device unit according to claim 8, wherein the mounting member is a pole having a groove portion that engages with the mounting portion formed at a mounting position of the semiconductor device. unit.
【請求項10】 請求項9記載の半導体装置ユニットに
おいて、 前記ポールに固定部材を嵌入させ、前記固定部材により
前記ポールに装着された前記半導体装置を固定する構成
としたことを特徴とする半導体装置ユニット。
10. The semiconductor device unit according to claim 9, wherein a fixing member is fitted into the pole, and the semiconductor device mounted on the pole is fixed by the fixing member. unit.
JP8253095A 1995-04-07 1995-04-07 Semiconductor device and unit of the device Withdrawn JPH08279586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8253095A JPH08279586A (en) 1995-04-07 1995-04-07 Semiconductor device and unit of the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8253095A JPH08279586A (en) 1995-04-07 1995-04-07 Semiconductor device and unit of the device

Publications (1)

Publication Number Publication Date
JPH08279586A true JPH08279586A (en) 1996-10-22

Family

ID=13777073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8253095A Withdrawn JPH08279586A (en) 1995-04-07 1995-04-07 Semiconductor device and unit of the device

Country Status (1)

Country Link
JP (1) JPH08279586A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253309B1 (en) * 1997-08-20 2000-04-15 김영환 Mounting method of vertical package
JP2017011274A (en) * 2015-06-25 2017-01-12 スリーディー プラス 3d electronic module comprising ball grid array package stack

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253309B1 (en) * 1997-08-20 2000-04-15 김영환 Mounting method of vertical package
JP2017011274A (en) * 2015-06-25 2017-01-12 スリーディー プラス 3d electronic module comprising ball grid array package stack

Similar Documents

Publication Publication Date Title
JP3644662B2 (en) Semiconductor module
US6358772B2 (en) Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
US5410451A (en) Location and standoff pins for chip on tape
US6843421B2 (en) Molded memory module and method of making the module absent a substrate support
EP0575806B1 (en) Package for integrated circuit chips
JP4768012B2 (en) Layered structure of integrated circuits on other integrated circuits
WO2003102601A1 (en) Sensor package
JP2001185651A (en) Semiconductor device and manufacturing method therefor
BR102013010101A2 (en) Electronic component and device
US20050201062A1 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
JPH10335580A (en) Semiconductor package and semiconductor module using it
JP3612155B2 (en) Semiconductor device and lead frame for semiconductor device
JP2647355B2 (en) Method and apparatus for holding fragile conductive traces with protective clamps
JPH08279586A (en) Semiconductor device and unit of the device
JPH0661372A (en) Hybrid ic
JP2001177005A (en) Semiconductor device and manufacturing method thereof
JP2817712B2 (en) Semiconductor device and mounting method thereof
EP0463758A1 (en) Hollow chip package and method of manufacture
JP4181557B2 (en) Semiconductor device and manufacturing method thereof
JPH04341896A (en) Semiconductor device and memory card
US7414303B2 (en) Lead on chip semiconductor package
JP2003051562A (en) Semiconductor device
CN214672613U (en) Fan-out type packaging structure
JP3295987B2 (en) Method for manufacturing semiconductor device
KR101096438B1 (en) Semiconductor package and method for manufacturing stacked semiconductor package using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020702