JPH08271550A - Ｒｓｓｉ回路方式 - Google Patents
Ｒｓｓｉ回路方式Info
- Publication number
- JPH08271550A JPH08271550A JP7390495A JP7390495A JPH08271550A JP H08271550 A JPH08271550 A JP H08271550A JP 7390495 A JP7390495 A JP 7390495A JP 7390495 A JP7390495 A JP 7390495A JP H08271550 A JPH08271550 A JP H08271550A
- Authority
- JP
- Japan
- Prior art keywords
- cmos inverter
- power supply
- rssi
- ic2a
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【構成】電源電圧ＶDDが印加され３段に接続されたＣＭ
ＯＳインバータＩＣ２ａ、２ｂ、２ｃと、ＣＭＯＳイン
バータＩＣ２ａ、２ｂ、２ｃに接続された１対のＮＰＮ
形トランジスタＴｒ1、Ｔｒ2からなるカレントミラー回
路３とを有し、高周波信号ｆ1を初段のＣＭＯＳインバ
ータＩＣ２ａに入力し、終段のＣＭＯＳインバータＩＣ
２ｃを負荷抵抗Ｒ4を介してアースに接続し、各ＣＭＯ
ＳインバータＩＣのグランド端子をカレントミラー回路
３の一方のＮＰＮ形トランジスタＴｒ1に接続し、他方
のＮＰＮ形トランジスタＴｒ2を検出抵抗Ｒ8を介して電
源電圧ＶDDに接続して出力信号ｆ2を得る。 【効果】キャリアレベルの大きさに比例した直流電圧値
を得ることができるので、ＲＳＳＩ回路のみで構成させ
ることができる。したがって、低廉で高品質なＲＳＳＩ
機能を提供することができる。
ＯＳインバータＩＣ２ａ、２ｂ、２ｃと、ＣＭＯＳイン
バータＩＣ２ａ、２ｂ、２ｃに接続された１対のＮＰＮ
形トランジスタＴｒ1、Ｔｒ2からなるカレントミラー回
路３とを有し、高周波信号ｆ1を初段のＣＭＯＳインバ
ータＩＣ２ａに入力し、終段のＣＭＯＳインバータＩＣ
２ｃを負荷抵抗Ｒ4を介してアースに接続し、各ＣＭＯ
ＳインバータＩＣのグランド端子をカレントミラー回路
３の一方のＮＰＮ形トランジスタＴｒ1に接続し、他方
のＮＰＮ形トランジスタＴｒ2を検出抵抗Ｒ8を介して電
源電圧ＶDDに接続して出力信号ｆ2を得る。 【効果】キャリアレベルの大きさに比例した直流電圧値
を得ることができるので、ＲＳＳＩ回路のみで構成させ
ることができる。したがって、低廉で高品質なＲＳＳＩ
機能を提供することができる。
Description
【０００１】
【産業上の利用分野】本発明はキャリアによってアンテ
ナに誘起された電圧を強度検出し、その強度に比例した
電流を出力するＲＳＳＩ回路方式に関する。
ナに誘起された電圧を強度検出し、その強度に比例した
電流を出力するＲＳＳＩ回路方式に関する。
【０００２】
【従来の技術】従来より、キャリアレベルの大きさに応
じた直流電圧を取り出すために図４に示すような半導体
ＩＣ２０が使用されている。この半導体ＩＣ２０は水晶
発振器等の機能体２６がピンＰ1、Ｐ2を介して外付けさ
れた局部発振回路素子２１と、ピンＰ3に接続された信
号源（図示せず）および局部発振回路素子２１からの二
つの高周波信号を混合し、中間周波数に変換する混合回
路素子２２と、検波トランス等の機能体２７がピンＰ4
を介して外付けされたＦＭ検波回路素子２３と、ピンＰ
5に接続された信号源（図示せず）からの高周波信号が
入力され、その高周波信号の強度に比例した直流電圧を
取り出すＲＳＳＩ回路（Radio Signal Strength Indica
tor）素子２４と、ＲＳＳＩ回路素子２４にピンＰ6を介
して外付けされたバンドパスフィルタ２５とから構成さ
れている。
じた直流電圧を取り出すために図４に示すような半導体
ＩＣ２０が使用されている。この半導体ＩＣ２０は水晶
発振器等の機能体２６がピンＰ1、Ｐ2を介して外付けさ
れた局部発振回路素子２１と、ピンＰ3に接続された信
号源（図示せず）および局部発振回路素子２１からの二
つの高周波信号を混合し、中間周波数に変換する混合回
路素子２２と、検波トランス等の機能体２７がピンＰ4
を介して外付けされたＦＭ検波回路素子２３と、ピンＰ
5に接続された信号源（図示せず）からの高周波信号が
入力され、その高周波信号の強度に比例した直流電圧を
取り出すＲＳＳＩ回路（Radio Signal Strength Indica
tor）素子２４と、ＲＳＳＩ回路素子２４にピンＰ6を介
して外付けされたバンドパスフィルタ２５とから構成さ
れている。
【０００３】このような半導体ＩＣ２０でキャリアレベ
ルの大きさに応じた直流電圧を取り出すために、ＲＳＳ
Ｉ回路素子２４が使用される。ＲＳＳＩ回路素子２４は
図５に示すように、ピンＰ5に接続された信号源（図示
せず）から入力される高周波信号を増幅して入力信号
（キャリア）のレベルを検出するリミッタ２８と、リミ
ッタ２８で検出された入力信号のレベルの大きさに比例
した直流電圧値を得ることができる検波器２９とからな
る。リミッタ２８は例えば６段に接続された差動増幅器
２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅ、２８ｆで、
また検波器２９は５段に接続されたトランジスタ２９
ａ、２９ｂ、２９ｃ、２９ｄ、２９ｅによってそれぞれ
構成されている。
ルの大きさに応じた直流電圧を取り出すために、ＲＳＳ
Ｉ回路素子２４が使用される。ＲＳＳＩ回路素子２４は
図５に示すように、ピンＰ5に接続された信号源（図示
せず）から入力される高周波信号を増幅して入力信号
（キャリア）のレベルを検出するリミッタ２８と、リミ
ッタ２８で検出された入力信号のレベルの大きさに比例
した直流電圧値を得ることができる検波器２９とからな
る。リミッタ２８は例えば６段に接続された差動増幅器
２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅ、２８ｆで、
また検波器２９は５段に接続されたトランジスタ２９
ａ、２９ｂ、２９ｃ、２９ｄ、２９ｅによってそれぞれ
構成されている。
【０００４】このように構成されたＲＳＳＩ回路素子２
４において、ピンＰ5を介して高周波信号が入力される
とリミッタ２８の差動増幅器２８ａ、２８ｂ、２８ｃ、
２８ｄ、２８ｅ、２８ｆによって増幅される。そして入
力信号のレベルの大きさによって差動増幅器２８ｆから
順に出力が飽和される。差動増幅器２８ｆ、２８ｅ、２
８ｄ、２８ｃ、２８ｂ、２８ａの順に出力が飽和される
と、検波器２９はトランジスタ２９ｅ、２９ｄ、２９
ｃ、２９ｂ、２９ａの順に電流が供給されるので、図６
に示すようにキャリアレベルの大きさに比例した直流電
圧値を得ることができる。
４において、ピンＰ5を介して高周波信号が入力される
とリミッタ２８の差動増幅器２８ａ、２８ｂ、２８ｃ、
２８ｄ、２８ｅ、２８ｆによって増幅される。そして入
力信号のレベルの大きさによって差動増幅器２８ｆから
順に出力が飽和される。差動増幅器２８ｆ、２８ｅ、２
８ｄ、２８ｃ、２８ｂ、２８ａの順に出力が飽和される
と、検波器２９はトランジスタ２９ｅ、２９ｄ、２９
ｃ、２９ｂ、２９ａの順に電流が供給されるので、図６
に示すようにキャリアレベルの大きさに比例した直流電
圧値を得ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、キャリ
アレベルの大きさに比例した直流電圧を取り出すことの
みが目的である場合においても、局部発振回路素子、混
合回路素子およびＦＭ検波回路素子等の高価な素子が組
込まれた半導体ＩＣを使用しなければならなかった。
アレベルの大きさに比例した直流電圧を取り出すことの
みが目的である場合においても、局部発振回路素子、混
合回路素子およびＦＭ検波回路素子等の高価な素子が組
込まれた半導体ＩＣを使用しなければならなかった。
【０００６】
【目的】本発明は、このような従来の問題点を解決する
ためになされたもので、ＣＭＯＳインバータＩＣの電流
変化を検出してキャリアレベルの大きさに比例した直流
電圧値のみを得ることができるＲＳＳＩ回路方式を提供
することを目的とする。
ためになされたもので、ＣＭＯＳインバータＩＣの電流
変化を検出してキャリアレベルの大きさに比例した直流
電圧値のみを得ることができるＲＳＳＩ回路方式を提供
することを目的とする。
【０００７】
【課題を解決するための手段】このような目的を達成す
る本発明のＲＳＳＩ回路方式は、電源電圧が印加され多
段に接続されたＣＭＯＳインバータＩＣと、ＣＭＯＳイ
ンバータＩＣに接続された１対のトランジスタからなる
カレントミラー回路とを有し、高周波信号を多段に接続
されたＣＭＯＳインバータＩＣの初段に入力し、多段に
接続されたＣＭＯＳインバータＩＣの終段を負荷素子を
介してアースに接続し、多段に接続されたＣＭＯＳイン
バータＩＣのグランド端子をカレントミラー回路の一方
のトランジスタに接続し、他方のトランジスタを検出抵
抗を介して電源電圧に接続して出力信号を得るものであ
る。
る本発明のＲＳＳＩ回路方式は、電源電圧が印加され多
段に接続されたＣＭＯＳインバータＩＣと、ＣＭＯＳイ
ンバータＩＣに接続された１対のトランジスタからなる
カレントミラー回路とを有し、高周波信号を多段に接続
されたＣＭＯＳインバータＩＣの初段に入力し、多段に
接続されたＣＭＯＳインバータＩＣの終段を負荷素子を
介してアースに接続し、多段に接続されたＣＭＯＳイン
バータＩＣのグランド端子をカレントミラー回路の一方
のトランジスタに接続し、他方のトランジスタを検出抵
抗を介して電源電圧に接続して出力信号を得るものであ
る。
【０００８】
【作用】多段に接続されたＣＭＯＳインバータＩＣに高
周波信号が入力されると、この高周波信号はこれらＣＭ
ＯＳインバータＩＣにより増幅される。この際、入力さ
れる高周波信号のレベルの大きさに応じてＣＭＯＳイン
バータＩＣは終段から順に出力が飽和される。そして、
ＣＭＯＳインバータＩＣの終段から順に出力が飽和され
るにしたがって電源電流が小さくなる。この電源電流の
変化をカレントミラー回路に接続された検出抵抗により
電圧変化として検出することができるので、高周波信号
のレベルの大きさに比例した出力信号を得ることができ
る。
周波信号が入力されると、この高周波信号はこれらＣＭ
ＯＳインバータＩＣにより増幅される。この際、入力さ
れる高周波信号のレベルの大きさに応じてＣＭＯＳイン
バータＩＣは終段から順に出力が飽和される。そして、
ＣＭＯＳインバータＩＣの終段から順に出力が飽和され
るにしたがって電源電流が小さくなる。この電源電流の
変化をカレントミラー回路に接続された検出抵抗により
電圧変化として検出することができるので、高周波信号
のレベルの大きさに比例した出力信号を得ることができ
る。
【０００９】
【実施例】以下、本発明のＲＳＳＩ回路方式の一実施例
について図面を参照して説明する。本発明のＲＳＳＩ回
路方式が適用されるＲＳＳＩ回路（Radio Signal Stren
gth Indicator）は図１に示すように、３段に接続され
リミッタを構成するＣＭＯＳインバータＩＣ２ａ、２
ｂ、２ｃと、このＣＭＯＳインバータＩＣ２ａ、２ｂ、
２ｃに接続されたカレントミラー回路３とを備えてい
る。
について図面を参照して説明する。本発明のＲＳＳＩ回
路方式が適用されるＲＳＳＩ回路（Radio Signal Stren
gth Indicator）は図１に示すように、３段に接続され
リミッタを構成するＣＭＯＳインバータＩＣ２ａ、２
ｂ、２ｃと、このＣＭＯＳインバータＩＣ２ａ、２ｂ、
２ｃに接続されたカレントミラー回路３とを備えてい
る。
【００１０】ＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃ
はｐチャネルＭＯＳ−ＦＥＴとｎチャネルＭＯＳ−ＦＥ
Ｔとを相補動作させるように構成されている。このよう
なＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃは図２に示
すように、入力電圧Ｖ1が０Ｖの場合にはＰチャネルＭ
ＯＳ−ＦＥＴがオン、ｎチャネルＭＯＳ−ＦＥＴがオフ
になり、入力電圧Ｖ1がスレッショルド電圧を越えた場
合にはｎチャネルＭＯＳ−ＦＥＴがオンしはじめ電源電
流ＩDDが流れ始める。さらに入力電圧Ｖ1が上昇する
と、論理スレッショルド電圧（電源電圧ＶDD／２）付近
では両ＭＯＳ−ＦＥＴがオンした状態になり電源電流Ｉ
DDは最大になる。また、これ以上の入力電圧Ｖ1になる
とＰチャネルＭＯＳ−ＦＥＴがオフしはじめ電源電流Ｉ
DDが減少する。
はｐチャネルＭＯＳ−ＦＥＴとｎチャネルＭＯＳ−ＦＥ
Ｔとを相補動作させるように構成されている。このよう
なＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃは図２に示
すように、入力電圧Ｖ1が０Ｖの場合にはＰチャネルＭ
ＯＳ−ＦＥＴがオン、ｎチャネルＭＯＳ−ＦＥＴがオフ
になり、入力電圧Ｖ1がスレッショルド電圧を越えた場
合にはｎチャネルＭＯＳ−ＦＥＴがオンしはじめ電源電
流ＩDDが流れ始める。さらに入力電圧Ｖ1が上昇する
と、論理スレッショルド電圧（電源電圧ＶDD／２）付近
では両ＭＯＳ−ＦＥＴがオンした状態になり電源電流Ｉ
DDは最大になる。また、これ以上の入力電圧Ｖ1になる
とＰチャネルＭＯＳ−ＦＥＴがオフしはじめ電源電流Ｉ
DDが減少する。
【００１１】このような特性を有するＣＭＯＳインバー
タＩＣ２ａの入力端子には図１に示すようにコンデンサ
Ｃ1と抵抗Ｒ1の直列回路が接続され、コンデンサＣ1は
高周波信号ｆ1を入力させるための入力端子Ｔ1に接続さ
れている。このＣＭＯＳインバータＩＣ２ａの出力端子
にはコンデンサＣ2と抵抗Ｒ2の直列回路が接続され、抵
抗Ｒ2はＣＭＯＳインバータＩＣ２ｂの入力端子に接続
されている。このＣＭＯＳインバータＩＣ２ｂの出力端
子にはコンデンサＣ3と抵抗Ｒ3の直列回路が接続され、
抵抗Ｒ3はＣＭＯＳインバータＩＣ２ｃの入力端子に接
続されている。このＣＭＯＳインバータＩＣ２ｃの出力
端子は負荷素子である負荷抵抗Ｒ4を介してアースに接
続されている。
タＩＣ２ａの入力端子には図１に示すようにコンデンサ
Ｃ1と抵抗Ｒ1の直列回路が接続され、コンデンサＣ1は
高周波信号ｆ1を入力させるための入力端子Ｔ1に接続さ
れている。このＣＭＯＳインバータＩＣ２ａの出力端子
にはコンデンサＣ2と抵抗Ｒ2の直列回路が接続され、抵
抗Ｒ2はＣＭＯＳインバータＩＣ２ｂの入力端子に接続
されている。このＣＭＯＳインバータＩＣ２ｂの出力端
子にはコンデンサＣ3と抵抗Ｒ3の直列回路が接続され、
抵抗Ｒ3はＣＭＯＳインバータＩＣ２ｃの入力端子に接
続されている。このＣＭＯＳインバータＩＣ２ｃの出力
端子は負荷素子である負荷抵抗Ｒ4を介してアースに接
続されている。
【００１２】また、ＣＭＯＳインバータＩＣ２ａの入力
端子と抵抗Ｒ1との間には抵抗Ｒ5が接続され、この抵抗
Ｒ5はＣＭＯＳインバータＩＣ２ａの出力端子とコンデ
ンサＣ2との間に接続されている。ＣＭＯＳインバータ
ＩＣ２ｂの入力端子と抵抗Ｒ2との間には抵抗Ｒ6が接続
され、この抵抗Ｒ6はＣＭＯＳインバータＩＣ２ｂの出
力端子とコンデンサＣ3との間に接続されている。ＣＭ
ＯＳインバータＩＣ２ｃの入力端子と抵抗Ｒ3との間に
は抵抗Ｒ7が接続され、この抵抗Ｒ7はＣＭＯＳインバー
タＩＣ２ｃの出力端子と負荷抵抗Ｒ4との間に接続され
ている。なお、ＣＭＯＳインバータＩＣ２ａ、２ｂ、２
ｃの各電源端子は電源電圧ＶDDに接続され、各グランド
端子はカレントミラー回路３に接続されている。
端子と抵抗Ｒ1との間には抵抗Ｒ5が接続され、この抵抗
Ｒ5はＣＭＯＳインバータＩＣ２ａの出力端子とコンデ
ンサＣ2との間に接続されている。ＣＭＯＳインバータ
ＩＣ２ｂの入力端子と抵抗Ｒ2との間には抵抗Ｒ6が接続
され、この抵抗Ｒ6はＣＭＯＳインバータＩＣ２ｂの出
力端子とコンデンサＣ3との間に接続されている。ＣＭ
ＯＳインバータＩＣ２ｃの入力端子と抵抗Ｒ3との間に
は抵抗Ｒ7が接続され、この抵抗Ｒ7はＣＭＯＳインバー
タＩＣ２ｃの出力端子と負荷抵抗Ｒ4との間に接続され
ている。なお、ＣＭＯＳインバータＩＣ２ａ、２ｂ、２
ｃの各電源端子は電源電圧ＶDDに接続され、各グランド
端子はカレントミラー回路３に接続されている。
【００１３】カレントミラー回路３は一対のＮＰＮ形ト
ランジスタＴｒ1、Ｔｒ2からなり、それぞれのベースが
直結されている。ＮＰＮ形トランジスタＴｒ1のコレク
タはＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃの各グラ
ンド端子に接続され、エミッタはアース接地されてい
る。ＮＰＮ形トランジスタＴｒ1、Ｔｒ2の直結されたベ
ースはＮＰＮ形トランジスタＴｒ1のコレクタに接続さ
れている。ＮＰＮ形トランジスタＴｒ2のコレクタは検
出抵抗Ｒ8を介して電源電圧ＶDDに接続され、ＮＰＮ形
トランジスタＴｒ2のエミッタはアース接地されてい
る。このＮＰＮ形トランジスタＴｒ2のコレクタと検出
抵抗Ｒ8との間には分岐出力端子Ｔ2が接続されている。
ランジスタＴｒ1、Ｔｒ2からなり、それぞれのベースが
直結されている。ＮＰＮ形トランジスタＴｒ1のコレク
タはＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃの各グラ
ンド端子に接続され、エミッタはアース接地されてい
る。ＮＰＮ形トランジスタＴｒ1、Ｔｒ2の直結されたベ
ースはＮＰＮ形トランジスタＴｒ1のコレクタに接続さ
れている。ＮＰＮ形トランジスタＴｒ2のコレクタは検
出抵抗Ｒ8を介して電源電圧ＶDDに接続され、ＮＰＮ形
トランジスタＴｒ2のエミッタはアース接地されてい
る。このＮＰＮ形トランジスタＴｒ2のコレクタと検出
抵抗Ｒ8との間には分岐出力端子Ｔ2が接続されている。
【００１４】このようなＲＳＳＩ回路方式が適用された
ＲＳＳＩ回路１の動作について、以下説明する。入力端
子Ｔ1に高周波信号ｆ1が入力されると、この高周波信号
ｆ1はＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃにより
増幅される。このＣＭＯＳインバータＩＣ２ａ、２ｂ、
２ｃの電源電流は図２に示すような特性を有しているの
で、入力される高周波信号ｆ1のレベルが小さくＣＭＯ
ＳインバータＩＣ２ａ、２ｂ、２ｃの出力が飽和せずに
リニア領域で動作しているときには、ｐチャネルＭＯＳ
−ＦＥＴおよびｎチャネルＭＯＳ−ＦＥＴが共にオン状
態なので、ＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃの
各グランド端子から出力される電流は最も大きな電流値
になる。また、入力される高周波信号ｆ1のレベルが大
きくなりＣＭＯＳインバータＩＣ２ｃから順に出力が飽
和していくと、ｐチャネルＭＯＳ−ＦＥＴがオフ状態に
なるにしたがって、ＣＭＯＳインバータＩＣ２ａ、２
ｂ、２ｃの各グランド端子から出力される電流は小さく
なる。これにより、ＣＭＯＳインバータＩＣ２ａ、２
ｂ、２ｃの各グランド端子から出力される電流Ｉrefは
図３に示すように、高周波信号ｆ1の入力レベルの大き
さに比例した値を得ることができる。
ＲＳＳＩ回路１の動作について、以下説明する。入力端
子Ｔ1に高周波信号ｆ1が入力されると、この高周波信号
ｆ1はＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃにより
増幅される。このＣＭＯＳインバータＩＣ２ａ、２ｂ、
２ｃの電源電流は図２に示すような特性を有しているの
で、入力される高周波信号ｆ1のレベルが小さくＣＭＯ
ＳインバータＩＣ２ａ、２ｂ、２ｃの出力が飽和せずに
リニア領域で動作しているときには、ｐチャネルＭＯＳ
−ＦＥＴおよびｎチャネルＭＯＳ−ＦＥＴが共にオン状
態なので、ＣＭＯＳインバータＩＣ２ａ、２ｂ、２ｃの
各グランド端子から出力される電流は最も大きな電流値
になる。また、入力される高周波信号ｆ1のレベルが大
きくなりＣＭＯＳインバータＩＣ２ｃから順に出力が飽
和していくと、ｐチャネルＭＯＳ−ＦＥＴがオフ状態に
なるにしたがって、ＣＭＯＳインバータＩＣ２ａ、２
ｂ、２ｃの各グランド端子から出力される電流は小さく
なる。これにより、ＣＭＯＳインバータＩＣ２ａ、２
ｂ、２ｃの各グランド端子から出力される電流Ｉrefは
図３に示すように、高周波信号ｆ1の入力レベルの大き
さに比例した値を得ることができる。
【００１５】したがって、このような電流がカレントミ
ラー回路３のＮＰＮ形トランジスタＴｒ1のコレクタに
入力されると、この電流Ｉrefと等しい電流Ｉcを検出抵
抗Ｒ8に流すことができるので、分岐出力端子Ｔ2には高
周波信号ｆ1の入力レベルの大きさに比例した直流電圧
の出力信号ｆ2が出力される。なお、以上の実施例にお
いてはＣＭＯＳインバータＩＣを用いたものを示した
が、これに限らず、アンバッファタイプのＮＡＮＤ、Ｎ
ＯＲゲート等であってもよい。
ラー回路３のＮＰＮ形トランジスタＴｒ1のコレクタに
入力されると、この電流Ｉrefと等しい電流Ｉcを検出抵
抗Ｒ8に流すことができるので、分岐出力端子Ｔ2には高
周波信号ｆ1の入力レベルの大きさに比例した直流電圧
の出力信号ｆ2が出力される。なお、以上の実施例にお
いてはＣＭＯＳインバータＩＣを用いたものを示した
が、これに限らず、アンバッファタイプのＮＡＮＤ、Ｎ
ＯＲゲート等であってもよい。
【００１６】また、以上の実施例においてはＣＭＯＳイ
ンバータＩＣを３段に接続していたが、これに限らず、
高周波信号の入力レベルに応じて接続段数を変更しても
よい。
ンバータＩＣを３段に接続していたが、これに限らず、
高周波信号の入力レベルに応じて接続段数を変更しても
よい。
【００１７】
【発明の効果】以上の実施例からも明らかなように、本
発明のＲＳＳＩ回路方式は、電源電圧が印加され多段に
接続されたＣＭＯＳインバータＩＣと、ＣＭＯＳインバ
ータＩＣに接続された１対のトランジスタからなるカレ
ントミラー回路とを有し、高周波信号を多段に接続され
たＣＭＯＳインバータＩＣの初段に入力し、多段に接続
されたＣＭＯＳインバータＩＣの終段を負荷素子を介し
てアースに接続し、多段に接続されたＣＭＯＳインバー
タＩＣのグランド端子をカレントミラー回路の一方のト
ランジスタに接続し、他方のトランジスタを検出抵抗を
介して電源電圧に接続して出力信号を得ることにより、
キャリアレベルの大きさに比例した直流電圧値を得るこ
とができるので、ＲＳＳＩ回路のみで構成させることが
できる。したがって、低廉で高品質なＲＳＳＩ機能を提
供することができる。
発明のＲＳＳＩ回路方式は、電源電圧が印加され多段に
接続されたＣＭＯＳインバータＩＣと、ＣＭＯＳインバ
ータＩＣに接続された１対のトランジスタからなるカレ
ントミラー回路とを有し、高周波信号を多段に接続され
たＣＭＯＳインバータＩＣの初段に入力し、多段に接続
されたＣＭＯＳインバータＩＣの終段を負荷素子を介し
てアースに接続し、多段に接続されたＣＭＯＳインバー
タＩＣのグランド端子をカレントミラー回路の一方のト
ランジスタに接続し、他方のトランジスタを検出抵抗を
介して電源電圧に接続して出力信号を得ることにより、
キャリアレベルの大きさに比例した直流電圧値を得るこ
とができるので、ＲＳＳＩ回路のみで構成させることが
できる。したがって、低廉で高品質なＲＳＳＩ機能を提
供することができる。
【図１】本発明のＲＳＳＩ回路方式の一実施例を示す回
路図。
路図。
【図２】本発明によるＲＳＳＩ回路方式に用いられるＣ
ＭＯＳインバータＩＣの電源電流−入力電圧、および出
力電圧−入力電圧の関係を示すグラフ。
ＭＯＳインバータＩＣの電源電流−入力電圧、および出
力電圧−入力電圧の関係を示すグラフ。
【図３】本発明によるＲＳＳＩ回路方式のＲＳＳＩ特性
図。
図。
【図４】従来のＲＳＳＩ回路が組込まれた半導体ＩＣを
示す回路図。
示す回路図。
【図５】従来のＲＳＳＩ回路を示す回路図。
【図６】従来のＲＳＳＩ回路のＲＳＳＩ特性図。
１‥‥ＲＳＳＩ回路 ２ａ、２ｂ、２ｃ‥‥ＣＭＯＳインバータＩＣ ３‥‥カレントミラー回路 Ｔｒ1、Ｔｒ2‥‥ＮＰＮ形トランジスタ Ｒ4‥‥負荷抵抗（負荷素子） Ｒ8‥‥検出抵抗 ＶDD‥‥電源電圧 ｆ1‥‥高周波信号 ｆ2‥‥出力信号
Claims (1)
- 【請求項１】電源電圧ＶDDが印加され多段に接続された
ＣＭＯＳインバータＩＣと、前記ＣＭＯＳインバータＩ
Ｃに接続された１対のトランジスタからなるカレントミ
ラー回路とを有し、高周波信号を前記多段に接続された
ＣＭＯＳインバータＩＣの初段に入力し、前記多段に接
続されたＣＭＯＳインバータＩＣの終段を負荷素子を介
してアースに接続し、前記多段に接続されたＣＭＯＳイ
ンバータＩＣのグランド端子を前記カレントミラー回路
の一方のトランジスタに接続し、他方のトランジスタを
検出抵抗を介して前記電源電圧に接続して出力信号を得
ることを特徴とするＲＳＳＩ回路方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7390495A JPH08271550A (ja) | 1995-03-30 | 1995-03-30 | Ｒｓｓｉ回路方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7390495A JPH08271550A (ja) | 1995-03-30 | 1995-03-30 | Ｒｓｓｉ回路方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08271550A true JPH08271550A (ja) | 1996-10-18 |
Family
ID=13531652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7390495A Withdrawn JPH08271550A (ja) | 1995-03-30 | 1995-03-30 | Ｒｓｓｉ回路方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08271550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104639270A (zh) * | 2015-02-10 | 2015-05-20 | 东南大学 | 一种具有工艺稳定性的cmos集成接收信号强度指示器 |
-
1995
- 1995-03-30 JP JP7390495A patent/JPH08271550A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104639270A (zh) * | 2015-02-10 | 2015-05-20 | 东南大学 | 一种具有工艺稳定性的cmos集成接收信号强度指示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462612B1 (en) | Chopper stabilized bandgap reference circuit to cancel offset variation | |
| US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
| US6346834B1 (en) | Power on reset circuit | |
| US7231152B2 (en) | Infrared remote control receiver (IRCR) having semiconductor signal processing device therein | |
| US5329171A (en) | Zero cross detection circuit | |
| US5831480A (en) | Operational amplifier adopted for input and output in wide ranges for driving a large load | |
| KR100411308B1 (ko) | 스켈치회로 | |
| US4808848A (en) | Comparator circuit | |
| US6909327B2 (en) | Amplifier | |
| US20030102916A1 (en) | Automatically gain controllable linear differential amplifier using variable degeneration resistor | |
| JPH08271550A (ja) | Ｒｓｓｉ回路方式 | |
| KR960004317B1 (ko) | Fm 수신기 | |
| US5059922A (en) | High speed low offset CMOS amplifier with power supply noise isolation | |
| US6252457B1 (en) | Differential amplifier circuit | |
| KR100249497B1 (ko) | 저잡음 및 고증폭을 위한 능동 발룬 회로 | |
| WO1999037019A1 (en) | Detector circuit | |
| US5239702A (en) | Tuning detector | |
| JPH0640604B2 (ja) | 周波数変換回路 | |
| KR890007395Y1 (ko) | 중간주파 증폭회로 | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| KR950003697Y1 (ko) | 동조검출회로 | |
| JP2927112B2 (ja) | テスト回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| JPH02274105A (ja) | ダブルバランスミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |