JPH08264778A

JPH08264778A - 半導体装置の製造方法

Info

Publication number: JPH08264778A
Application number: JP6928295A
Authority: JP
Inventors: Yoshiki Yamanishi; 良樹山西
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1995-03-28
Filing date: 1995-03-28
Publication date: 1996-10-11
Anticipated expiration: 2014-11-10
Also published as: JP2976838B2

Abstract

(57)【要約】【目的】ＭＮＯＳ構造を有する半導体装置の電荷トラッ
プよりも密度が高く、絶縁膜形成時の膜厚制御の困難性
や素子特性の不安定性がなく、チャージアップの評価特
性に優れた半導体装置の製造方法を提供。【構成】シリコン基板に、下記からまでの工程を順
次施すことを特徴とする半導体装置の製造方法。シリコンイオンと窒素イオンとを連続的に注入する工
程酸化雰囲気中で熱処理を施して絶縁層を形成する工程絶縁層の上に金属層を形成する工程【効果】絶縁層に高密度の電荷トラップを有し、しかも
その電荷トラップ密度は窒素とシリコンのイオン注入条
件を変化させることで低密度から高密度まで任意に調整
することができ、広範囲にわたってチャージアップを評
価することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、金属層−絶縁層−半導
体の積層構造（いわゆるＭＩＳ構造）を有する半導体装
置の製造方法に関するものである。

【０００２】

【従来の技術】シリコン基板を直接酸化してシリコン酸
化膜を得る方法として、酸化雰囲気中で熱処理を施す熱
酸化法がある（例えば、「ＶＬＳＩの薄膜技術」、伊藤
他、丸善出版(1986)参照）。この方法は、酸素または水
分を充満させた気相雰囲気中にシリコン基板を装入し、
700〜1400℃の高温で熱処理することにより、シリコン
基板の表面にシリコン酸化膜を形成させる方法である。
この熱酸化法のなかでも乾燥した酸素雰囲気中で酸化さ
せる乾燥酸化法は、酸化速度が遅く、酸化膜の膜厚の制
御が精度良く行えるという利点を有しているので、ＭＯ
Ｓ構造（金属層−酸化膜−半導体）のゲート酸化膜等の
薄い酸化膜を形成する工程に多く用いられている。一
方、水分を含む酸素雰囲気中で酸化させる湿式酸化法
は、酸化速度が早く、比較的厚い酸化膜が要求される半
導体素子の素子分離領域形成工程等に汎用されている。

【０００３】図２は、絶縁膜としてシリコン酸化膜を用
いた場合のＭＯＳ構造を有する半導体装置の部分縦断面
を示した図である。ＭＯＳ構造を有する半導体装置は、
上記の乾燥酸化方法によってシリコン基板１に形成した
シリコン酸化膜10の上に金属層４を形成して製造され
る。

【０００４】図３は、ＭＯＳ構造を有する半導体装置に
高周波電流を流した場合に、発生する高周波容量と電圧
との関係（以下、Ｃ−Ｖ曲線と記す）を示す図である。
図３中の破線６は理想のＣ−Ｖ曲線を示している。しか
し、実際の半導体装置においては、金属とシリコンとの
仕事関数の違い、酸化膜中あるいは酸化膜と基板との界
面に存在する電荷に基づいて発生する金属層とシリコン
との電位差によって、図３中の実線５で示すＣ−Ｖ曲線
となる。通常、図３中の破線６で示す電圧（Ｖ_G）と実
線５で示す電圧（Ｖ_G）のズレ７は、フラットバンド電
圧（以下、Ｖ_FBと記す）と呼ばれる。

【０００５】半導体装置に、プラズマやイオン等の荷電
粒子を印加して電気的ストレスが加わると、半導体装置
の表面に電荷が溜まる（以下、この現象をチャージアッ
プと記す）。このとき、図２において酸化膜10や酸化膜
10とシリコン基板１との界面に存在する電荷トラップ
に、シリコン基板１から注入された電子またはホールが
溜まる。その結果、金属層４とシリコン基板１の電位
差、すなわち、図３でズレ７として示すＶ_FBが変化す
る。したがって、Ｖ_FBの変化量（以下、ΔＶ_FBと記す）
を測定することによって、半導体装置に印加された電荷
量、すなわちチャージアップ量を定量的に知ることがで
きる。

【０００６】半導体装置のチャージアップ量が増加しす
ぎると、酸化膜層を破壊する恐れがあるので、チャージ
アップ量の測定はＬＳＩ製造工程における重要な評価項
目となる。しかし、上述の熱酸化法を用いて作製された
ＭＯＳ構造を有する半導体装置は、酸化膜中の可動イオ
ンの汚染や酸化膜中の欠陥を有する不良品である場合を
除いて、電気的ストレスを印加したときのΔＶ_FBが小さ
いので、ＬＳＩ製造工程においてΔＶ_FBを用いてチャー
ジアップ量を測定することは困難である。

【０００７】チャージアップにともなって生じるΔＶ_FB
を大きくするには、酸化膜中や酸化膜とシリコン基板と
の界面に存在する電荷トラップの密度を高くすれば良
い。電荷トラップの密度が高い半導体装置として、ＭＮ
ＯＳ構造（金属層−窒化膜層−酸化膜層−半導体の積層
構造）を有する半導体装置が知られている。

【０００８】図４は、ＭＮＯＳ構造を有する半導体装置
の部分縦断面を表した図であるが、その構成はシリコン
基板１の上にシリコン酸化膜８と窒化膜９とを形成し、
さらに金属層４を形成したものである。ＭＮＯＳ構造を
有する半導体装置の電荷トラップの密度が、ＭＯＳ構造
を有する半導体装置のそれと比較して高くなるのは、Ｍ
ＮＯＳ構造では窒化膜９とシリコン酸化膜８とが形成さ
れているので、この２つの膜の界面に電荷トラップが高
密度で存在しているからである。したがって、ＭＮＯＳ
構造を有する半導体装置ではチャージアップの際にシリ
コン基板から注入される電子またはホールを高密度の電
荷トラップによって多量に捕らえるので、ΔＶ_FBが大き
くなり、チャージアップ量をΔＶ_FBによって、的確に評
価することができる（「各種エッチャーのダメージ評価
とゲート酸化膜破壊機構」、野尻、リアライズ社ブレイ
クスルーセミナー・プローシーディング、1993、参照)
。

【０００９】チャージアップの評価特性に優れたＭＮＯ
Ｓ構造を有する半導体装置の製造方法として、次の方法
が周知である。すなわち、図４において、シリコン基板
１に熱酸化を施して、シリコン酸化膜８を形成し、次に
シリコン酸化膜８の上に化学気相蒸着（ＣＶＤ）法を用
いて、窒化膜９を形成する。さらに形成された窒化膜９
の上に金属層４を、例えば低圧化学気相蒸着（ＬＰＣＶ
Ｄ）法を用いて多結晶シリコン層を形成する方法であ
る。しかし、この方法を用いて製造したＭＮＯＳ構造を
有する半導体装置には、次の(1) 〜(3) の問題点があ
る。

【００１０】(1) ほとんどの電荷トラップは、窒化膜と
酸化膜の界面にしか存在できない（いわゆる２次元的分
布）。そのため、電荷トラップの密度を高めることを試
みても、電荷トラップが存在できる位置に制限があり、
密度をあまり高くすることができない。したがって、チ
ャージアップ量の測定の際に、電荷トラップによって捕
らえられるシリコン基板から注入される電子またはホー
ルの量に上限が生じ、大きな電気的ストレスを半導体装
置に印加した場合に、チャージアップ量を正確に測定す
ることができない。

【００１１】(2) 上述の通り、ほとんどの電荷トラップ
は窒化膜と酸化膜の界面に存在するので、電気的ストレ
スに対する感度が窒化膜や酸化膜の膜厚に敏感に影響さ
れる。

【００１２】したがって、ＭＮＯＳ構造を有する半導体
装置を製造する際には、これら２層の絶縁膜の膜厚の制
御に充分に注意しなければならない。

【００１３】(3) ＭＮＯＳ構造を有する半導体装置の製
造工程において、窒化膜の形成にはＣＶＤ法を採用して
いる。しかし、ＣＶＤ法の実施にあたって雰囲気中に混
入する酸素を除去し切れず、混入した酸素が窒化膜中に
Si−Ｏ結合を作り、電荷トラップの密度を変化させて、
半導体装置の素子特性を不安定にする。

【００１４】

【発明が解決しようとする課題】本発明は従来技術の問
題点に鑑みなされたものであり、その目的は、ＭＮＯＳ
構造を有する半導体装置の電荷トラップよりも密度が高
く、絶縁膜形成時の膜厚制御に困難性がなく、かつ素子
特性の不安定要因となるＣＶＤ法を用いることなく、し
たがって、チャージアップの評価特性に優れた半導体装
置の製造方法を提供することにある。

【００１５】

【課題を解決するための手段】本発明の要旨は、次の
「半導体装置の製造方法」にある。

【００１６】シリコン基板に、下記からまでの工程
を順次施すことを特徴とする半導体装置の製造方法。

【００１７】シリコンイオンと窒素イオンを連続的に
注入する工程酸化雰囲気中で熱処理を施して絶縁層を形成する工程絶縁層の上に金属層を形成する工程

【００１８】

【作用】本発明方法によって製造された半導体装置は、
電荷をトラップする領域をＭＮＯＳ構造を有する半導体
装置のように絶縁膜の界面だけに分布させるのではな
く、その領域を絶縁層の全体に広く分布させることがで
きるので、イオン注入量等の条件を変化させることによ
って電荷トラップの密度を高くも低くも調整することが
できる。また、本発明方法によって製造した半導体装置
は、１層の絶縁膜を膜厚制御性に優れる熱酸化法で製造
するので、ＭＮＯＳ構造を有する半導体装置の製造に比
べ、絶縁膜の膜厚制御が容易である。しかも、ＣＶＤ法
による窒化膜の形成を行わないので、酸素による窒化膜
中の電荷トラップの密度が変化して、半導体装置の素子
特性が不安定になるという問題がない。

【００１９】以下、本発明の半導体装置の製造方法を
〜の工程順に説明する。

【００２０】シリコンイオンと窒素イオンを連続的
に注入する工程シリコン基板には特別の特性が要求されるものでないの
で、半導体装置の製造の際に用いられる通常の単結晶シ
リコンを用いることができる。このシリコン基板上に窒
素イオンとシリコンイオンの注入を連続的に行う。ここ
で、連続的に注入するとは、途中に熱処理の工程を入れ
ずに、窒素イオンとシリコンイオンの２種類のイオンを
連続して注入する操作をいう。このとき、窒素イオンと
シリコンイオンを注入する順番は、どちらを先にしても
構わない。しかし、窒素イオンまたはシリコンイオンの
いずれか一方のみを注入して製造した半導体装置では、
目的とする性能を得ることができない。すなわち、シリ
コンイオンのみを注入した場合は、シリコン結晶中に既
存の窒素でしかSi−Ｎ結合を形成することができないた
め、シリコン基板に充分な密度のSi−Ｎ結合が得られな
い。一方、窒素イオンのみを注入した場合には、注入さ
れた窒素と結合するシリコン基板中の格子間シリコン原
子の濃度が不足するので、充分な密度のSi−Ｎ結合を形
成するためには、シリコンイオンを注入して格子間シリ
コン原子を供給する必要がある。

【００２１】シリコンイオンの注入量が２×10¹⁴ｃｍ^-2
になると、基板の結晶シリコンが非晶質化し始め、これ
以上の量を注入することによって充分な密度の格子間シ
リコン原子を生成することが可能になるので、シリコン
イオンの注入量は、２×10¹⁴ｃｍ^-2以上とするのが望ま
しい。

【００２２】図６は、窒素イオン注入量と熱酸化後にシ
リコン基板上に形成される酸化膜厚の関係を示した図で
ある。ただし、酸化条件は乾燥酸素雰囲気中で酸化温度
900℃、酸化時間60分としている。図６から明らかなよ
うに、窒素イオン注入量を増やして行きその注入量が２
×10¹⁴ｃｍ^-2になると、熱酸化による酸化速度が減少し
始めて絶縁膜の膜厚制御が容易になるので、窒素イオン
注入量は２×10¹⁴ｃｍ^-2以上とするのが望ましい。この
ように、所定の窒素イオン注入量で酸化速度が減少する
原因は、注入された窒素によって充分な密度のSi−Ｎ結
合が形成されるためであることを実験によって確認して
いる。したがって、シリコンイオンおよび窒素イオンと
もに２×10¹⁴ｃｍ^-2以上を注入するのがさらに望まし
い。

【００２３】シリコンイオンと窒素イオンを注入する方
法としては、半導体装置の製造方法として慣用的に行わ
れているイオン注入法やイオン・ドーピング法等を用い
ることができる。イオン注入法でシリコンイオンおよび
窒素イオンを注入する際の加速電圧は、通常のイオン注
入で用いられている2000Kv以下で良い。

【００２４】酸化雰囲気中で熱処理を施して絶縁層
を形成する工程イオン注入後の絶縁層の形成は、シリコン基板を熱酸化
させる際に通常用いられている酸化雰囲気中、すなわ
ち、フィルター等により充分に水分を除去した乾燥酸素
雰囲気中で行われる。絶縁層の形成を水分を含む湿式酸
素雰囲気中で行ってもよいが、含有される水分中の水素
がSi−Ｈ結合を形成し、トラップ密度を減少させること
になるので、水分を含まない乾燥酸素雰囲気中で行うの
がより望ましい。このとき行われる熱処理は、乾燥酸化
法で通常行われている熱処理（例えば、 700〜1200℃）
を施せばよい。

【００２５】形成された絶縁層には高濃度のSi−Ｎ結合
が存在しており、これらが電荷のトラップになる。この
ため、ＭＮＯＳ構造を有する半導体装置での電荷トラッ
プの存在領域がシリコン酸化膜と窒化膜の界面に限られ
ているのに対して、本発明方法によって製造された半導
体装置において、電荷トラップは絶縁層の全体に広がっ
て存在する、いわゆる３次元的分布をすることになる。
さらに、本発明方法ではシリコンイオンおよび窒素イオ
ンのイオン注入条件、または酸化条件を調整することに
よって、絶縁層中のSi−Ｎ結合数を調整し、電荷トラッ
プの密度を任意に調整することができる。そのため、従
来のＭＮＯＳ構造を有する半導体装置に比べ、電荷トラ
ップの密度をより高くすることができる。

【００２６】絶縁層の上に金属層を形成する工程絶縁層を形成した後、絶縁層の上に金属層を形成する。
形成される金属層は、通常、ＭＯＳ、ＭＩＳおよびＭＮ
ＯＳ構造の金属層として使用されるものでよく、例え
ば、高濃度にドーパント（ボロン、リン、砒素）をドー
プした多結晶シリコン、アルミニウムおよびその合金、
さらにタングステン、モリブデン、チタン、白金等の高
融点金属とそのシリサイド等がある。この金属層の形成
には、通常行われている蒸着法、ＣＶＤ法またはＬＰＣ
ＶＤ法等が用いられる。

【００２７】

【実施例】本発明方法によって製造した半導体装置の作
用、効果を実施例に基づいて説明する。

【００２８】図１は、本発明の半導体装置の製造方法の
工程を示すものである。図１(a) はシリコン基板に窒素
イオンとシリコンイオンを注入する工程を、図１(b) は
熱酸化によって絶縁膜を形成する工程を、図１(c) は絶
縁層の上に金属層を形成する工程をそれぞれ示してお
り、以下の実施例では、半導体装置はこれらの工程に沿
って製造される。

【００２９】（実施例１）Ｐ型導電型になるようにドー
パントを添加したシリコン基板に、５×10¹⁴cm^-2の量の
窒素イオンを25kVの加速電圧で注入した。さらに連続し
て５×10¹⁴cm^-2の量のシリコンイオンを50keV の加速電
圧で注入した（図１(a) 参照）。

【００３０】イオン注入したシリコン基板に、乾燥酸素
雰囲気の熱処理炉内で酸化温度 950℃で60分間保持する
酸化処理を施して、シリコン基板上に厚さ16nmの絶縁層
を形成させた（図１(b) 参照）。図６は、前述の通り、
シリコン基板に 950℃の乾燥酸素雰囲気中で60分の酸化
を施した際の窒素注入量と酸化膜厚との関係を示した図
であるが、同図から明らかなように、形成された絶縁層
の膜厚は、イオンを注入せずに絶縁層（シリコン酸化
膜）を形成させた場合に比較して、薄くなっている。

【００３１】次に、絶縁層の上に金属層を形成させた。
金属層の材料にはリンを拡散させてＮ型にした多結晶シ
リコンを用いて、SiＨ₄ ガス雰囲気中で処理温度 620℃
の条件でＬＰＣＶＤ法の処理を行い、多結晶シリコン膜
を 300nmの厚さに形成した。

【００３２】そののち、フォトリソグラフィ法によっ
て、面積0.2mm²〜8.0mm²の矩形に加工した（図１(c) 参
照）。

【００３３】製造された半導体装置の電荷トラップ密度
を測定して、チャージアップの評価特性を調べた。

【００３４】図５は、実施例１および後述する比較例で
製造された半導体装置のＣ−Ｖ曲線を示す図である。曲
線ｃは実施例１で製造された半導体装置にストレス電圧
を印加していない状態でのＣ−Ｖ曲線を、曲線ｄは実施
例１で製造された半導体装置に23℃の温度下で−８Ｖの
ストレス電圧を印加した後のＣ−Ｖ曲線をそれぞれ示し
ている。なお、曲線ａは比較例として窒素イオンのみを
注入して製造された半導体装置のＣ−Ｖ曲線を示し、曲
線ｂは比較例としてシリコンイオンのみを注入して製造
された半導体装置のＣ−Ｖ曲線を示している。

【００３５】図５の曲線ｄに示すように、−８Ｖのスト
レス電圧を印加した場合のΔＶ_FBは、約＋0.48Ｖであ
る。また、トラップされた電荷密度は、トラップが絶縁
膜中に一様に分布しているとして 1.2×10¹²cm^-2と求め
られる。この電荷密度の値は、図４で示すＭＮＯＳ構造
を有する半導体装置の電荷密度と同程度である。したが
って、本発明方法によって製造される半導体装置は、チ
ャージアップ量の評価にあたりＭＮＯＳ構造を有する半
導体装置と同程度の評価特性があることがわかる。

【００３６】（実施例２）イオン注入量を実施例１より
増加して、半導体装置を製造した。

【００３７】シリコン基板に５×10¹⁴cm^-2の量の窒素イ
オンを注入して、さらに１×10¹⁵cm^-2の量のシリコンイ
オンを注入した。その他の条件は実施例１の場合と同じ
にして、半導体装置を製造した。

【００３８】製造された半導体装置の電荷トラップ密度
を測定して、チャージアップの評価特性を調べた。この
半導体装置の−８Ｖのストレス電圧を印加した場合のΔ
Ｖ_FBは約＋1.35Ｖであり、トラップされた電荷密度は
3.4×10¹²cm^-2である。この電荷密度の値は、ＭＮＯＳ
構造を有する半導体装置の電荷密度に比べて高く、本発
明方法で製造した半導体装置を用いれば、従来のＭＮＯ
Ｓ構造を有する半導体装置よりも、チャージアップ量を
広範囲にわたり測定できることが分かる。

【００３９】（比較例）比較のため、シリコン基板に窒
素イオンのみを注入（５×10¹⁴cm^-2）し、その他の条件
は実施例１と同じにして半導体装置を製造した。この半
導体装置に−８Ｖの電圧ストレス印加して高周波容量−
電圧特性を調査した。図５中の曲線ａは、比較のため窒
素イオンのみを注入して製造した半導体装置のＣ−Ｖ曲
線であるが、電圧ストレスの印加前後でほんとんど変化
がなかった。したがって、このときのΔＶ_FBは約０Ｖで
あり、電荷をトラップする密度が極端に少ない。

【００４０】次に、シリコン基板にシリコンイオンのみ
を注入（５×10¹⁴cm^-2）し、その他の条件は実施例１と
同じにして半導体装置を製造した。この半導体装置に−
８Ｖの電圧ストレス印加して、同様に高周波容量−電圧
特性を調査した。図５中の曲線ｂは、シリコンイオンの
みを注入した半導体装置のＣ−Ｖ曲線であるが、このと
きも電圧ストレスの印加前後でほんとんど変化しなかっ
た。したがって、ΔＶ_FBは約０Ｖであり、電荷をトラッ
プする密度が極端に少ない。

【００４１】このように、本発明方法によれば、窒素と
シリコンのイオン注入条件を変化させることによって、
絶縁層中の電荷トラップの密度を容易に増減させること
ができる。

【００４２】

【発明の効果】本発明の方法によれば、その絶縁層に高
密度の電荷トラップを有し、チャージアップの評価特性
に優れた半導体装置を製造することができる。また、そ
の電荷トラップ密度は、窒素とシリコンのイオン注入条
件を変化させることで低密度から高密度まで任意に調整
することが可能であり、広範囲にわたってチャージアッ
プを評価することができる。

【００４３】本発明方法によって製造された半導体装置
では、電荷トラップが絶縁層の界面に限定されることな
く、絶縁層中の全体に広がって存在している。さらにＭ
ＮＯＳ構造を有する半導体装置で問題となった膜厚制御
の困難性や窒化膜形成時の混入酸素に起因する素子特性
の劣化を解消できる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の工程を示すも
のである。

【図２】絶縁膜としてシリコン酸化膜を用いた場合のＭ
ＯＳ構造を有する半導体装置の部分縦断面を示した図で
ある。

【図３】ＭＯＳ構造を有する半導体装置に高周波電流を
流した場合に発生するＣ−Ｖ曲線を示す図である。

【図４】ＭＮＯＳ構造を有する半導体装置の部分縦断面
を示す図である。

【図５】実施例１および比較例で製造された半導体装置
のＣ−Ｖ曲線を示す図である。

【図６】窒素イオン注入量と熱酸化後にシリコン基板上
に形成される酸化膜厚の関係を示した図である。

【符号の説明】

１、シリコン基板２、窒素イオンおよびシ
リコンイオン３、絶縁層４、金属層５、実際のＣ−Ｖ曲線６、理想のＣ−Ｖ曲線７、フラットバンド電圧８、シリコン酸化膜９、窒化膜 10、酸化膜

Claims

【特許請求の範囲】

【請求項１】シリコン基板に、下記からまでの工程
を順次施すことを特徴とする半導体装置の製造方法。シリコンイオンと窒素イオンとを連続的に注入する工
程酸化雰囲気中で熱処理を施して絶縁層を形成する工程絶縁層の上に金属層を形成する工程