JPH08264636A - Composite semiconductor substrate - Google Patents

Composite semiconductor substrate

Info

Publication number
JPH08264636A
JPH08264636A JP6442995A JP6442995A JPH08264636A JP H08264636 A JPH08264636 A JP H08264636A JP 6442995 A JP6442995 A JP 6442995A JP 6442995 A JP6442995 A JP 6442995A JP H08264636 A JPH08264636 A JP H08264636A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
silicon
substrate
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6442995A
Other languages
Japanese (ja)
Inventor
Kazuhiro Fujii
一宏 藤井
Toshihiko Abu
俊彦 阿武
Takayuki Hattori
高之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ube Corp
Original Assignee
Ube Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ube Industries Ltd filed Critical Ube Industries Ltd
Priority to JP6442995A priority Critical patent/JPH08264636A/en
Publication of JPH08264636A publication Critical patent/JPH08264636A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: To improve the humidity resistance and to reduce the warpage by using silicon, boron and oxygen as main ingredients as glass substance for connecting a composite semiconductor substrate, and specifying the atomic ratio of the silicon to the boron. CONSTITUTION: A plurality of semiconductor single crystalline regions 11 are isolated from each other, and electrically insulated from each other. The periphery of the region 11 is covered with an insulating film 12, and the layer 14 made of semiconductor polycrystal or amorphous semiconductor is brought into contact with the film 12 to connect the plurality of the regions 11 to each other. The warpage of the substrate can be reduced by the layer 14. The regions 11 and the layers 12, 14 for coupling them are supported by a support board 15 via a glass substance layer 13. The layer 13 contains silicon, boron and oxygen as main ingredients in such a manner that the atomic ratio (a) of the silicon to the boron is 1.0<=a<=0.4. Thus, a composite semiconductor substrate which has excellent humidity resistance and small warpage can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、パワー素子等を形成す
ることができる半導体装置用誘電体分離基板を含む複合
半導体基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite semiconductor substrate including a dielectric isolation substrate for semiconductor devices capable of forming power elements and the like.

【0002】[0002]

【従来技術およびその問題点】半導体単結晶領域を相互
に分離する方法として知られている誘電体分離技術は、
標準的な接合分離基板に比べてデバイス間の分離技術が
極めて良好であり、適用回路の制限が少ないことから、
高耐圧や大電流のパワーICに適している。典型的な誘
電体分離方式としては、EPIC(Epitaxial Passivat
ed IntegratedCircuit )方式が知られているが、大ウ
ェハ径への対応や、製造コスト等の問題から他の方法に
ついても種々検討されている。複数の半導体基板を貼り
合わせて基板を製造するSOI(Silicon On Insulato
r)技術もその一つである。中でも基板の貼り合わせに
ついての優れた方法として、例えば、特開昭61−24
2033号公報に開示された方法がある。
2. Description of the Related Art Dielectric isolation technology known as a method for isolating semiconductor single crystal regions from each other is
The isolation technology between devices is extremely good compared to the standard junction isolation substrate, and there are few restrictions on the applicable circuit.
Suitable for high withstand voltage and large current power ICs. A typical dielectric isolation method is EPIC (Epitaxial Passivat).
Although the ed integrated circuit) method is known, various other methods are being studied due to problems with large wafer diameters and manufacturing costs. SOI (Silicon On Insulato) that manufactures substrates by bonding multiple semiconductor substrates
r) Technology is one of them. Among them, an excellent method for bonding substrates is disclosed in, for example, JP-A-61-224.
There is a method disclosed in Japanese Patent No. 2033.

【0003】前記公報は、四塩化珪素を主成分とする原
料を酸水素炎で燃焼して得られるすす状物質を半導体基
板表面に堆積し、支持基板を重ね合わせた後、ヘリウム
ガスと酸素ガスの混合雰囲気で加熱処理しすす状物質を
焼結して半導体基板を接合する方法を開示している。こ
の方法は、結晶欠陥の少ない、大ウェハ径の複合半導体
基板を比較的低コストで製造できる点で優れた方法であ
る。従来の、この種の貼り合わせ方法によって製造され
た複数個の半導体単結晶領域を有する基板は、図1に示
すように、通常はSiO2 等の絶縁膜12で覆われた半
導体単結晶島11がガラス物質層13によって支持基板
15に接合されている。
In the above-mentioned publication, a soot-like substance obtained by burning a raw material containing silicon tetrachloride as a main component with an oxyhydrogen flame is deposited on the surface of a semiconductor substrate, and after superposing a supporting substrate, helium gas and oxygen gas are deposited. Discloses a method of joining a semiconductor substrate by sintering a soot-like substance which is heat-treated in a mixed atmosphere. This method is an excellent method in that a composite semiconductor substrate having a large wafer diameter with few crystal defects can be manufactured at a relatively low cost. As shown in FIG. 1, a conventional substrate having a plurality of semiconductor single crystal regions manufactured by a bonding method of this kind is usually a semiconductor single crystal island 11 covered with an insulating film 12 such as SiO 2. Are bonded to the support substrate 15 by the glass material layer 13.

【0004】しかしながら、半導体基板を実装するよう
な場合には過酷な環境に晒されることがあり、このため
耐環境特性、特に耐湿性が問題となる場合が生じてい
る。
However, when a semiconductor substrate is mounted, the semiconductor substrate may be exposed to a harsh environment, so that environmental resistance characteristics, particularly humidity resistance, may become a problem.

【0005】また、最近、さらに大きなウェハ径を有す
る半導体基板が求められるようになり、従来の上記公報
の方法によって接合された半導体基板の中には、大型ウ
ェハ化に伴う反り(外周部と中央部との高低の差)が大
きくなり、その結果、半導体基板に各種デバイスを作り
込む生産ラインにおいて搬送が困難になったり、微細な
フォトリソグラフィ精度を高めることが難しいという問
題点が生じている。
Further, recently, a semiconductor substrate having a larger wafer diameter has been demanded, and among the semiconductor substrates bonded by the conventional method described in the above publication, a warp (an outer peripheral portion and a central portion) due to the increase in size of the wafer has been demanded. The difference between the height and the area) becomes large, and as a result, there arise problems that it is difficult to convey in a production line where various devices are formed on a semiconductor substrate, and it is difficult to improve fine photolithography accuracy.

【0006】[0006]

【発明の目的】本発明の目的は、上記の従来の複合半導
体基板における問題点を解消し、耐湿性に優れ、反りが
小さい複合半導体基板を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems in the conventional composite semiconductor substrate and to provide a composite semiconductor substrate having excellent moisture resistance and small warpage.

【0007】[0007]

【問題点を解決するための手段】本発明は、1または相
互に分離された複数個の半導体単結晶領域と、これを支
持する支持基板とが、ガラス物質によって接合された複
合半導体基板において、該ガラス物質がシリコン、ホウ
素および酸素を主成分とし、シリコンとホウ素の原子比
(Si/B比)aが1.0≦a≦4.0であることを特
徴とする複合半導体基板に関する。
The present invention provides a composite semiconductor substrate in which one or a plurality of semiconductor single crystal regions separated from each other and a supporting substrate supporting the same are bonded by a glass material. The present invention relates to a composite semiconductor substrate, wherein the glass substance contains silicon, boron and oxygen as main components, and an atomic ratio (Si / B ratio) a of silicon and boron is 1.0 ≦ a ≦ 4.0.

【0008】本発明のシリコン、ホウ素および酸素を主
成分とするガラス物質において、シリコンとホウ素の原
子比(Si/B比)aが過度に大きい場合には接合時の
焼結温度を高くする必要があり焼結時間が長くなり製造
効率が悪くなると共に基板の反りが大きくなり、過度に
小さい場合には耐湿性が悪化するので、その比aは1.
0≦a≦4.0の範囲が選択される。Si/B比aが
1.4≦a≦3.0の場合には、半導体基板とガラス物
質層(前記すす状物質を焼結して得られる。)との接合
面に発生する微小な空孔が少なく溝の充填状態が良好と
なり、耐湿性が向上し、反りも低減するため好ましい。
In the glass material containing silicon, boron and oxygen as the main components of the present invention, if the atomic ratio (Si / B ratio) a of silicon and boron is too large, it is necessary to raise the sintering temperature at the time of bonding. Therefore, the sintering time becomes long, the manufacturing efficiency becomes poor, the warp of the substrate becomes large, and when it is excessively small, the moisture resistance deteriorates. Therefore, the ratio a is 1.
The range of 0 ≦ a ≦ 4.0 is selected. When the Si / B ratio a is 1.4 ≦ a ≦ 3.0, minute voids generated at the bonding surface between the semiconductor substrate and the glass material layer (obtained by sintering the soot-like material). It is preferable because the number of holes is small, the filling state of the groove is good, the moisture resistance is improved, and the warpage is reduced.

【0009】本発明の複合半導体基板の構成について図
2を参照しながら説明する。複数個の半導体単結晶領域
11は相互に分離されており、互いに電気的に絶縁され
ている。図中に示しているように、半導体単結晶領域1
1の周囲は通常絶縁膜12によって覆われている。な
お、本図では半導体多結晶又はアモルファス半導体から
なる層14が絶縁膜12に接して複数の半導体単結晶領
域11を相互に連結するように設けられおり、この層1
4を所望により適宜設けることにより基板の反りを小さ
くすることができるので好ましい。半導体単結晶領域お
よびこれらを連結した上記の各層は、ガラス物質層13
を介して支持基板15によって支持されている。
The structure of the composite semiconductor substrate of the present invention will be described with reference to FIG. The plurality of semiconductor single crystal regions 11 are separated from each other and electrically insulated from each other. As shown in the figure, the semiconductor single crystal region 1
The periphery of 1 is usually covered with an insulating film 12. In this figure, a layer 14 made of semiconductor polycrystal or amorphous semiconductor is provided so as to be in contact with the insulating film 12 so as to connect a plurality of semiconductor single crystal regions 11 to each other.
It is preferable to provide No. 4 as appropriate because the warp of the substrate can be reduced. The semiconductor single crystal region and each of the above-mentioned layers connecting these are the glass material layer 13
It is supported by the support substrate 15 via.

【0010】半導体単結晶領域11の材質としてはシリ
コンが代表的であるが、GaAs、GaAlAs、In
P、SiC等の各種化合物半導体やGe等の単元素半導
体であっても良い。
Silicon is a typical material for the semiconductor single crystal region 11, but GaAs, GaAlAs, In
It may be a compound semiconductor such as P or SiC or a single element semiconductor such as Ge.

【0011】通常形成される絶縁膜12としては特に制
限は無いが、SiO2 膜が好適に使われる。絶縁膜の厚
さとしては、通常0.5〜2.0μmである。また、基
板の反りを小さくするために所望により形成される半導
体多結晶層14としては、シリコン、Ge等の単元素半
導体の多結晶体層、あるいは、GaAs、GaAlA
s、InP、SiC等の各種化合物半導体の多結晶体層
が挙げられ、また、アモルファス半導体層14として
は、アモルファスシリコン、シリコンゲルマニウム等か
らなるアモルファス半導体層が挙げられる。当該半導体
多結晶層またはアモルファス半導体層の厚さは通常0.
1〜100μm、好ましくは1〜50μmである。
The insulating film 12 usually formed is not particularly limited, but a SiO 2 film is preferably used. The thickness of the insulating film is usually 0.5 to 2.0 μm. The semiconductor polycrystal layer 14 formed as desired to reduce the warp of the substrate is a polycrystal layer of a single element semiconductor such as silicon or Ge, or GaAs or GaAlA.
Examples include a polycrystalline layer of various compound semiconductors such as s, InP, and SiC, and examples of the amorphous semiconductor layer 14 include an amorphous semiconductor layer made of amorphous silicon, silicon germanium, or the like. The thickness of the semiconductor polycrystalline layer or the amorphous semiconductor layer is usually 0.
It is 1 to 100 μm, preferably 1 to 50 μm.

【0012】ガラス物質層13はシリコン、ホウ素およ
び酸素を主成分とするものである。ガラス物質層の厚さ
は薄すぎると完全に接合されない場合があり、また、厚
すぎると接合強度が低下するので0.5μm〜500μ
m、好ましくは0.5〜100μmである。なお、ガラ
ス物質層の焼結温度を低くするためにリン化合物やゲル
マニウム化合物を添加することもできる。
The glass material layer 13 is mainly composed of silicon, boron and oxygen. If the thickness of the glass material layer is too thin, it may not be completely joined, and if it is too thick, the joining strength will decrease.
m, preferably 0.5 to 100 μm. A phosphorus compound or a germanium compound may be added to lower the sintering temperature of the glass material layer.

【0013】支持基板15としては、ガラス質との接合
性がよく接合後の接合面に歪みが生じにくく、且つ半導
体単結晶領域11との熱膨張係数が近く複合半導体基板
の反りが小さくなるような材料が選ばれる。通常は半導
体単結晶領域11と同じ材料が選ばれる。
The supporting substrate 15 has good bondability with glass and is less likely to cause distortion in the bonded surface after bonding, and has a thermal expansion coefficient close to that of the semiconductor single crystal region 11 so that warpage of the composite semiconductor substrate is reduced. Materials are selected. Usually, the same material as the semiconductor single crystal region 11 is selected.

【0014】以上の説明における半導体単結晶領域11
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域11が支持基板15と直接接合されていたり、支持基
板の一部分がデバイス表面に現れた構造であってもよ
い。
The semiconductor single crystal region 11 in the above description
Or the thickness of the layer may be different between the semiconductor single crystal regions. Further, a part of the semiconductor single crystal region 11 may be directly bonded to the supporting substrate 15, or a part of the supporting substrate may appear on the device surface.

【0015】上記の説明では半導体単結晶領域は相互に
分離されているが、図3に示すように、該半導体単結晶
領域11が1個であって、絶縁層12、半導体多結晶ま
たはアモルファス半導体層14およびガラス物質13を
介して支持基板15と接合されていても良い。
Although the semiconductor single crystal regions are separated from each other in the above description, as shown in FIG. 3, there is one semiconductor single crystal region 11 and the insulating layer 12, semiconductor polycrystal or amorphous semiconductor is used. It may be bonded to the support substrate 15 via the layer 14 and the glass substance 13.

【0016】次に本発明の複合半導体基板の製造方法の
一例を図4に従って説明する。まず、半導体単結晶領域
11となる半導体基板10の表面に分離溝を形成する。
図ではV字溝となっているが、トレンチ等の形状でも良
く、目的とするデバイスや製造コストを考慮して選ぶこ
とができる。製造方法としては、KOHを用いた湿式の
異方性エッチングやSF6 ガスを用いたドライエッチン
グ等の通常普通に用いられている方法によって製造する
ことができる。溝の深さは、半導体単結晶領域11の厚
さより少し深い程度にするのが良く、通常0.1μm〜
300μm程度である。
Next, an example of the method for manufacturing the composite semiconductor substrate of the present invention will be described with reference to FIG. First, an isolation groove is formed on the surface of the semiconductor substrate 10 to be the semiconductor single crystal region 11.
Although a V-shaped groove is shown in the drawing, it may be a trench or the like, and can be selected in consideration of a target device and manufacturing cost. As a manufacturing method, a commonly used method such as wet anisotropic etching using KOH or dry etching using SF 6 gas can be used. The depth of the groove is preferably a little deeper than the thickness of the semiconductor single crystal region 11, and is usually 0.1 μm to
It is about 300 μm.

【0017】ここで半導体基板10は最終的に半導体単
結晶領域11となるので、材料としては半導体単結晶領
域と同一の半導体である。
Since the semiconductor substrate 10 finally becomes the semiconductor single crystal region 11, the material is the same semiconductor as the semiconductor single crystal region.

【0018】次に半導体基板10の表面に絶縁膜12を
形成する。絶縁膜としてはSiO2膜が好適に使われ
る。SiO2 膜はCVD法等によって形成されるが、半
導体基板10がシリコンである場合は表面を熱酸化して
得られるSiO2 が好適に用いられる。
Next, the insulating film 12 is formed on the surface of the semiconductor substrate 10. A SiO 2 film is preferably used as the insulating film. The SiO 2 film is formed by a CVD method or the like, but when the semiconductor substrate 10 is silicon, SiO 2 obtained by thermally oxidizing the surface is preferably used.

【0019】次いで絶縁膜12の上に所望により半導体
多結晶またはアモルファス半導体層14を形成する。製
造方法は特に限定されないが、例えば多結晶シリコンの
場合はCVD(chemical vapour deposition)法等によ
り製造することができる。
Next, if desired, a semiconductor polycrystal or amorphous semiconductor layer 14 is formed on the insulating film 12. Although the manufacturing method is not particularly limited, for example, in the case of polycrystalline silicon, it can be manufactured by a CVD (chemical vapor deposition) method or the like.

【0020】次にガラス物質層13を形成した後、支持
基板15を重ね合わせて加熱処理することにより半導体
基板10と支持基板15とを貼り合わせる。ガラス物質
層はシリコン、ホウ素および酸素を主成分とし、これに
所望によりリン化合物およびゲルマニウム化合物を含有
させることができる。ガラス物質層はスート堆積法、C
VD、スピンコート法等によって製造することができ
る。中でもスート堆積法は溝のすみずみまでガラス物質
で充填されるので特に好ましい。
Next, after the glass material layer 13 is formed, the support substrate 15 is overlaid and heat-treated to bond the semiconductor substrate 10 and the support substrate 15 together. The glass material layer contains silicon, boron and oxygen as main components, and can optionally contain phosphorus compounds and germanium compounds. Glass material layer is soot deposition method, C
It can be manufactured by VD, spin coating, or the like. Among them, the soot deposition method is particularly preferable because it is filled with the glass substance even in the entire groove.

【0021】スート堆積法は、例えばSiCl4 の如き
ケイ素化合物およびBCl3 の如きホウ素化合物を主成
分とする原料を、酸水素炎中で燃焼させることで得られ
るSiO2 およびB2 3 を主成分とするすす状物質
を、半導体基板10の表面に堆積させ、支持基板15と
重ね合わせた後、加熱処理し焼結することによって半導
体基板10と支持基板15とを貼り合わせる方法であ
る。
The soot deposition method mainly uses SiO 2 and B 2 O 3 obtained by burning a raw material containing a silicon compound such as SiCl 4 and a boron compound such as BCl 3 as main components in an oxyhydrogen flame. In this method, a soot-like substance as a component is deposited on the surface of the semiconductor substrate 10, superposed on the support substrate 15, and then heat-treated and sintered to bond the semiconductor substrate 10 and the support substrate 15 together.

【0022】スート堆積法による複合半導体基板を製造
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりSiO2 を生成する化合物であ
ればよく、一般式SiR1 2 3 4 で表される化合
物(置換基R1 、R2 、R3およびR4 は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。);ジシ
ロキサン、ポリシロキサン等のケイ素原子を2個以上含
有するシロキサン類;ジシラン、ポリシラン等のケイ素
原子を2個以上含有するシラン類等を挙げることができ
る。この中でも、得られるSiO2 の質および粒度等の
観点から好ましいのは、一般式SiR12 3 4
表される化合物であって、置換基R1 、R2 、R3 およ
びR4 (R1 〜R4 は互いに同一でも異なっていてもよ
い。)が、塩素、水素、炭素数1〜3のアルキル基、炭
素数1〜3のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
1 、R2 、R3 およびR 4 (R1 〜R4 は互いに同一
でも異なっていてもよい。)が、塩素または水素の場合
である。これらケイ素化合物の具体例として、SiCl
4 、SiH4 、Si 2 6 、SiHCl3 、Si(OE
t)4 およびSi(OMe)4 等を挙げることができ
る。
Manufacture of composite semiconductor substrate by soot deposition method
The silicon compound used in the
By burning with SiO2Is a compound that produces
The general formula SiR1R2R3RFourCompound represented by
Thing (substituent R1, R2, R3And RFourAre identical to each other
May be different, halogen, hydrogen, an alkyl group,
It is a substituent selected from an alkyloxy group. ); Jishi
Contains two or more silicon atoms such as roxane and polysiloxane
Siloxane having; silicon such as disilane and polysilane
Examples include silanes containing two or more atoms.
It Among these, the obtained SiO2Quality and granularity of
From the viewpoint, the general formula SiR is preferable.1R2R3RFourso
A compound represented, wherein the substituent R1, R2, R3And
And RFour(R1~ RFourMay be the same or different from each other
Yes. ) Is chlorine, hydrogen, an alkyl group having 1 to 3 carbon atoms, charcoal
In the case of a substituent selected from alkyloxy groups having a prime number of 1 to 3.
It is the case. Of these, particularly preferred are the above substituents.
R1, R2, R3And R Four(R1~ RFourAre identical to each other
But it can be different. ) Is chlorine or hydrogen
Is. Specific examples of these silicon compounds include SiCl
Four, SiHFour, Si 2H6, SiHCl3, Si (OE
t)FourAnd Si (OMe)FourCan be mentioned
It

【0023】ホウ素化合物としては、三塩化ホウ素、ボ
ラン類(BH3 、B2 6 )、BHCl2 、B(OE
t)3 およびB(OMe)3 等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。
As the boron compound, boron trichloride, boranes (BH 3 , B 2 H 6 ), BHCl 2 , B (OE)
Examples thereof include t) 3 and B (OMe) 3 , and among these, boron trichloride is preferable because it can be easily supplied.

【0024】なお、すす状物質の焼結温度を低くするた
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン(POCl3 )、ホスフィン(PH3 )等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン(GeH4 )等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン(P
OCl3 )および四塩化ゲルマニウムである。
The phosphorus compound and the germanium compound, which are optionally added to lower the sintering temperature of the soot-like substance, are those which produce oxides of phosphorus and germanium by burning in an oxyhydrogen flame. Any compound may be used. Examples of the phosphorus compound include phosphorus pentachloride, phosphorus oxychloride (POCl 3 ), phosphine (PH 3 ), and the germanium compound includes germanium tetrachloride and germane (GeH 4). ) Etc. can be mentioned. Of these, phosphorus pentachloride and phosphorus oxychloride (P
OCl 3 ) and germanium tetrachloride.

【0025】上記原料の酸水素炎中への供給は、上記原
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。
The above raw materials are supplied into the oxyhydrogen flame directly in the oxyhydrogen flame or while being mixed with hydrogen or oxygen while the oxyhydrogen flame is mixed by adjusting the flow rate with a valve if the above raw materials are gases. To supply. If the raw material is a liquid, it is supplied by a spraying device, or hydrogen gas, oxygen gas or an inert gas such as argon gas or nitrogen gas as a carrier, by entraining the vapor of the raw material,
Alternatively, the raw material can be supplied by heating the raw material and pressure-feeding it by the vapor pressure of the raw material itself.

【0026】酸水素炎中に供給された上記原料は火炎加
水分解され、SiO2 およびB2 3 を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は0.05〜0.2μm程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。
The above-mentioned raw material supplied to the oxyhydrogen flame was subjected to flame addition.
Water decomposed, SiO2And B2O 3Is the main component
This produces a soot-like substance. This soot-like substance is an ultrafine particle of glass
It is a child and has a particle size of about 0.05 to 0.2 μm.
An oxyhydrogen flame is the simultaneous supply of oxygen and hydrogen.
It is a combustion flame obtained by.

【0027】生成するすす状物質は、貼り合わせを行う
半導体基板の表面に直ちに堆積させられる。堆積は、酸
水素炎を半導体基板に直接吹き付けることによって行う
ことが好ましい。
The generated soot-like substance is immediately deposited on the surface of the semiconductor substrate to be bonded. The deposition is preferably performed by spraying an oxyhydrogen flame directly onto the semiconductor substrate.

【0028】次いで、接合すべき支持基板15をすす状
物質の堆積の上に載置し、前記すす状物質を加熱処理す
ることによって焼結させる。焼結は、半導体基板10に
設けられた溝の谷間の部分に空孔が出来るだけ生じない
ないようにするために、酸素ガスと不活性ガスとの混合
ガス中で熱処理を行うが、その際、酸素ガスは10%以
上、好ましくは実質的に酸素ガス中において行うのが良
い。即ち、酸素ガスが90%以上且つヘリウムガスが2
%以下が好ましく、その他のガスとしては半導体基板等
に対し反応性がないものが使用される。特に酸素ガスが
95%以上、さらに好ましくは99%以上である。焼結
時の熱処理温度は800〜1400℃である。すす状物
質は焼結されるとガラス化し、半導体基板10と支持基
板15とが貼り合わされる。
Then, the supporting substrate 15 to be joined is placed on the deposition of soot-like substance, and the soot-like substance is sintered by heat treatment. In the sintering, heat treatment is performed in a mixed gas of oxygen gas and an inert gas in order to prevent the formation of vacancies in the valleys of the grooves provided in the semiconductor substrate 10 as much as possible. The oxygen gas content is 10% or more, preferably substantially in the oxygen gas content. That is, oxygen gas is 90% or more and helium gas is 2%.
% Or less, and other gases that are not reactive with semiconductor substrates are used. In particular, the oxygen gas content is 95% or more, more preferably 99% or more. The heat treatment temperature during sintering is 800 to 1400 ° C. The soot-like substance is vitrified when it is sintered, and the semiconductor substrate 10 and the support substrate 15 are bonded together.

【0029】この後、半導体基板10を、貼り合わせ面
と反対側から研削しさらに研磨することにより、複合半
導体基板が製造される。貼り合わせに用いる半導体基板
がV字状の溝、トレンチ溝等の溝付き基板であれば、研
削・研磨工程を経て、島状に分離された半導体単結晶領
域11が得られる。
Thereafter, the semiconductor substrate 10 is ground and further polished from the side opposite to the bonding surface to manufacture a composite semiconductor substrate. If the semiconductor substrate used for bonding is a grooved substrate such as a V-shaped groove or trench groove, an island-shaped separated semiconductor single crystal region 11 is obtained through a grinding / polishing process.

【0030】[0030]

【実施例】本発明について、さらに具体的に以下に示す
が、本発明はこれに限定されるものではない。 実施例1 図2に示す複合半導体基板を以下のようにして作製し
た。V字状に加工した凹部を有する基板は次のようにし
て製作した。まず、図4に示すように、面方位(10
0)面を有する4インチ径、厚さ525μmのシリコン
基板10の表面に、フォトリソグラフィおよび異方性エ
ッチングにより50μmの深さにV溝を形成した。V溝
の形成は、フォトエッチングによりSiO2 のマスクを
作製し、Siが露出した領域をKOHの20%水溶液9
0重量部、イソプロピルアルコール5重量部およびn−
ブチルアルコール5重量部からなる、いわゆる異方性エ
ッチング液を用いて温度80℃でエッチングすることに
より作製した。
EXAMPLES The present invention will be described more specifically below, but the present invention is not limited thereto. Example 1 The composite semiconductor substrate shown in FIG. 2 was manufactured as follows. A substrate having a V-shaped recess was manufactured as follows. First, as shown in FIG.
V-grooves were formed at a depth of 50 μm by photolithography and anisotropic etching on the surface of the silicon substrate 10 having a diameter of 0 inch and a diameter of 4 inches and a thickness of 525 μm. The V groove is formed by forming a mask of SiO 2 by photoetching, and exposing the region of Si to a 20% aqueous solution of KOH 9
0 parts by weight, isopropyl alcohol 5 parts by weight and n-
It was prepared by etching at a temperature of 80 ° C. using a so-called anisotropic etching solution containing 5 parts by weight of butyl alcohol.

【0031】引き続き熱酸化によってV溝の表面に絶縁
膜12としてSiO2 を1.5μmの厚みに形成した。
次いでV溝が形成してある面にCVDにより多結晶シリ
コンを20μmの厚さに形成した。
Subsequently, SiO 2 was formed on the surface of the V groove as the insulating film 12 to a thickness of 1.5 μm by thermal oxidation.
Next, polycrystalline silicon was formed in a thickness of 20 μm on the surface having the V groove by CVD.

【0032】次いで、ガラス物質のシリコンとホウ素の
原子比(Si/B)aが2.0となるようにガス状のS
iCl4 (供給量210ml/min)およびガス状の
BCl3 (供給量105ml/min)を水素(供給量
850ml/min)と酸素(供給量5000ml/m
in)からなる燃焼炎中に供給し、分解して得られるす
す状物質をV溝が形成された半導体基板10の表面に堆
積させた。すす状物質の堆積量はこれを焼結させた時に
20μmとなるように調節した。別に用意した面方位
(100)面を有する4インチ径、厚さ450μmのシ
リコン基板15をすす状物質の堆積の上に重ね合わせ、
加熱炉内において酸素雰囲気中で1280℃に昇温し3
時間加熱したところ、すす状物質が焼結し、厚さ20μ
mまで体積収縮すると同時にガラス化し、二枚のシリコ
ン基板同士が均一に貼り合わされた。
Then, the gaseous S is adjusted so that the atomic ratio (Si / B) a of silicon to boron of the glass substance becomes 2.0.
iCl 4 (supply amount 210 ml / min) and gaseous BCl 3 (supply amount 105 ml / min) were replaced with hydrogen (supply amount 850 ml / min) and oxygen (supply amount 5000 ml / m).
in), and soot-like substances obtained by decomposition are deposited on the surface of the semiconductor substrate 10 in which the V groove is formed. The amount of soot-like substance deposited was adjusted to 20 μm when it was sintered. A 4-inch diameter, 450 μm-thick silicon substrate 15 having a plane orientation (100) plane, which was separately prepared, was superposed on the soot-like substance deposited,
Raise the temperature to 1280 ° C in an oxygen atmosphere in a heating furnace.
When heated for a time, the soot-like substance sinters and the thickness is 20μ.
At the same time, the glass contracted to a volume of m and vitrified, and the two silicon substrates were evenly bonded to each other.

【0033】このようにして接合された基板を、超音波
画像探査装置(オリンパス社製 UH Pulse20
0)で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、V字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ICPにより定量分析
を行ったところ、Si/Bの原子比aは2.0であっ
た。
The substrate thus bonded is subjected to an ultrasonic image exploration apparatus (UH Pulse20 manufactured by Olympus Corporation).
When the groove filling state was examined in 0), it was confirmed that there were no holes at all. Furthermore, when the cleaved surface of this substrate was observed with a scanning electron microscope, it was found that glass was filled in every corner of the V-shaped groove. Using a sample prepared under the same conditions to determine the composition ratio of the glass substance, the glass substance was dissolved in an aqueous solution of hydrogen fluoride and quantitatively analyzed by ICP. The atomic ratio a of Si / B was 2. It was 0.

【0034】次にシリコン基板10の貼り合わせの反対
面から研磨加工を施し、所定の厚みに加工後、さらにメ
カノケミカル研磨法を用いて研磨加工し、多結晶シリコ
ン層が表面に現れるまで不要部分を除去し、互いに絶縁
分離された島状の半導体領域11を形成した。このとき
の反りは、半導体単結晶領域を上にして平面上に載置し
たときに、周囲より中央部が80μmだけ上に対して凸
状である程度であった。このため、搬送時のトラブルも
なく、フォトリソグラフィ工程における歩留りもよかっ
た。
Next, polishing is performed from the surface opposite to the bonding of the silicon substrate 10 and after processing to a predetermined thickness, further polishing is performed using the mechanochemical polishing method, and unnecessary portions are formed until the polycrystalline silicon layer appears on the surface. Was removed to form island-shaped semiconductor regions 11 which were isolated from each other. The warp at this time was such that, when the semiconductor single crystal region was placed on a flat surface, the warp was such that the central portion was convex upward by 80 μm from the periphery. Therefore, there was no trouble during transportation, and the yield in the photolithography process was good.

【0035】この基板を5mm角のチップに切り出した
試料1について、走査型電子顕微鏡を用いてチップ断面
の焼結状態を観察したところ、試料1の半導体基板と支
持基板とは均一に接合されており、貼り合わせ状態は良
好であった。また、溝の充填状態を観察したところ、微
小な空孔の生成がなく、えぐれ等の損傷もみられなかっ
た。
The sample 1 obtained by cutting this substrate into 5 mm square chips was observed with a scanning electron microscope for the sintered state of the chip cross section. As a result, the semiconductor substrate of the sample 1 and the supporting substrate were evenly bonded. And the bonded state was good. Further, when the filling state of the groove was observed, no minute holes were formed, and no damage such as engraving was observed.

【0036】上記試料1と同様な方法により作製した貼
り合わせ基板から切り出したチップを三菱半導体信頼性
ハンドブック(第3版)64頁記載の蒸気加圧試験に従
って耐湿性試験を行った。すなわち、温度121℃、湿
度100%の加圧水蒸気雰囲気中に標準条件の2時間の
ほかに更に4時間、8時間と時間をかえて放置した後、
チップ端面を走査型電子顕微鏡で観察したところ、亀裂
等損傷の発生はなく耐湿性に優れていた。
A chip cut out from a bonded substrate produced by the same method as the sample 1 was subjected to a moisture resistance test according to a vapor pressure test described on page 64 of Mitsubishi Semiconductor Reliability Handbook (3rd edition). That is, after being left in a pressurized steam atmosphere at a temperature of 121 ° C. and a humidity of 100% for another 4 hours and 8 hours in addition to the standard conditions of 2 hours,
Observation of the tip surface of the chip with a scanning electron microscope revealed that no damage such as cracks occurred and the chip had excellent moisture resistance.

【0037】前記試料1の場合と同様にして各種貼り合
わせ複合半導体基板を作製し、5mm角のチップに切り
出した各試料について走査型電子顕微鏡を用いてチップ
断面の焼結状態を観察し、貼り合わせ状態や溝の充填状
態を調べた。さらに、各試料を温度121℃、湿度10
0%の加圧水蒸気雰囲気中に2時間、4時間、8時間と
時間をかえて放置した後、各試料のチップ端面を走査型
電子顕微鏡で観察し、亀裂等損傷の発生を観察した。貼
り合わせ状態、溝充填状態および耐湿性試験の結果を表
1に示す。
Various bonded composite semiconductor substrates were prepared in the same manner as in the case of the sample 1, and each sample cut into a 5 mm square chip was observed with a scanning electron microscope for the sintering state of the chip cross section and bonded. The alignment state and the filling state of the groove were examined. Furthermore, each sample was placed at a temperature of 121 ° C and a humidity of 10
After being left in a 0% pressurized steam atmosphere for 2 hours, 4 hours, and 8 hours, the tip end face of each sample was observed with a scanning electron microscope to observe the occurrence of damage such as cracks. Table 1 shows the results of the bonded state, the groove filling state and the moisture resistance test.

【0038】[0038]

【表1】 [Table 1]

【0039】表中、耐湿試験前の走査型電子顕微鏡によ
る貼り合わせ状態の観察時に一部剥離が見られた試料に
は×印を付し、溝の充填状態を観察した際に空孔が見ら
れた試料には×印を付し、一部空孔が見られた試料には
△印を付した。また、高温高湿雰囲気放置試験後の試料
端面の接合面に亀裂やはがれ等が見られた試料には×印
を付した。
In the table, a sample in which partial peeling was observed when the bonded state was observed with a scanning electron microscope before the moisture resistance test was marked with an X, and when the filled state of the groove was observed, voids were observed. The obtained sample was marked with an X, and the sample in which some holes were observed was marked with a Δ. In addition, a sample in which cracks or peeling were observed on the joint surface of the sample end surface after the high temperature and high humidity atmosphere leaving test was marked with x.

【0040】[0040]

【発明の効果】以上詳細に説明したように、本発明の複
合半導体基板はチップに切り出した場合の耐湿性に優れ
ており実用上有用であり、また大型ウェハ径を有する場
合にも反りが小さく、厳格な規格が要求されるデバイス
製造ラインに投入可能であり、フォトリソグラフィの精
度を上げ、歩留りを向上させることができる。
As described in detail above, the composite semiconductor substrate of the present invention has excellent moisture resistance when cut into chips, is practically useful, and has small warpage even when it has a large wafer diameter. It can be put into a device manufacturing line where strict standards are required, and the accuracy of photolithography can be improved and the yield can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の誘電体分離技術によって製造された複合
半導体基板を示す縦断面図である。
FIG. 1 is a vertical sectional view showing a composite semiconductor substrate manufactured by a conventional dielectric isolation technique.

【図2】本発明の複合半導体基板の1つの実施態様を示
す縦断面図である。
FIG. 2 is a vertical cross-sectional view showing one embodiment of the composite semiconductor substrate of the present invention.

【図3】本発明の複合半導体基板の1つの実施態様を示
す縦断面図である。
FIG. 3 is a vertical cross-sectional view showing one embodiment of the composite semiconductor substrate of the present invention.

【図4】本発明の複合半導体基板の製造工程を示す図で
ある。
FIG. 4 is a diagram showing a manufacturing process of the composite semiconductor substrate of the present invention.

【符号の説明】[Explanation of symbols]

10 半導体基板 11 半導体単結晶領域 12 絶縁膜 13 ガラス物質層 14 半導体多結晶層またはアモルファス半導体層 15 支持基板 10 Semiconductor Substrate 11 Semiconductor Single Crystal Region 12 Insulating Film 13 Glass Material Layer 14 Semiconductor Polycrystalline Layer or Amorphous Semiconductor Layer 15 Supporting Substrate

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 1または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接合された複合半導体基板において、該ガ
ラス物質がシリコン、ホウ素および酸素を主成分とし、
シリコンとホウ素の原子比(Si/B比)aが1.0≦
a≦4.0であることを特徴とする複合半導体基板。
1. A composite semiconductor substrate in which one or a plurality of semiconductor single crystal regions separated from each other and a supporting substrate supporting the same are bonded by a glass material, wherein the glass material is silicon, boron and oxygen. As the main component,
Atomic ratio of silicon and boron (Si / B ratio) a is 1.0 ≦
A composite semiconductor substrate, wherein a ≦ 4.0.
JP6442995A 1995-03-23 1995-03-23 Composite semiconductor substrate Pending JPH08264636A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6442995A JPH08264636A (en) 1995-03-23 1995-03-23 Composite semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6442995A JPH08264636A (en) 1995-03-23 1995-03-23 Composite semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH08264636A true JPH08264636A (en) 1996-10-11

Family

ID=13258032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6442995A Pending JPH08264636A (en) 1995-03-23 1995-03-23 Composite semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH08264636A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522283A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Method of forming a boron silicate glass layer
JPS54116888A (en) * 1978-03-03 1979-09-11 Hitachi Ltd Manufacture of dielectric separate substrate
JPS61242033A (en) * 1985-04-19 1986-10-28 Nippon Telegr & Teleph Corp <Ntt> Bonding process of semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522283A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Method of forming a boron silicate glass layer
JPS54116888A (en) * 1978-03-03 1979-09-11 Hitachi Ltd Manufacture of dielectric separate substrate
JPS61242033A (en) * 1985-04-19 1986-10-28 Nippon Telegr & Teleph Corp <Ntt> Bonding process of semiconductor substrate

Similar Documents

Publication Publication Date Title
US3909332A (en) Bonding process for dielectric isolation of single crystal semiconductor structures
US5540785A (en) Fabrication of defect free silicon on an insulating substrate
US6228181B1 (en) Making epitaxial semiconductor device
US4978379A (en) Method of joining semiconductor substrates
US6472289B2 (en) Dielectrically separated wafer and method of manufacturing the same
JPH08264640A (en) Composite semiconductor substrate
JPH08264636A (en) Composite semiconductor substrate
JPH08264637A (en) Composite semiconductor substrate
JP2823115B2 (en) Method for manufacturing composite semiconductor substrate
JPH08264638A (en) Manufacture of composite semiconductor substrate
JPH09148427A (en) Composite semiconductor substrate
CN102265391B (en) Semiconductor structure
JPH0964170A (en) Composite semiconductor substrate
JPH0964169A (en) Composite semiconductor substrate
JPH09181169A (en) Composite semiconductor substrate
JPH09115791A (en) Composite semiconductor substrate
JPH09115789A (en) Composite semiconductor substrate
JPH09246131A (en) Composite semiconductor substrate and manufacture thereof
JPH0936221A (en) Composite semiconductor substrate
JP2735150B2 (en) Method for manufacturing composite semiconductor substrate
JPH0974055A (en) Composite semiconductor substrate
JPH0936220A (en) Composite semiconductor substrate
JPH09115790A (en) Composite semiconductor substrate
JPH0964168A (en) Composite semiconductor substrate
JPH09129724A (en) Composite semiconductor substrate