JPH09148427A - Composite semiconductor substrate - Google Patents

Composite semiconductor substrate

Info

Publication number
JPH09148427A
JPH09148427A JP7302962A JP30296295A JPH09148427A JP H09148427 A JPH09148427 A JP H09148427A JP 7302962 A JP7302962 A JP 7302962A JP 30296295 A JP30296295 A JP 30296295A JP H09148427 A JPH09148427 A JP H09148427A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
semiconductor
single crystal
soot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7302962A
Other languages
Japanese (ja)
Inventor
Michimasa Shimizu
道正 清水
Kazuhiro Fujii
一宏 藤井
Shingo Taruya
新悟 樽屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ube Corp
Original Assignee
Ube Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ube Industries Ltd filed Critical Ube Industries Ltd
Priority to JP7302962A priority Critical patent/JPH09148427A/en
Publication of JPH09148427A publication Critical patent/JPH09148427A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To lessen the warp of a substrate by providing a processing distortion layer on the main face on the side of a support substrate out of both main faces. SOLUTION: A separation groove is made on the surface of a semiconductor substrate 10 to become a semiconductor single crystal region 11, and next, an insulating film 12 is made on the surface of the semiconductor substrate 10. Soot-form matter 3 is made, and a support substrate 14 is laid on it, and they are heat-treated to laminate the semiconductor substrate 10 and the support substrate 14. The produced soot- form matter accumulates immediately on the surface of the semiconductor substrate 10 to be laminated. The soot-form matter is gasified when sintered, and laminates the semiconductor substrate 10 and the support substrate 14 with each other. Then, the support substrate 14 is mechanically polished to the line A from the opposite side of the lamination face, and a processing distortion layer 15 is left in the vicinity of the surface layer of polishing without performing a polishing process such as mechanochemical polishing, etc. For the thickness of the processing distortion layer 15, it is good to be 10μm or under, preferably, to be about 1-5μm in case that the thickness of the semiconductor single crystal region 11 is 0.1-300μm, and that the thickness of the glass matter layer is 0.5-100μm.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体基板に関する
ものであり、特に高機能あるいは高性能な半導体デバイ
スを作り込むのに適した半導体装置用誘電体分離基板を
含む複合半導体基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate, and more particularly to a composite semiconductor substrate including a dielectric isolation substrate for a semiconductor device suitable for manufacturing a highly functional or high performance semiconductor device.

【0002】[0002]

【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的なP/N
接合分離技術に比べてデバイス間の分離技術が極めて良
好であり、適用回路の制限が少ないことから、高耐圧や
大電流のパワーICに適している。典型的な誘電体分離
方式としては、EPIC(Epitaxial Passivated Integ
rated Circuit )方式が知られているが、大ウェハ径へ
の対応や、製造コスト等の問題から他の方法についても
種々検討されている。複数の半導体基板を貼り合わせて
基板を製造するSOI(Silicon On Insulator)技術も
その一つである。中でも基板の貼り合わせについての優
れた方法として、例えば、特開昭61−242033号
公報に開示された方法がある。
2. Description of the Related Art A dielectric isolation technique known as a method for isolating semiconductor single crystal regions from each other is a standard P / N method.
The isolation technique between devices is extremely good as compared with the junction isolation technique, and since there are few restrictions on the applied circuit, it is suitable for power ICs with high breakdown voltage and large current. A typical dielectric isolation method is EPIC (Epitaxial Passivated Integ
The rated circuit) method is known, but various methods are being studied in consideration of the large wafer diameter and manufacturing cost. One of them is SOI (Silicon On Insulator) technology for manufacturing a substrate by bonding a plurality of semiconductor substrates together. Among them, as an excellent method for bonding substrates, for example, there is a method disclosed in JP-A-61-242033.

【0003】前記公報には、四塩化珪素を主成分とする
原料を酸水素炎で燃焼して得られるすす状物質を半導体
基板表面に堆積し、支持基板を重ね合わせた後、ヘリウ
ムガスと酸素ガスの混合雰囲気で加熱処理しすす状物質
を焼結して半導体基板を接合する方法が開示されてい
る。この方法は、結晶欠陥の少ない、大ウェハ径の複合
半導体基板を比較的低コストで製造できる点で優れた方
法である。従来の、この種の貼り合わせ方法によって製
造された複数個の半導体単結晶領域を有する基板は、通
常はSiO2 等の絶縁膜で覆われた半導体単結晶島がガ
ラス物質層によって支持基板に接合されている。
In the above-mentioned publication, a soot-like substance obtained by burning a raw material containing silicon tetrachloride as a main component with an oxyhydrogen flame is deposited on the surface of a semiconductor substrate, and after superposing a supporting substrate, helium gas and oxygen are added. A method of joining a semiconductor substrate by sintering a soot-like substance which is heat-treated in a mixed gas atmosphere is disclosed. This method is excellent in that a large-diameter composite semiconductor substrate having few crystal defects can be manufactured at a relatively low cost. In a conventional substrate having a plurality of semiconductor single crystal regions manufactured by this kind of bonding method, a semiconductor single crystal island normally covered with an insulating film such as SiO 2 is bonded to a supporting substrate by a glass material layer. Has been done.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、最近、
さらに大きなウェハ径を有する半導体基板が求められる
ようになり、従来の上記公報の方法によって接合された
半導体基板の中には、ガラス物質層、絶縁層、支持基板
およびそれらの界面に内部応力が残っており、大型ウェ
ハ化に伴う反り(外周部と中央部との高低の差)が大き
くなり、その結果、半導体基板に各種デバイスを作り込
む生産ラインにおいて搬送が困難になったり、微細なフ
ォトリソグラフィ精度を高めることが難しいという問題
点が生じている。
However, recently,
A semiconductor substrate having a larger wafer diameter has been demanded, and internal stress remains in the glass substance layer, the insulating layer, the supporting substrate, and their interface in the semiconductor substrate bonded by the conventional method described in the above publication. Therefore, the warpage (the difference in height between the outer peripheral portion and the central portion) accompanying a large-sized wafer becomes large, and as a result, it becomes difficult to carry it on a production line where various devices are built on a semiconductor substrate, or fine photolithography is performed. The problem is that it is difficult to increase the accuracy.

【0005】この反りを低減するために、種々の方法が
考えられる。例えば、支持基板側の露出面に逆の反りを
与える膜を被着させる方法などは、最も効果的と考えら
れる。しかしながら、多くの場合、前記逆の反りを与え
る膜は、デバイスプロセス工程中に除去され、その結果
結局基板の反りが大きくなってしまい、生産ライン途中
でストップするなど、トラブルの原因となることがあ
る。
Various methods are conceivable for reducing this warpage. For example, a method of depositing a film that gives an opposite warp on the exposed surface of the support substrate is considered to be most effective. However, in many cases, the film that gives the opposite warp is removed during the device process step, and as a result, the warp of the substrate becomes large, which may cause troubles such as stopping in the middle of the production line. is there.

【0006】本発明の目的は、上記の従来の複合半導体
基板における問題点を解消し、反りが小さい大ウェハ径
の複合半導体基板を提供することにある。
An object of the present invention is to solve the above-mentioned problems in the conventional composite semiconductor substrate and to provide a composite semiconductor substrate having a large wafer diameter and a small warpage.

【0007】[0007]

【課題を解決するための手段】本発明は、1または相互
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、ガラス物質によって接合された複合
半導体基板において、前記複合半導体基板を構成する両
主面のうち支持基板側の主面部に加工歪み層を有するこ
とを特徴とする複合半導体基板に関する。
The present invention provides a composite semiconductor substrate in which one or a plurality of semiconductor single crystal regions separated from each other and a supporting substrate supporting the same are bonded by a glass material. The present invention relates to a composite semiconductor substrate having a working strain layer on the main surface portion on the supporting substrate side of both main surfaces constituting the composite semiconductor substrate.

【0008】本発明の特長は、ガラス物質によって貼り
合わされた構造の誘電体分離基板の反りを低減すること
ができる構造にある。
An advantage of the present invention is a structure capable of reducing the warpage of the dielectric isolation substrate having a structure in which glass substrates are bonded together.

【0009】本発明の複合半導体基板の構成について図
1を参照しながら説明する。複数個の半導体単結晶領域
11は相互に分離されており、互いに電気的に絶縁され
ている。図中に示されているように、半導体単結晶領域
11の周囲は通常絶縁膜12によって覆われている。該
半導体単結晶領域11はガラス物質層13を介して支持
基板14に接合されている。本発明によると、従来の技
術で問題となっていた半導体単結晶領域11、ガラス物
質層13および支持基板14との熱膨張係数の差などに
より発生する基板の反りを、支持基板14裏面の表層部
に加工歪み層15を設けることによりバランスさせ、反
りを解消させるように自在に設計することができる。な
お、図中の加工歪み層15は拡大して示されている。
The structure of the composite semiconductor substrate of the present invention will be described with reference to FIG. The plurality of semiconductor single crystal regions 11 are separated from each other and are electrically insulated from each other. As shown in the figure, the periphery of the semiconductor single crystal region 11 is usually covered with an insulating film 12. The semiconductor single crystal region 11 is bonded to the supporting substrate 14 via the glass material layer 13. According to the present invention, the warp of the substrate, which is caused by the difference in the thermal expansion coefficient between the semiconductor single crystal region 11, the glass material layer 13, and the supporting substrate 14, which has been a problem in the conventional technique, can be avoided. By providing the work strain layer 15 in the portion, the work strain layer 15 can be freely balanced and designed so as to eliminate the warp. The work strained layer 15 in the figure is shown in an enlarged manner.

【0010】半導体単結晶領域11の材質としてはシリ
コンが代表的であるが、GaAs、GaAlAs、In
P、SiC等の各種化合物半導体やGe等の単元素半導
体であっても良い。
Silicon is a typical material for the semiconductor single crystal region 11, but GaAs, GaAlAs, In
Various compound semiconductors such as P and SiC and single element semiconductors such as Ge may be used.

【0011】通常形成される絶縁膜12としては特に制
限されないが、SiO2 膜が好適に使用される。絶縁膜
の厚さとしては、通常0.5〜2.0μmである。
The insulating film 12 usually formed is not particularly limited, but a SiO 2 film is preferably used. The thickness of the insulating film is usually 0.5 to 2.0 μm.

【0012】ガラス物質層13はシリコン、ホウ素およ
び酸素を主成分とするものが好ましい。ガラス物質層の
厚さは薄すぎると完全に接合されない場合があり、ま
た、厚すぎると接合強度が低下するので0.5〜500
μm、好ましくは0.5〜100μmである。なお、ガ
ラス物質層の焼結温度を低くするためにリン化合物やゲ
ルマニウム化合物を添加することもできる。
The glass material layer 13 is preferably composed mainly of silicon, boron and oxygen. If the thickness of the glass material layer is too thin, it may not be completely joined, and if it is too thick, the joining strength will decrease, so 0.5-500.
μm, preferably 0.5 to 100 μm. Note that a phosphorus compound or a germanium compound can be added to lower the sintering temperature of the glass material layer.

【0013】支持基板を構成する基板14としては、半
導体単結晶領域11と同じ材質が好適であることは言う
までもないが、支持基板14としては、半導体単結晶領
域11と同じ材質である必要はなく、ガラス物質との接
合性がよく、接合プロセス中に変質や変形が発生せず、
接合後の接合面に歪みが生じにくい材料が選ばれる。
Needless to say, the same material as the semiconductor single crystal region 11 is suitable for the substrate 14 constituting the support substrate, but the support substrate 14 need not be the same material as the semiconductor single crystal region 11. , Good bondability with glass materials, no deterioration or deformation occurs during the bonding process,
A material that does not easily cause distortion in the joint surface after joining is selected.

【0014】本発明においては、特に支持基板14とし
て、従来の技術において熱膨張係数の差によって基板に
大きな反りを与える材料やデバイスプロセス中に変質し
やすい材料も利用できることも大きな特長である。利用
できる材料としては例えば、石英ガラス、サファイア、
アルミナ、炭化珪素焼結体、マグネシア、窒化珪素、耐
熱性ガラスなどが挙げられる。
In the present invention, in particular, as the supporting substrate 14, it is also a great feature that a material which gives a large warp to the substrate due to a difference in thermal expansion coefficient in the prior art or a material which is easily deteriorated during a device process can be used. Examples of usable materials include quartz glass, sapphire,
Alumina, a silicon carbide sintered body, magnesia, silicon nitride, heat resistant glass, etc. are mentioned.

【0015】以上の説明における半導体単結晶領域11
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域11が支持基板14と直接接合されていたり、支持基
板14の一部分がデバイス表面に現れた構造であっても
よい。
The semiconductor single crystal region 11 in the above description
May be different from each other between the semiconductor single crystal regions. Further, a part of the semiconductor single crystal region 11 may be directly bonded to the supporting substrate 14, or a part of the supporting substrate 14 may appear on the device surface.

【0016】上記の説明では半導体単結晶領域は相互に
分離されているが、図1において該半導体単結晶領域1
1が1個であって、絶縁層12およびガラス物質層13
を介して支持基板14と接合されていても良い。
In the above description, the semiconductor single crystal regions are separated from each other, but in FIG.
1 is one, the insulating layer 12 and the glass material layer 13
It may be bonded to the support substrate 14 via.

【0017】[0017]

【発明の実施の形態】次に本発明の複合半導体基板の製
造方法の一例を図2に従って説明する。まず、半導体単
結晶領域11となる半導体基板10の表面に分離溝を形
成する。図2ではV字溝となっているが、トレンチ等の
形状でもよく、目的とするデバイスや製造コストを考慮
して選ぶことができる。製造方法としては、KOHを用
いた湿式の異方性エッチングやSF6 ガスを用いたドラ
イエッチング等の通常普通に用いられている方法によっ
て製造することができる。溝の深さは、半導体単結晶領
域11の厚さよりも少し深い程度にするのが良く、通常
0.1〜300μm程度である。ここで半導体基板10
は最終的に半導体単結晶領域11となるので、材料とし
ては半導体単結晶領域と同一の半導体である。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an example of a method for manufacturing a composite semiconductor substrate of the present invention will be described with reference to FIG. First, an isolation groove is formed on the surface of the semiconductor substrate 10 to be the semiconductor single crystal region 11. Although it is a V-shaped groove in FIG. 2, it may be a trench or the like, and can be selected in consideration of a target device and manufacturing cost. As a manufacturing method, it can be manufactured by a commonly used method such as wet anisotropic etching using KOH or dry etching using SF 6 gas. The depth of the groove is preferably a little deeper than the thickness of the semiconductor single crystal region 11, and is usually about 0.1 to 300 μm. Here, the semiconductor substrate 10
Since it finally becomes the semiconductor single crystal region 11, the material is the same semiconductor as the semiconductor single crystal region.

【0018】次に半導体基板10の表面に絶縁膜12を
形成する。絶縁膜としてはSiO2膜が好適に使用され
る。SiO2 膜はCVD法等によって形成されるが、半
導体基板10がシリコンである場合は表面を熱酸化して
得られるSiO2 が好適に使用される。
Next, the insulating film 12 is formed on the surface of the semiconductor substrate 10. A SiO 2 film is preferably used as the insulating film. The SiO 2 film is formed by a CVD method or the like, but when the semiconductor substrate 10 is silicon, SiO 2 obtained by thermally oxidizing the surface is preferably used.

【0019】次にすす状物質層3を形成した後、支持基
板14を重ね合わせた後、加熱処理することにより半導
体基板10と支持基板14とを貼り合わせる。ガラス物
質層13はシリコン、ホウ素および酸素を主成分とし、
これに所望によりリン化合物やゲルマニウム化合物を含
有させることができる。ガラス物質層13の組成や製造
方法はそれぞれ異なっていてもよいが、同一であること
が製造設備および工程上好ましい。該ガラス物質層はス
ート堆積法、CVD、スピンコート法等によって製造す
ることができる。中でもスート堆積法は溝のすみずみま
でガラス物質で充填されるので特に好ましい。
Next, after the soot-like substance layer 3 is formed, the support substrate 14 is overlaid and then heat-treated to bond the semiconductor substrate 10 and the support substrate 14 together. The glass material layer 13 contains silicon, boron and oxygen as main components,
If desired, a phosphorus compound or a germanium compound may be contained therein. Although the composition and the manufacturing method of the glass material layer 13 may be different from each other, it is preferable that they are the same in terms of manufacturing equipment and steps. The glass material layer can be manufactured by a soot deposition method, a CVD method, a spin coating method, or the like. Among them, the soot deposition method is particularly preferable because it is filled with the glass material to the every corner of the groove.

【0020】スート堆積法は、例えばSiCl4 の如き
ケイ素化合物およびBCl3 の如きホウ素化合物を主成
分とする原料を、酸水素炎中で燃焼させることで得られ
るSiO2 およびB2 3 を主成分とするすす状物質
を、半導体基板10の表面に堆積させ、支持基板14と
重ね合わせた後、加熱処理し焼結することによって半導
体基板10と支持基板14とを貼り合わせる方法であ
る。
The soot deposition method mainly uses SiO 2 and B 2 O 3 obtained by burning a raw material containing a silicon compound such as SiCl 4 and a boron compound such as BCl 3 as main components in an oxyhydrogen flame. This is a method in which a soot-like substance as a component is deposited on the surface of the semiconductor substrate 10, superposed on the support substrate 14, and then heat-treated and sintered to bond the semiconductor substrate 10 and the support substrate 14 together.

【0021】スート堆積法による複合半導体基板を製造
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりSiO2 を生成する化合物であ
ればよく、一般式SiR1 2 3 4 で表される化合
物(置換基R1 、R2 、R3およびR4 は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。);ジシ
ロキサン、ポリシロキサン等のケイ素原子を2個以上含
有するシロキサン類;ジシラン、ポリシラン等のケイ素
原子を2個以上含有するシラン類等を挙げることができ
る。この中でも、得られるSiO2 の質および粒度等の
観点から好ましいのは、一般式SiR12 3 4
表される化合物であって、置換基R1 、R2 、R3 およ
びR4 (R1 〜R4 は互いに同一でも異なっていてもよ
い。)が、塩素、水素、炭素数1〜3のアルキル基、炭
素数1〜3のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
1 、R2 、R3 およびR 4 (R1 〜R4 は互いに同一
でも異なっていてもよい。)が、塩素または水素の場合
である。これらケイ素化合物の具体例として、SiCl
4 、SiH4 、Si 2 6 、SiHCl3 、Si(OE
t)4 およびSi(OMe)4 等を挙げることができ
る。
Manufacture of composite semiconductor substrate by soot deposition method
The silicon compound used in the oxyhydrogen flame
By burning with SiOTwoIs a compound that produces
And the general formula SiR1RTwoRThreeRFourCompound represented by
(Substituent R1, RTwo, RThreeAnd RFourAre identical to each other
May be different, halogen, hydrogen, an alkyl group,
It is a substituent selected from an alkyloxy group. );
Containing two or more silicon atoms such as siloxane and polysiloxane.
Having siloxanes; silicon such as disilane and polysilane
Examples include silanes containing two or more atoms.
You. Among them, the obtained SiOTwoQuality and particle size etc.
From a viewpoint, a compound represented by the general formula SiR1RTwoRThreeRFourso
A compound represented by the substituent R1, RTwo, RThreeAnd
And RFour(R1~ RFourMay be the same or different from each other
No. ) Is chlorine, hydrogen, an alkyl group having 1 to 3 carbon atoms,
A substituent selected from an alkyloxy group having a prime number of 1 to 3
It is. Among these, particularly preferred are the above substituents
R1, RTwo, RThreeAnd R Four(R1~ RFourAre identical to each other
But they may be different. ) Is chlorine or hydrogen
It is. Specific examples of these silicon compounds include SiCl
Four, SiHFour, Si TwoH6, SiHClThree, Si (OE
t)FourAnd Si (OMe)FourEtc.
You.

【0022】ホウ素化合物としては、三塩化ホウ素、ボ
ラン類(BH3 、B2 6 )、BHCl2 、B(OE
t)3 およびB(OMe)3 等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。
As the boron compound, boron trichloride, boranes (BH 3 , B 2 H 6 ), BHCl 2 , B (OE
t) 3 and B (OMe) 3. Among them, boron trichloride is preferable because of easy supply.

【0023】なお、すす状物質の焼結温度を低くするた
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン(POCl3 )、ホスフィン(PH3 )等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン(GeH4 )等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン(P
OCl3 )および四塩化ゲルマニウムである。
The phosphorus compound and the germanium compound, which are optionally added to lower the sintering temperature of the soot-like substance, are those which produce oxides of phosphorus and germanium by burning in an oxyhydrogen flame. Any compound may be used. Examples of the phosphorus compound include phosphorus pentachloride, phosphorus oxychloride (POCl 3 ), phosphine (PH 3 ), and the germanium compound includes germanium tetrachloride and germane (GeH 4). ) Etc. can be mentioned. Of these, phosphorus pentachloride and phosphorus oxychloride (P
OCl 3 ) and germanium tetrachloride.

【0024】上記原料の酸水素炎中への供給は、上記原
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。
If the raw material is a gas, the raw material is supplied directly into the oxyhydrogen flame or while being mixed with hydrogen or oxygen while the oxyhydrogen flame is mixed by adjusting the flow rate with a valve or the like. To supply. If the raw material is a liquid, it is supplied by a spray device, or by using a hydrogen gas, an oxygen gas or an inert gas such as an argon gas or a nitrogen gas as a carrier and accompanying the vapor of the raw material,
Alternatively, it can be supplied by a method such as heating the raw material and pumping it by the vapor pressure of the raw material itself.

【0025】酸水素炎中に供給された上記原料は火炎加
水分解され、SiO2 およびB2 3 を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は0.05〜0.2μm程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。
The above-mentioned raw material supplied to the oxyhydrogen flame was subjected to flame addition.
Hydrolyzed, SiOTwoAnd BTwoO ThreeThe main component
Produces soot. This soot-like substance is ultra-fine particles of glass
It is a child and has a particle size of about 0.05 to 0.2 μm.
Oxy-hydrogen flame refers to the simultaneous supply of oxygen and hydrogen.
It is a combustion flame obtained by:

【0026】生成するすす状物質は、貼り合わせを行う
半導体基板10の表面に直ちに堆積させられる。堆積
は、酸水素炎を半導体基板10に直接吹き付けることに
よって行うことが好ましい。
The generated soot-like substance is immediately deposited on the surface of the semiconductor substrate 10 to be bonded. The deposition is preferably performed by directly spraying an oxyhydrogen flame onto the semiconductor substrate 10.

【0027】次いで、前記すす状物質を加熱処理するこ
とによって焼結させる。焼結は、半導体基板10に設け
られた溝の谷間の部分に空孔が出来るだけ生じないよう
にするために、実質的に酸素ガス中において行うのが良
い。即ち、酸素ガスが90%以上且つヘリウムガスが2
%以下が好ましく、その他のガスとしては半導体基板等
に対し反応性がないものが使用される。特に酸素ガスが
95%以上、さらに好ましくは99%以上である。焼結
時の熱処理温度は800〜1400℃である。すす状物
質は焼結されるとガラス化し、半導体基板10と支持基
板14とが貼り合わされる。
Next, the soot-like substance is sintered by heat treatment. Sintering is preferably carried out substantially in oxygen gas so that vacancies are not formed in the valleys of the grooves formed in the semiconductor substrate 10 as much as possible. That is, oxygen gas is 90% or more and helium gas is 2% or more.
% Or less, and other gases having no reactivity with the semiconductor substrate or the like are used. In particular, the oxygen gas content is 95% or more, and more preferably 99% or more. The heat treatment temperature during sintering is 800 to 1400 ° C. The soot-like substance is vitrified when sintered, and the semiconductor substrate 10 and the support substrate 14 are bonded together.

【0028】この後、支持基板14を貼り合わせ面の反
対側から図2におけるAのラインまで機械研削し、通常
行われるメカノケミカル研磨等の研磨工程を行わずに研
削表面層近傍に加工歪み層15を残す。次いで、半導体
基板10を貼り合わせ面の反対側から図2におけるBの
ラインまで研削しさらにメカノケミカル研磨等の研磨を
行うことにより、複合半導体基板が製造される。貼り合
わせに用いる半導体基板がV字状の溝、トレンチ溝等の
溝付き基板であれば、研削・研磨工程を経て、島状に分
離された半導体単結晶領域11が得られる。
After that, the support substrate 14 is mechanically ground from the side opposite to the bonding surface to the line A in FIG. 2, and a working strained layer is formed in the vicinity of the ground surface layer without performing a polishing process such as mechanochemical polishing that is usually performed. Leave 15 Then, the composite semiconductor substrate is manufactured by grinding the semiconductor substrate 10 from the side opposite to the bonding surface to the line B in FIG. 2 and further performing polishing such as mechanochemical polishing. If the semiconductor substrate used for bonding is a grooved substrate such as a V-shaped groove or trench groove, an island-shaped separated semiconductor single crystal region 11 is obtained through a grinding / polishing process.

【0029】支持基板14の裏面に加工歪み層15を設
ける方法としては、特に限定されないが、機械研削によ
る方法、イオン打ち込み、プラズマ照射およびイオンビ
ーム等の加工方法が好適である。機械研削の方法として
は、例えば粒度の細かい砥石や粒度の細かい砥粒を付着
させた定盤を使用して研削する。使用される砥石もしく
は砥粒の粒度は200〜2000番のものが好ましい。
加工歪み層15の厚みは特に限定されないが、半導体単
結晶領域11の厚みが0.1〜300μm程度でガラス
物質層の厚みが0.5〜100μm程度の場合には、該
加工歪み層15の厚みは10μm以下、好ましくは1〜
5μm程度が良い。機械研削の方法としては、例えばカ
ップ砥石定寸切り込み方式によるロータリー平面研削機
による方法が挙げられる。
The method of providing the processing strained layer 15 on the back surface of the support substrate 14 is not particularly limited, but a method by mechanical grinding, an ion implantation method, a plasma irradiation method, an ion beam processing method or the like is preferable. As a method of mechanical grinding, for example, a grindstone having a fine grain size or a surface plate to which abrasive grains having a fine grain size are attached is used for grinding. The grain size of the grindstone or grain used is preferably 200-2000.
Although the thickness of the work strained layer 15 is not particularly limited, when the thickness of the semiconductor single crystal region 11 is about 0.1 to 300 μm and the thickness of the glass substance layer is about 0.5 to 100 μm, the work strained layer 15 is not formed. The thickness is 10 μm or less, preferably 1 to
About 5 μm is good. Examples of the mechanical grinding method include a method using a rotary surface grinding machine using a cup grindstone constant-size cutting method.

【0030】半導体基板10のBのラインまでの研削、
研磨は、上記支持基板14の場合と同様な方法により機
械研削を行った後、メカノケミカル研磨によりV字溝の
先端部が表面に露出し、所定の幅になるところを終点と
するようにする。
Grinding of the semiconductor substrate 10 up to line B,
The polishing is performed by performing mechanical grinding in the same manner as in the case of the supporting substrate 14 described above, and then, by the mechanochemical polishing, the end portion is exposed where the tip of the V-shaped groove has a predetermined width and is exposed. .

【0031】[0031]

【実施例】本発明について、さらに具体的に以下に示す
が、本発明はこれに限定されるものではない。 実施例1 図1に示す複合半導体基板を以下のようにして作製し
た。V字状に加工した凹部を有する基板を次のようにし
て製作した。まず、図2に示すように、面方位(10
0)面を有する6インチ径、厚さ625μmのシリコン
基板10の表面に、フォトリソグラフィおよび異方性エ
ッチングにより50μmの深さにV溝を形成した。V溝
の形成は、フォトエッチングによりSiO2 のマスクを
作製し、Siが露出した領域をKOHの20%水溶液9
0重量部、イソプロピルアルコール5重量部およびn−
ブチルアルコール5重量部からなる、いわゆる異方性エ
ッチング液を用いて温度80℃でエッチングすることに
より作製した。
EXAMPLES The present invention will be described more specifically below, but the present invention is not limited thereto. Example 1 The composite semiconductor substrate shown in FIG. 1 was manufactured as follows. A substrate having a V-shaped recess was manufactured as follows. First, as shown in FIG.
V-grooves were formed at a depth of 50 μm by photolithography and anisotropic etching on the surface of a silicon substrate 10 having a diameter of 6 inches and a thickness of 625 μm having a (0) plane. The V groove is formed by forming a mask of SiO 2 by photoetching, and exposing the region of Si to a 20% aqueous solution of KOH 9
0 parts by weight, isopropyl alcohol 5 parts by weight and n-
It was prepared by etching at a temperature of 80 ° C. using a so-called anisotropic etching solution containing 5 parts by weight of butyl alcohol.

【0032】引き続き熱酸化によってV溝の表面に絶縁
膜12としてSiO2 を1.5μmの厚さに形成した。
Subsequently, thermal oxidation was performed to form SiO 2 as an insulating film 12 on the surface of the V groove in a thickness of 1.5 μm.

【0033】次いで、ガラス物質のシリコンとホウ素の
原子比(Si/B)aが2.5となるようにガス状のS
iCl4 (供給量250ml/min)およびガス状の
BCl3 (供給量100ml/min)を水素(供給量
850ml/min)と酸素(供給量5000ml/m
in)からなる燃焼炎中に供給し、分解して得られるす
す状物質をV溝が形成された半導体基板10の表面に堆
積させた。すす状物質3の堆積量はこれを焼結させた時
に20μmとなるように調節した。別に用意した面方位
(100)面を有する6インチ径、厚さ625μmのシ
リコン基板14をすす状物質3の堆積の上に重ね合わせ
たものを、加熱炉内において酸素雰囲気中で1280℃
に昇温し48時間加熱したところ、すす状物質3は厚さ
20μmまで体積収縮すると同時にガラス化し、2枚の
シリコン基板同士が均一に貼り合わされた。
Then, the gaseous S is adjusted so that the atomic ratio (Si / B) a of silicon to boron of the glass substance becomes 2.5.
iCl 4 (supply rate of 250 ml / min) and gaseous BCl 3 (supply rate of 100 ml / min) were replaced with hydrogen (supply rate of 850 ml / min) and oxygen (supply rate of 5000 ml / m).
in), and soot-like substances obtained by decomposition are deposited on the surface of the semiconductor substrate 10 in which the V groove is formed. The amount of soot-like substance 3 deposited was adjusted to 20 μm when it was sintered. A silicon substrate 14 having a 6-inch diameter and a thickness of 625 μm having a plane orientation (100) plane separately prepared was stacked on the deposition of the soot-like substance 3, and 1280 ° C. in an oxygen atmosphere in a heating furnace.
When the temperature of the soot-like substance 3 was increased to 20 μm, the soot-like substance 3 volumetrically contracted to vitrify at the same time, and the two silicon substrates were evenly bonded to each other.

【0034】このようにして接合された基板を、超音波
画像探査装置(オリンパス社製 UH Pulse20
0)で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、V字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ICPにより定量分析
を行ったところ、Si/Bの原子比aは2.5であっ
た。
The substrate thus bonded is subjected to an ultrasonic image exploration apparatus (UH Pulse20 manufactured by Olympus Corporation).
When the groove filling state was examined in 0), it was confirmed that no holes were present. Further, when the cleaved surface of this substrate was observed with a scanning electron microscope, it was found that the glass was filled in every corner of the V-shaped groove. Using a sample prepared under the same conditions to determine the composition ratio of the glass substance, the glass substance was dissolved in an aqueous solution of hydrogen fluoride and quantitatively analyzed by ICP. The atomic ratio a of Si / B was 2. It was 5.

【0035】次に、支持基板14を仕上がりの厚さを考
慮し、560μmの厚さとなるように、1200番のカ
ップ砥石を用いて機械研削を行った。続いて、シリコン
基板10の貼り合わせの反対面から1200番のカップ
砥石を用いて機械研削を行って所定の厚みに加工後、さ
らにメカノケミカル研磨法を用いて研磨加工し、互いに
絶縁分離された島状の半導体領域11を形成した。支持
基板14の研削面の加工歪み層15をフッ硝酸溶液によ
るエッチング速度の測定値から求めたところ、加工歪み
層15は深さ方向に1.5μmであり、このときの反り
は、半導体単結晶領域を上にして平面上に載置したとき
に、周囲より中央部が81μmだけ上に対して凸状であ
る程度であった。このため、搬送時のトラブルもなく、
フォトリソグラフィ工程における歩留りもよかった。
Next, in consideration of the finished thickness of the support substrate 14, mechanical grinding was performed using a No. 1200 cup grindstone so as to have a thickness of 560 μm. Then, mechanical grinding was performed from a surface opposite to the surface where the silicon substrate 10 was bonded using a cup grindstone No. 1200 to obtain a predetermined thickness, and further polishing processing was performed using a mechanochemical polishing method, and the pieces were isolated from each other. The island-shaped semiconductor region 11 was formed. When the processing strained layer 15 on the ground surface of the support substrate 14 was obtained from the measurement value of the etching rate with the hydrofluoric nitric acid solution, the processing strained layer 15 was 1.5 μm in the depth direction, and the warp at this time was the semiconductor single crystal. When it was placed on a flat surface with the region facing upward, the central portion was convex to the upper side by 81 μm from the surroundings. Therefore, there is no trouble during transportation,
The yield in the photolithography process was also good.

【0036】実施例2 支持基板14の裏面の機械研削を1200番のラップ定
盤を用いてラップ加工としたほかは、実施例1と同様の
方法で複合半導体基板を作製した。このときの反りは、
半導体単結晶領域を上にして平面上に載置したときに、
周囲より中央部が67μmだけ上に対して凸状である程
度であった。このため、搬送時のトラブルもなく、フォ
トリソグラフィ工程における歩留りもよかった。
Example 2 A composite semiconductor substrate was produced in the same manner as in Example 1 except that the back surface of the supporting substrate 14 was mechanically ground by lapping using a No. 1200 lapping platen. The warp at this time is
When placed on a flat surface with the semiconductor single crystal region facing up,
The central portion was convex to the upper side by 67 μm from the surroundings. Therefore, there was no trouble at the time of transportation, and the yield in the photolithography process was good.

【0037】比較例1 支持基板14の裏面の機械研削を1200番の研磨布を
使用して行った後、メカノケミカル研磨法により鏡面研
磨して加工歪み層15を除去した以外は実施例1と同様
にして複合半導体基板を作製した。支持基板14の研削
面の加工歪み層15を測定したところ、加工歪み層15
は深さ方向にほぼゼロであり、このときの反りは、半導
体単結晶領域を上にして平面上に載置したときに、周囲
より中央部が147μmだけ上に対して凸状である程度
であった。このため、搬送時のトラブルもなく、フォト
リソグラフィ工程における歩留りもよかった。
Comparative Example 1 The same as Example 1 except that the back surface of the supporting substrate 14 was mechanically ground using a No. 1200 polishing cloth, and then the work strained layer 15 was removed by mirror polishing by the mechanochemical polishing method. A composite semiconductor substrate was manufactured in the same manner. When the work strain layer 15 on the ground surface of the support substrate 14 was measured, the work strain layer 15
Is almost zero in the depth direction, and the warp at this time is such that when placed on a plane with the semiconductor single crystal region facing upward, the central part is convex upward by 147 μm from the periphery. It was Therefore, there was no trouble at the time of transportation, and the yield in the photolithography process was good.

【0038】[0038]

【発明の効果】以上詳細に説明したように、本発明の複
合半導体基板は大型ウェハ径を有する場合にも反りが小
さく、厳格な規格が要求されるデバイス製造ラインに投
入可能であり、また、フォトリソグラフィの精度を上
げ、歩留りを向上させることができ、実用上有用であ
る。
As described in detail above, the composite semiconductor substrate of the present invention has a small warp even when it has a large wafer diameter, and can be put into a device manufacturing line where strict standards are required. The accuracy of photolithography can be increased and the yield can be improved, which is practically useful.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の複合半導体基板の1つの実施態様を示
す縦断面図である。
FIG. 1 is a vertical cross-sectional view showing one embodiment of a composite semiconductor substrate of the present invention.

【図2】本発明の複合半導体基板の製造工程を示す図で
ある。
FIG. 2 is a diagram showing a manufacturing process of the composite semiconductor substrate of the present invention.

【符号の説明】[Explanation of symbols]

3 すす状物質層 10 半導体基板 11 半導体単結晶領域 12 絶縁膜 13 ガラス物質層 14 支持基板 15 加工歪み層 3 Soot Material Layer 10 Semiconductor Substrate 11 Semiconductor Single Crystal Region 12 Insulating Film 13 Glass Material Layer 14 Support Substrate 15 Processing Strained Layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 1または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接合された複合半導体基板において、前記
複合半導体基板を構成する両主面のうち支持基板側の主
面部に加工歪み層を有することを特徴とする複合半導体
基板。
1. A composite semiconductor substrate in which one or a plurality of semiconductor single crystal regions separated from each other and a support substrate supporting the semiconductor single crystal regions are bonded together by a glass substance. A composite semiconductor substrate having a work strain layer on the main surface portion of the surface on the side of the supporting substrate.
JP7302962A 1995-11-21 1995-11-21 Composite semiconductor substrate Pending JPH09148427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7302962A JPH09148427A (en) 1995-11-21 1995-11-21 Composite semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7302962A JPH09148427A (en) 1995-11-21 1995-11-21 Composite semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH09148427A true JPH09148427A (en) 1997-06-06

Family

ID=17915255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7302962A Pending JPH09148427A (en) 1995-11-21 1995-11-21 Composite semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH09148427A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987413A (en) * 2017-06-02 2018-12-11 信越化学工业株式会社 Semiconductor substrate and its manufacturing method
US10804221B2 (en) 2018-09-14 2020-10-13 Toshiba Memory Corporation Substrate treatment apparatus, method of manufacturing semiconductor device and workpiece substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987413A (en) * 2017-06-02 2018-12-11 信越化学工业株式会社 Semiconductor substrate and its manufacturing method
CN108987413B (en) * 2017-06-02 2023-12-29 信越化学工业株式会社 Substrate for semiconductor and method for manufacturing the same
US10804221B2 (en) 2018-09-14 2020-10-13 Toshiba Memory Corporation Substrate treatment apparatus, method of manufacturing semiconductor device and workpiece substrate

Similar Documents

Publication Publication Date Title
US3909332A (en) Bonding process for dielectric isolation of single crystal semiconductor structures
JP4641817B2 (en) Manufacturing method of laminated substrate for semiconductor device and semiconductor device
JP4796066B2 (en) Method for producing a silicon dioxide layer
US4978379A (en) Method of joining semiconductor substrates
JP3454033B2 (en) Silicon wafer and manufacturing method thereof
WO2013134010A2 (en) A method of manufacturing silicon-on-insulator wafers
JPH09148427A (en) Composite semiconductor substrate
TW202343780A (en) Composite structure comprising a thin single-crystal layer on a support substrate made of polycrystalline silicon carbide, and associated manufacturing method
JPH0964169A (en) Composite semiconductor substrate
JPH0964170A (en) Composite semiconductor substrate
JPH09115789A (en) Composite semiconductor substrate
JPH09115791A (en) Composite semiconductor substrate
JPH0936220A (en) Composite semiconductor substrate
JPH08264640A (en) Composite semiconductor substrate
JPH0936221A (en) Composite semiconductor substrate
JPH09246131A (en) Composite semiconductor substrate and manufacture thereof
JP2823115B2 (en) Method for manufacturing composite semiconductor substrate
JPH09181169A (en) Composite semiconductor substrate
JPH08264636A (en) Composite semiconductor substrate
JPH09186231A (en) Composite semiconductor substrate
JPH09129724A (en) Composite semiconductor substrate
JPH0974055A (en) Composite semiconductor substrate
JPH0964168A (en) Composite semiconductor substrate
JPH08264637A (en) Composite semiconductor substrate
JPH09115790A (en) Composite semiconductor substrate