JPH08262454A - 液晶表示装置の作製方法 - Google Patents
液晶表示装置の作製方法Info
- Publication number
- JPH08262454A JPH08262454A JP9029095A JP9029095A JPH08262454A JP H08262454 A JPH08262454 A JP H08262454A JP 9029095 A JP9029095 A JP 9029095A JP 9029095 A JP9029095 A JP 9029095A JP H08262454 A JPH08262454 A JP H08262454A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- spacers
- display device
- crystal display
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 生産歩留りが高く信頼性の高いアクティブマ
トリクス型液晶表示デバイスを得る。 【構成】 液晶材に周辺駆動回路が接するアクティブマ
トリクス型液晶表示デバイスにおいて、画素領域より周
辺駆動回路領域のスペーサの散布密度を小さくすること
で、周辺駆動回路への損傷を少なくすることができ、生
産歩留りの向上や装置の信頼性を高めることができる。
トリクス型液晶表示デバイスを得る。 【構成】 液晶材に周辺駆動回路が接するアクティブマ
トリクス型液晶表示デバイスにおいて、画素領域より周
辺駆動回路領域のスペーサの散布密度を小さくすること
で、周辺駆動回路への損傷を少なくすることができ、生
産歩留りの向上や装置の信頼性を高めることができる。
Description
【０００１】
【産業上の利用分野】本発明は、画素薄膜トランジスタ
と周辺駆動回路薄膜トランジスタ（以後ＴＦＴと記
す。）が同一基板上に存在し、尚かつ画素ＴＦＴ周辺駆
動回路ＴＦＴが液晶材に接しているアクティブマトリク
ス型液晶表示デバイスの周辺駆動回路の信頼性の向上の
ための技術に関する。
と周辺駆動回路薄膜トランジスタ（以後ＴＦＴと記
す。）が同一基板上に存在し、尚かつ画素ＴＦＴ周辺駆
動回路ＴＦＴが液晶材に接しているアクティブマトリク
ス型液晶表示デバイスの周辺駆動回路の信頼性の向上の
ための技術に関する。
【０００２】
【従来の技術】従来のアクティブマトリクス型液晶表示
デバイスを構成するパネルの状態を示す断面図を図４に
示す。図４から明らかなように、封止材（４０２）（シ
ール材ともいう）で画素領域（４０４）を取り囲んでい
るため、アクティブマトリクス型液晶表示デバイスの画
素領域（４０４）のみが液晶に接しており、周辺駆動回
路領域（４０３）のＴＦＴは大気に接している。これ
は、以前アクティブマトリクス型液晶表示デバイスの基
板上に画素ＴＦＴしか存在せず、周辺駆動回路が外付け
ＩＣであった頃の名残である。このように従来の技術に
おいては、画素領域（４０４）と周辺駆動回路領域（４
０３）とが同一ガラス基板（４０１）上に形成される場
合の駆動回路の実装位置の最適化が行われていなかっ
た。
デバイスを構成するパネルの状態を示す断面図を図４に
示す。図４から明らかなように、封止材（４０２）（シ
ール材ともいう）で画素領域（４０４）を取り囲んでい
るため、アクティブマトリクス型液晶表示デバイスの画
素領域（４０４）のみが液晶に接しており、周辺駆動回
路領域（４０３）のＴＦＴは大気に接している。これ
は、以前アクティブマトリクス型液晶表示デバイスの基
板上に画素ＴＦＴしか存在せず、周辺駆動回路が外付け
ＩＣであった頃の名残である。このように従来の技術に
おいては、画素領域（４０４）と周辺駆動回路領域（４
０３）とが同一ガラス基板（４０１）上に形成される場
合の駆動回路の実装位置の最適化が行われていなかっ
た。
【０００３】
【発明が解決しようとする課題】従来のアクティブマト
リクス型液晶表示デバイスでは、周辺駆動回路ＴＦＴが
外部に剥き出しになっていたため、パネル組立工程中の
アクティブマトリクス型液晶表示デバイスの基板の取り
扱いに細心の注意が必要であった。このような状況にお
いて、その製造プロセスにおいて、取り扱いが楽なアク
ティブマトリクス型液晶表示デバイスの形態が望まれて
いた。また、信頼性上の点からも画素が液晶材、シール
材等で保護されているのに対して、周辺駆動回路は薄い
酸化膜で覆われているのみであり、耐温性や汚染に対し
て弱くなっているのが実態である。
リクス型液晶表示デバイスでは、周辺駆動回路ＴＦＴが
外部に剥き出しになっていたため、パネル組立工程中の
アクティブマトリクス型液晶表示デバイスの基板の取り
扱いに細心の注意が必要であった。このような状況にお
いて、その製造プロセスにおいて、取り扱いが楽なアク
ティブマトリクス型液晶表示デバイスの形態が望まれて
いた。また、信頼性上の点からも画素が液晶材、シール
材等で保護されているのに対して、周辺駆動回路は薄い
酸化膜で覆われているのみであり、耐温性や汚染に対し
て弱くなっているのが実態である。
【０００４】従って、アクティブマトリクス型液晶表示
デバイスの周辺駆動回路が直接触れられないように、ア
クティブマトリクス型液晶表示デバイスの周辺駆動回路
を液晶材中に実装する方法が考えられる。しかしなが
ら、周辺駆動回路を液晶材中に実装した場合に、ガラス
基板間隔を一定に保つスペーサーが周辺駆動回路に接触
し、周辺駆動回路の信頼性や歩留りを低下させていた。
デバイスの周辺駆動回路が直接触れられないように、ア
クティブマトリクス型液晶表示デバイスの周辺駆動回路
を液晶材中に実装する方法が考えられる。しかしなが
ら、周辺駆動回路を液晶材中に実装した場合に、ガラス
基板間隔を一定に保つスペーサーが周辺駆動回路に接触
し、周辺駆動回路の信頼性や歩留りを低下させていた。
【０００５】
【課題を解決するための手段】アクティブマトリクス型
液晶表示デバイスの画素領域に配置される薄膜トランジ
スタと周辺駆動回路の少なくとも一部を構成する薄膜ト
ランジスタとを同一基板上に集積化した構成を得る場合
において、周辺駆動回路の信頼性を向上させるため、ス
ペーサーを散布時に周辺駆動回路ＴＦＴの存在領域にマ
スクを設けることにより、スペーサーを散布しない構成
として、周辺駆動回路の歩留りを向上させる。
液晶表示デバイスの画素領域に配置される薄膜トランジ
スタと周辺駆動回路の少なくとも一部を構成する薄膜ト
ランジスタとを同一基板上に集積化した構成を得る場合
において、周辺駆動回路の信頼性を向上させるため、ス
ペーサーを散布時に周辺駆動回路ＴＦＴの存在領域にマ
スクを設けることにより、スペーサーを散布しない構成
として、周辺駆動回路の歩留りを向上させる。
【０００６】または、スペーサーを散布する方法とし
て、静電気を利用した手段を利用する場合において、静
電気を発生させるための電圧の印加方法を工夫する。例
えば、周辺駆動回路の信頼性を向上させるため、スペー
サーを散布時に周辺駆動回路ＴＦＴの存在領域に画素Ｔ
ＦＴの存在領域とは異なる値の電圧を印加し、そのこと
により、スペーサーの散布密度を小さくして、周辺駆動
回路の歩留りを向上させる。
て、静電気を利用した手段を利用する場合において、静
電気を発生させるための電圧の印加方法を工夫する。例
えば、周辺駆動回路の信頼性を向上させるため、スペー
サーを散布時に周辺駆動回路ＴＦＴの存在領域に画素Ｔ
ＦＴの存在領域とは異なる値の電圧を印加し、そのこと
により、スペーサーの散布密度を小さくして、周辺駆動
回路の歩留りを向上させる。
【０００７】あるいは、スペーサーを散布時に、アクテ
ィブマトリクス型液晶表示デバイスの基板を保持するス
テージの周辺駆動回路ＴＦＴの存在領域上に画素ＴＦＴ
の存在領域と異なる値の電圧を印加して、スペーサーの
散布密度を小さくして、周辺駆動回路の歩留りを向上さ
せる。あるいは、スペーサーを散布時に、周辺駆動回路
ＴＦＴの存在領域上には静電気を発生させるための電圧
を印加しないようにし、画素ＴＦＴの存在領域のみに静
電気を発生させる電位を加えるようにする。そしてこの
ことにより、選択的に画素領域のみにスペーサーが散布
されるようにする。または周辺駆動回路領域に散布され
るスペーサーの密度を下げるようにする。
ィブマトリクス型液晶表示デバイスの基板を保持するス
テージの周辺駆動回路ＴＦＴの存在領域上に画素ＴＦＴ
の存在領域と異なる値の電圧を印加して、スペーサーの
散布密度を小さくして、周辺駆動回路の歩留りを向上さ
せる。あるいは、スペーサーを散布時に、周辺駆動回路
ＴＦＴの存在領域上には静電気を発生させるための電圧
を印加しないようにし、画素ＴＦＴの存在領域のみに静
電気を発生させる電位を加えるようにする。そしてこの
ことにより、選択的に画素領域のみにスペーサーが散布
されるようにする。または周辺駆動回路領域に散布され
るスペーサーの密度を下げるようにする。
【０００８】
【作用】周辺駆動回路領域を液晶が存在している領域に
存在させた場合、周辺駆動回路領域に散布するスペーサ
ーの密度を小さくする、また周辺駆動回路領域にスペー
サーを散布しないようにすることで、スペーサーが存在
することで発生する周辺駆動回路を構成するＴＦＴの損
傷を減少させる。そして、画素領域と周辺駆動回路を同
一基板上に形成した構成を有する液晶表示装置の信頼生
を高めることができる。
存在させた場合、周辺駆動回路領域に散布するスペーサ
ーの密度を小さくする、また周辺駆動回路領域にスペー
サーを散布しないようにすることで、スペーサーが存在
することで発生する周辺駆動回路を構成するＴＦＴの損
傷を減少させる。そして、画素領域と周辺駆動回路を同
一基板上に形成した構成を有する液晶表示装置の信頼生
を高めることができる。
【０００９】
〔実施例１〕本実施例のアクティブマトリクス型液晶表
示デバイスの組立工程を以下に説明する。まず、基板と
してガラス基板を用い、このガラス基板上に公知の方法
または適当な方法により、マトリクス状に配置された画
素領域と、この画素領域を駆動回路するための周辺駆動
回路を構成する。画素領域においては、数百×数百の数
で配置された画素電極のそれぞれに、スイッチング素子
として、少なくとも１つの薄膜トランジスタが配置され
ている。また、周辺駆動回路領域には、前記画素領域に
配置された薄膜トランジスタを駆動するための回路が薄
膜トランジスタでもって構成されている。周辺駆動回路
としては、シフトレジスタやアドレスデコーダが利用さ
れる。また、その他必要とする回路が配置される。
示デバイスの組立工程を以下に説明する。まず、基板と
してガラス基板を用い、このガラス基板上に公知の方法
または適当な方法により、マトリクス状に配置された画
素領域と、この画素領域を駆動回路するための周辺駆動
回路を構成する。画素領域においては、数百×数百の数
で配置された画素電極のそれぞれに、スイッチング素子
として、少なくとも１つの薄膜トランジスタが配置され
ている。また、周辺駆動回路領域には、前記画素領域に
配置された薄膜トランジスタを駆動するための回路が薄
膜トランジスタでもって構成されている。周辺駆動回路
としては、シフトレジスタやアドレスデコーダが利用さ
れる。また、その他必要とする回路が配置される。
【００１０】ＴＦＴ基板・カラーフィルタ基板は、各々
表面処理に用いられたエッチング液レジスト剥離液等の
各種薬品を十分に洗浄する。次に配向膜をカラーフィル
タ基板上及びＴＦＴ基板上に形成させる。配向膜材料に
はブチルセルソングかｎ−メチル−２−ピロリドン、あ
るいはγ−ブチロラクトンといった溶媒に、溶媒の約１
０重量％のポリイミドを溶解したものを用いる。これを
ポリイミドワニスと呼ぶ。本実施例では低温焼成型ポリ
イミドワニスとして日本合成ゴム製ＡＬ−３０４６を用
いた。ポリイミドワニスを上記基板上に塗布する方法と
して、スピナーを用いる方法、あるいはフレキソ印刷も
しくはスクリーン印刷装置によって印刷する方法などを
利用することが出来る。そして、ＴＦＴ基板・カラーフ
ィルタ基板の両基板に付着した配向膜を加熱・硬化させ
る。これをベークと呼ぶ。本実施例でベークは１８０℃
の熱風を送り加熱し、ポリイミドワニスを焼成・硬化さ
せるものである。その次に、配向膜が形成されたガラス
基板表面を、毛足の長さ２〜３ｍｍのバフ布（レイヨン
・ナイロン等の繊維）で一定方向に擦り、微細な溝を作
るラビング工程を行う。そしてＴＦＴ基板にスペーサー
を散布する。スペーサー散布の方式は後述する。その次
に、ＴＦＴ基板の外枠に封止材を塗布する。封止材塗布
には、ＴＦＴ基板とカラーフィルタ基板を接着する役割
と、注入する液晶材が外部に流出するのを防ぐ目的があ
る。封止材の材料は、エポキシ樹脂とフェノール硬化剤
をエチルセルソルブの溶媒に溶かしたものが使用され
る。封止材塗布後に２枚のガラス基板の貼り合わせを行
う。方法は約１６０℃の高温プレスによって、約３時間
で封止材を硬化する加熱硬化方式をとる。最後に、ＴＦ
Ｔ基板とカラーフィルタ基板を貼り合わせたアクティブ
マトリクス型液晶表示デバイスの液晶注入口より液晶材
を入れて、液晶材注入後エポキシ系樹脂で液晶注入口を
封止する。以上のようにして、アクティブマトリクス型
液晶表示デバイスが組み立てられる。
表面処理に用いられたエッチング液レジスト剥離液等の
各種薬品を十分に洗浄する。次に配向膜をカラーフィル
タ基板上及びＴＦＴ基板上に形成させる。配向膜材料に
はブチルセルソングかｎ−メチル−２−ピロリドン、あ
るいはγ−ブチロラクトンといった溶媒に、溶媒の約１
０重量％のポリイミドを溶解したものを用いる。これを
ポリイミドワニスと呼ぶ。本実施例では低温焼成型ポリ
イミドワニスとして日本合成ゴム製ＡＬ−３０４６を用
いた。ポリイミドワニスを上記基板上に塗布する方法と
して、スピナーを用いる方法、あるいはフレキソ印刷も
しくはスクリーン印刷装置によって印刷する方法などを
利用することが出来る。そして、ＴＦＴ基板・カラーフ
ィルタ基板の両基板に付着した配向膜を加熱・硬化させ
る。これをベークと呼ぶ。本実施例でベークは１８０℃
の熱風を送り加熱し、ポリイミドワニスを焼成・硬化さ
せるものである。その次に、配向膜が形成されたガラス
基板表面を、毛足の長さ２〜３ｍｍのバフ布（レイヨン
・ナイロン等の繊維）で一定方向に擦り、微細な溝を作
るラビング工程を行う。そしてＴＦＴ基板にスペーサー
を散布する。スペーサー散布の方式は後述する。その次
に、ＴＦＴ基板の外枠に封止材を塗布する。封止材塗布
には、ＴＦＴ基板とカラーフィルタ基板を接着する役割
と、注入する液晶材が外部に流出するのを防ぐ目的があ
る。封止材の材料は、エポキシ樹脂とフェノール硬化剤
をエチルセルソルブの溶媒に溶かしたものが使用され
る。封止材塗布後に２枚のガラス基板の貼り合わせを行
う。方法は約１６０℃の高温プレスによって、約３時間
で封止材を硬化する加熱硬化方式をとる。最後に、ＴＦ
Ｔ基板とカラーフィルタ基板を貼り合わせたアクティブ
マトリクス型液晶表示デバイスの液晶注入口より液晶材
を入れて、液晶材注入後エポキシ系樹脂で液晶注入口を
封止する。以上のようにして、アクティブマトリクス型
液晶表示デバイスが組み立てられる。
【００１１】スペーサーの散布方式について、詳細に説
明をする。基板１０１の表示領域上にスペーサーを散布
した。スペーサー散布時に用いた散布機の概略を図１に
示す。スペーサーは粒径５．０μｍのプラスチックスペ
ーサー（ミクロパール、積水ファインケミカル製）を用
いた。このスペーサーを窒素ガスにより搬送し、配管１
０４中で分散させた。スペーサーは散布機のチャンバー
１０６内の天井に設けられた散布ノズル１０５から基板
上に噴出させた。ノズルは天井にゴムパッキンで固定さ
れていて、ノズルの先端が縦横に動くようになってい
る。そしてスペーサー噴出時には、ノズルを縦横に振っ
て基板上にスペーサーが均一に散布されるようにした。
また散布量はスペーサーの散布密度が平均１００個／ｍ
ｍ2 となるように調節した。
明をする。基板１０１の表示領域上にスペーサーを散布
した。スペーサー散布時に用いた散布機の概略を図１に
示す。スペーサーは粒径５．０μｍのプラスチックスペ
ーサー（ミクロパール、積水ファインケミカル製）を用
いた。このスペーサーを窒素ガスにより搬送し、配管１
０４中で分散させた。スペーサーは散布機のチャンバー
１０６内の天井に設けられた散布ノズル１０５から基板
上に噴出させた。ノズルは天井にゴムパッキンで固定さ
れていて、ノズルの先端が縦横に動くようになってい
る。そしてスペーサー噴出時には、ノズルを縦横に振っ
て基板上にスペーサーが均一に散布されるようにした。
また散布量はスペーサーの散布密度が平均１００個／ｍ
ｍ2 となるように調節した。
【００１２】スペーサーが周辺駆動回路部分には散布さ
れないように、散布時には図１のように基板１０１上に
マスク１０２を基板と接触しないように設置した。マス
クの駆動回路以外の部分には図１に示すように穴１０３
を開けた。また、基板とマスクの間隔は１ｍｍとした。
れないように、散布時には図１のように基板１０１上に
マスク１０２を基板と接触しないように設置した。マス
クの駆動回路以外の部分には図１に示すように穴１０３
を開けた。また、基板とマスクの間隔は１ｍｍとした。
【００１３】この方法により、基板上表示部分にはスペ
ーサーが散布され、それ以外の部分には散布されなかっ
た。
ーサーが散布され、それ以外の部分には散布されなかっ
た。
【００１４】次に基板１０１とカラーフィルター基板を
貼り合わせ、接着剤を硬化させた。
貼り合わせ、接着剤を硬化させた。
【００１５】この後、貼り合わせた基板全体を減圧状態
にして、表示領域内に液晶材料を注入、封止した。
にして、表示領域内に液晶材料を注入、封止した。
【００１６】このようにして形成された液晶表示装置
は、駆動回路上にスペーサーは散布されていないので、
外圧に対して極めて強く、駆動回路の破壊を防ぎ、十分
に保護することができた。
は、駆動回路上にスペーサーは散布されていないので、
外圧に対して極めて強く、駆動回路の破壊を防ぎ、十分
に保護することができた。
【００１７】本発明によるアクティブマトリクス型液晶
表示デバイスの断面図を図３に示す。アクティブマトリ
クス型液晶表示デバイスでは、ガラス基板（３０２）に
は画素ＴＦＴ（３０７）の上に透明電極（３０４）と配
向膜（３０５）が付けられている。このガラス基板はＴ
ＦＴ基板と呼ぶ。ＴＦＴ基板は液晶材（３０９）に遠い
方から偏光板（３０１）、ガラス基板（３０２）の順で
並んでいる。また、他方のガラス基板はカラーフィルタ
基板と呼ぶ。液晶材（３０９）に近い方から配向膜（３
０５）、透明電極（３０４）、カラーフィルタ（３０
３）、ガラス基板（３０２）、偏光板（３０１）と並ん
でいる。そして、２枚のガラス基板の間隔を一定に保つ
ためのスペーサー（３０６）が液晶材（３０９）中に領
域により異なる散布密度で存在する。本実施例の場合、
周辺駆動回路部分のスペーサーの散布密度は０である。
表示デバイスの断面図を図３に示す。アクティブマトリ
クス型液晶表示デバイスでは、ガラス基板（３０２）に
は画素ＴＦＴ（３０７）の上に透明電極（３０４）と配
向膜（３０５）が付けられている。このガラス基板はＴ
ＦＴ基板と呼ぶ。ＴＦＴ基板は液晶材（３０９）に遠い
方から偏光板（３０１）、ガラス基板（３０２）の順で
並んでいる。また、他方のガラス基板はカラーフィルタ
基板と呼ぶ。液晶材（３０９）に近い方から配向膜（３
０５）、透明電極（３０４）、カラーフィルタ（３０
３）、ガラス基板（３０２）、偏光板（３０１）と並ん
でいる。そして、２枚のガラス基板の間隔を一定に保つ
ためのスペーサー（３０６）が液晶材（３０９）中に領
域により異なる散布密度で存在する。本実施例の場合、
周辺駆動回路部分のスペーサーの散布密度は０である。
【００１８】また、図には示されていないが、周辺駆動
回路領域の上面には光を遮蔽するクロム膜やアルミ膜等
の遮蔽膜を形成する必要がある。
回路領域の上面には光を遮蔽するクロム膜やアルミ膜等
の遮蔽膜を形成する必要がある。
【００１９】本実施例のアクティブマトリクス回路を得
る作製工程について、図５を用いて説明する。図の左側
に周辺駆動回路のＴＦＴの作製工程を、右側にアクティ
ブマトリクス回路のＴＦＴの作製工程を、それぞれ示
す。まず、石英基板またはガラス基板（５０１）上に下
地酸化膜（５０２）として厚さ１０００〜３０００Åの
酸化珪素膜を形成する。この酸化珪素膜の形成方法とし
ては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法
を用いればよい。
る作製工程について、図５を用いて説明する。図の左側
に周辺駆動回路のＴＦＴの作製工程を、右側にアクティ
ブマトリクス回路のＴＦＴの作製工程を、それぞれ示
す。まず、石英基板またはガラス基板（５０１）上に下
地酸化膜（５０２）として厚さ１０００〜３０００Åの
酸化珪素膜を形成する。この酸化珪素膜の形成方法とし
ては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法
を用いればよい。
【００２０】次に、プラズマＣＶＤ法やＬＰＣＶＤ法に
よってアモルファスもしくは多結晶のシリコン膜を３０
０〜１５００Å、好ましくは５００〜１０００Å形成す
る。そして、５００℃以上、好ましくは、８００〜９５
０℃の温度で熱アニールをおこない、シリコン膜を結晶
化させる。熱アニールによって結晶化させたのち、光ア
ニールをおこなって、さらに結晶性を高めてもよい。ま
た、熱アニールによる結晶化の際に、特開平６−２４４
１０３、同６−２４４１０４に記述されているように、
ニッケル等のシリコンの結晶化を促進させる元素（触媒
元素）を添加してもよい。
よってアモルファスもしくは多結晶のシリコン膜を３０
０〜１５００Å、好ましくは５００〜１０００Å形成す
る。そして、５００℃以上、好ましくは、８００〜９５
０℃の温度で熱アニールをおこない、シリコン膜を結晶
化させる。熱アニールによって結晶化させたのち、光ア
ニールをおこなって、さらに結晶性を高めてもよい。ま
た、熱アニールによる結晶化の際に、特開平６−２４４
１０３、同６−２４４１０４に記述されているように、
ニッケル等のシリコンの結晶化を促進させる元素（触媒
元素）を添加してもよい。
【００２１】次にシリコン膜をエッチングして、島状の
周辺駆動回路のＴＦＴの活性層（５０３）（Ｐチャネル
型ＴＦＴ用）、（５０４）（Ｎチャネル型ＴＦＴ用）と
マトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層（５０
５）を形成する。さらに、酸素雰囲気中でのスパッタ法
によって、厚さ５００〜２０００Åの酸化珪素のゲイト
絶縁膜（５０６）を形成する。ゲイト絶縁膜の形成方法
としては、プラズマＣＶＤ法を用いてもよい。プラズマ
ＣＶＤ法によって酸化珪素膜を形成する場合には、原料
ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ
2 ）とモンシラン（ＳｉＨ4 ）を用いることが好まし
い。
周辺駆動回路のＴＦＴの活性層（５０３）（Ｐチャネル
型ＴＦＴ用）、（５０４）（Ｎチャネル型ＴＦＴ用）と
マトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層（５０
５）を形成する。さらに、酸素雰囲気中でのスパッタ法
によって、厚さ５００〜２０００Åの酸化珪素のゲイト
絶縁膜（５０６）を形成する。ゲイト絶縁膜の形成方法
としては、プラズマＣＶＤ法を用いてもよい。プラズマ
ＣＶＤ法によって酸化珪素膜を形成する場合には、原料
ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ
2 ）とモンシラン（ＳｉＨ4 ）を用いることが好まし
い。
【００２２】その後、厚さ２０００Å〜５μｍ、好まし
くは２０００〜６０００Åの多結晶シリコン膜（導電性
を高めるため微量の燐を含有する）をＬＰＣＶＤ法によ
って基板全面に形成する。そして、これをエッチングし
て、ゲイト電極（５０７、５０８、５０９）を形成す
る。（図５（Ａ）） その後、イオンドーピング法によって、全ての島状活性
層に、ゲイト電極をマスクとして自己整合的にフォスフ
ィン（ＰＨ3 ）をドーピングガスとして燐を注入する。
ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。
この結果、弱いＮ型領域（５１０、５１１、５１２）が
形成される。（図５（Ｂ））
くは２０００〜６０００Åの多結晶シリコン膜（導電性
を高めるため微量の燐を含有する）をＬＰＣＶＤ法によ
って基板全面に形成する。そして、これをエッチングし
て、ゲイト電極（５０７、５０８、５０９）を形成す
る。（図５（Ａ）） その後、イオンドーピング法によって、全ての島状活性
層に、ゲイト電極をマスクとして自己整合的にフォスフ
ィン（ＰＨ3 ）をドーピングガスとして燐を注入する。
ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。
この結果、弱いＮ型領域（５１０、５１１、５１２）が
形成される。（図５（Ｂ））
【００２３】次に、Ｐチャネル型ＴＦＴの活性層（５０
３）を覆うフォトレジストのマスク（５１３）、およ
び、画素ＴＦＴの活性層（５０５）のうち、ゲイト電極
に平行にゲイト電極（５０９）の端から３μｍ離れた部
分までを覆うフォトレジストのマスク（５１４）を形成
する。そして、再び、イオンドーピング法によって、フ
ォスフィンをドーピングガスとして燐を注入する。ドー
ズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。こ
の結果、強いＮ型領域（ソース／ドレイン）（５１５、
５１６）が形成される。画素ＴＦＴの活性層（５０５）
の弱いＮ型領域（５１２）のうち、マスク（５１４）に
覆われていた領域（５１７）は今回のドーピングでは燐
が注入されないので、弱いＮ型のままでとなる。（図５
（Ｃ））
３）を覆うフォトレジストのマスク（５１３）、およ
び、画素ＴＦＴの活性層（５０５）のうち、ゲイト電極
に平行にゲイト電極（５０９）の端から３μｍ離れた部
分までを覆うフォトレジストのマスク（５１４）を形成
する。そして、再び、イオンドーピング法によって、フ
ォスフィンをドーピングガスとして燐を注入する。ドー
ズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。こ
の結果、強いＮ型領域（ソース／ドレイン）（５１５、
５１６）が形成される。画素ＴＦＴの活性層（５０５）
の弱いＮ型領域（５１２）のうち、マスク（５１４）に
覆われていた領域（５１７）は今回のドーピングでは燐
が注入されないので、弱いＮ型のままでとなる。（図５
（Ｃ））
【００２４】次に、Ｎチャネル型ＴＦＴの活性層（５０
４、５０５）をフォトレジストのマスク（５１８）で覆
い、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イ
オンドーピング法により、島状領域（５０３）に硼素を
注入する。ドーズ量は５×１０14〜８×１０15原子／ｃ
ｍ2 とする。このドーピングでは、硼素のドーズ量が図
５（Ｃ）における燐のドーズ量を上回るため、先に形成
されていた弱いＮ型領域（５１０）は強いＰ型領域（５
１９）に反転する。以上のドーピングにより、強いＮ型
領域（ソース／ドレイン）（５１５、５１６）、強いＰ
型領域（ソース／ドレイン）（５１９）、弱いＮ型領域
（低濃度不純物領域）（５１７）が形成される。本実施
例においては、低濃度不純物領域（５１７）の幅ｘは、
約３μｍとする。（図５（Ｄ））
４、５０５）をフォトレジストのマスク（５１８）で覆
い、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イ
オンドーピング法により、島状領域（５０３）に硼素を
注入する。ドーズ量は５×１０14〜８×１０15原子／ｃ
ｍ2 とする。このドーピングでは、硼素のドーズ量が図
５（Ｃ）における燐のドーズ量を上回るため、先に形成
されていた弱いＮ型領域（５１０）は強いＰ型領域（５
１９）に反転する。以上のドーピングにより、強いＮ型
領域（ソース／ドレイン）（５１５、５１６）、強いＰ
型領域（ソース／ドレイン）（５１９）、弱いＮ型領域
（低濃度不純物領域）（５１７）が形成される。本実施
例においては、低濃度不純物領域（５１７）の幅ｘは、
約３μｍとする。（図５（Ｄ））
【００２５】その後、４５０〜８５０℃で０．５〜３時
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させる。その後、全面に層間絶縁物
（５２０）として、プラズマＣＶＤ法によって酸化珪素
膜を厚さ３０００〜６０００Å形成する。これは、窒化
珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっ
てもよい。そして、層間絶縁物（５２０）をウェットエ
ッチング法によってエッチングして、ソース／ドレイン
にコンタクトホールを形成する。
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させる。その後、全面に層間絶縁物
（５２０）として、プラズマＣＶＤ法によって酸化珪素
膜を厚さ３０００〜６０００Å形成する。これは、窒化
珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっ
てもよい。そして、層間絶縁物（５２０）をウェットエ
ッチング法によってエッチングして、ソース／ドレイン
にコンタクトホールを形成する。
【００２６】そして、スパッタ法によって、厚さ２００
０〜６０００Åのチタン膜を形成し、これをエッチング
して、周辺回路の電極・配線（５２１、５２２、５２
３）および画素ＴＦＴの電極・配線（５２４、５２５）
を形成する。さらに、プラズマＣＶＤ法によって、厚さ
１０００〜３０００Åの窒化珪素膜（５２６）をパッシ
ベーション膜として形成し、これをエッチングして、画
素ＴＦＴの電極（５２５）に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ５００〜
１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッ
チングして、画素電極（５２７）を形成する。このよう
にして、周辺論理回路とアクティブマトリクス回路を一
体化して形成する。（図５（Ｅ））
０〜６０００Åのチタン膜を形成し、これをエッチング
して、周辺回路の電極・配線（５２１、５２２、５２
３）および画素ＴＦＴの電極・配線（５２４、５２５）
を形成する。さらに、プラズマＣＶＤ法によって、厚さ
１０００〜３０００Åの窒化珪素膜（５２６）をパッシ
ベーション膜として形成し、これをエッチングして、画
素ＴＦＴの電極（５２５）に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ５００〜
１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッ
チングして、画素電極（５２７）を形成する。このよう
にして、周辺論理回路とアクティブマトリクス回路を一
体化して形成する。（図５（Ｅ））
【００２７】〔実施例２〕スペーサーの散布方式以外
は、実施例１と同様であるので、散布方式のみ説明す
る。基板１０１の表示領域上にスペーサーを散布した。
スペーサー散布時に用いた散布機は実施例１で使用した
ものと同じである。スペーサーは粒径５．０μｍのプラ
スチックスペーサー（ミクロパール、積水ファインケミ
カル製）を用いた。このスペーサーを窒素ガスにより搬
送し、配管１０３中で分散させた。スペーサーは搬送中
に配管との摩擦により自然に帯電した。
は、実施例１と同様であるので、散布方式のみ説明す
る。基板１０１の表示領域上にスペーサーを散布した。
スペーサー散布時に用いた散布機は実施例１で使用した
ものと同じである。スペーサーは粒径５．０μｍのプラ
スチックスペーサー（ミクロパール、積水ファインケミ
カル製）を用いた。このスペーサーを窒素ガスにより搬
送し、配管１０３中で分散させた。スペーサーは搬送中
に配管との摩擦により自然に帯電した。
【００２８】スペーサーが駆動回路部分には散布されな
いように、散布の際には図１のように基板１０１上にマ
スク１０２を基板と接触しないように設置した。マスク
には駆動回路以外の部分には穴が開いている。また、基
板とマスクの間隔は１ｍｍとした。また、マスクとステ
ージ間には直流電界を印加することができるようにし
た。マスクの電位は基板を設置しているステージを基準
にして、スペーサーの電位と同一の電位となるようにし
た。本実施例では−１ｋＶの電圧を印加した。
いように、散布の際には図１のように基板１０１上にマ
スク１０２を基板と接触しないように設置した。マスク
には駆動回路以外の部分には穴が開いている。また、基
板とマスクの間隔は１ｍｍとした。また、マスクとステ
ージ間には直流電界を印加することができるようにし
た。マスクの電位は基板を設置しているステージを基準
にして、スペーサーの電位と同一の電位となるようにし
た。本実施例では−１ｋＶの電圧を印加した。
【００２９】この方法により、基板上表示部分にはスペ
ーサーが散布され、それ以外の部分には散布されなかっ
た。
ーサーが散布され、それ以外の部分には散布されなかっ
た。
【００３０】次に基板１０１とカラーフィルター基板を
貼り合わせ、接着剤を硬化させた。
貼り合わせ、接着剤を硬化させた。
【００３１】この後、貼り合わせた基板全体を減圧状態
にして、表示領域内に液晶材料を注入、封止した。
にして、表示領域内に液晶材料を注入、封止した。
【００３２】このようにして形成された液晶表示装置
は、駆動回路上にスペーサーは散布されていないので、
外圧に対して極めて強く、駆動回路の破壊を防ぎ、十分
に保護することができた。
は、駆動回路上にスペーサーは散布されていないので、
外圧に対して極めて強く、駆動回路の破壊を防ぎ、十分
に保護することができた。
【００３３】
【発明の効果】上記のように、周辺駆動回路領域のスペ
ーサーの散布密度を画素領域より小さくすることによ
り、周辺駆動回路へのスペーサーによる損傷を少なくす
ることができ、周辺駆動回路の歩留りの向上が可能にな
る。
ーサーの散布密度を画素領域より小さくすることによ
り、周辺駆動回路へのスペーサーによる損傷を少なくす
ることができ、周辺駆動回路の歩留りの向上が可能にな
る。
【図１】 本発明の実施例１におけるスペーサー散布方
法の概略を示す。
法の概略を示す。
【図２】 本発明の実施例２におけるスペーサー散布方
法の概略を示す。
法の概略を示す。
【図３】 本発明によるアクティブマトリクス型液晶表
示デバイスの断面図
示デバイスの断面図
【図４】 従来のアクティブマトリクス型液晶表示デバ
イスの概略図
イスの概略図
【図５】 実施例１の作製工程
１０１ 基板 １０２ マスク １０３ 穴 １０４ 配管 １０５ 散布ノズル １０６ チャンバー ２０１ 直流電源 ３０２、４０１ ガラス基板 ３１０、４０２ 封止材 ３０８、４０３ 駆動回路ＴＦＴ ３０７、４０４ 画素ＴＦＴ ３０１ 偏光板 ３０３ カラーフィルタ ３０４ 透明電極 ３０５ 配向膜 ３０６ スペーサー ３０９ 液晶材 ３１１ マイクロプロセッ
サ ５０１ 基板 ５０２ 下地膜（酸化珪
素） ５０３〜５０５ 活性層（シリコ
ン） ５０６ ゲイト絶縁膜（酸
化珪素） ５０７〜５０９ ゲイト電極・ゲイ
ト線 ５１０〜５１２ 弱いＮ型領域 ５１３、５１４ フォトレジストの
マスク ５１５、５１６ 強いＮ型領域（ソ
ース／ドレイン） ５１７ 低濃度不純物領域 ５１８ フォトレジストの
マスク ５１９ 強いＰ型領域（ソ
ース／ドレイン） ５２０ 層間絶縁物（酸化
珪素） ５２１〜５２５ 金属配線・電極 ５２６ パッシベーション
膜（窒化珪素） ５２７ 画素電極（ＩＴ
Ｏ）
サ ５０１ 基板 ５０２ 下地膜（酸化珪
素） ５０３〜５０５ 活性層（シリコ
ン） ５０６ ゲイト絶縁膜（酸
化珪素） ５０７〜５０９ ゲイト電極・ゲイ
ト線 ５１０〜５１２ 弱いＮ型領域 ５１３、５１４ フォトレジストの
マスク ５１５、５１６ 強いＮ型領域（ソ
ース／ドレイン） ５１７ 低濃度不純物領域 ５１８ フォトレジストの
マスク ５１９ 強いＰ型領域（ソ
ース／ドレイン） ５２０ 層間絶縁物（酸化
珪素） ５２１〜５２５ 金属配線・電極 ５２６ パッシベーション
膜（窒化珪素） ５２７ 画素電極（ＩＴ
Ｏ）
Claims (8)
- 【請求項１】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタとが同
一の基板上に存在するアクティブマトリクス型の液晶表
示装置を製造する方法であって、 スペーサー散布時において、 前記画素領域と周辺駆動回路領域とでスペーサーの散布
密度を変化させることを特徴とする液晶表示装置の作製
方法。 - 【請求項２】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタとが同
一の基板上に存在するアクティブマトリクス型の液晶表
示装置を製造する方法であって、 スペーサー散布時において、 スペーサーの散布方法として静電気を用いた手段を用
い、 選択的に静電気を与えることにより、前記画素領域と周
辺駆動回路領域とでスペーサーの散布密度を変化させる
ことを特徴とする液晶表示装置の作製方法。 - 【請求項３】請求項２において、画素領域に比較して周
辺駆動回路領域におけるスペーサーの散布密度を小さく
することを特徴とする液晶表示装置の作製方法。 - 【請求項４】請求項２において、静電気は基板を保持す
るステージに加えられることを特徴とする液晶表示装置
の作製方法。 - 【請求項５】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタが同一
の基板上に存在するアクティブマトリクス型の液晶表示
装置を製造する方法であって、 スペーサー散布時において、 スペーサーの散布方法として静電気を用いた手段を用
い、 前記画素領域と周辺駆動回路領域とで異なる電圧を与え
ることにより、前記画素領域と周辺駆動回路領域とでス
ペーサーの散布密度を異ならせることを特徴とする液晶
表示装置の製造方法。 - 【請求項６】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタが同一
の基板上に存在するアクティブマトリクス型の液晶表示
装置を製造する方法であって、 スペーサー散布時において、 前記周辺駆動回路領域をマスクで覆うことにより、前記
画素領域のみにスペーサーを散布することを特徴とする
液晶表示装置の製造方法。 - 【請求項７】請求項４において、画素領域に比較して周
辺駆動回路領域におけるスペーサーの散布密度を小さく
することを特徴とする液晶表示装置の製造方法。 - 【請求項８】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタとが同
一の基板上に存在するアクティブマトリクス型の液晶表
示装置を製造する方法であって、 スペーサー散布時において、 スペーサーの散布方法として静電気を用いた手段を用
い、 前記画素領域のみに選択的に静電気を与えることを特徴
とする液晶表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09029095A JP3470776B2 (ja) | 1995-03-22 | 1995-03-22 | 液晶表示装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09029095A JP3470776B2 (ja) | 1995-03-22 | 1995-03-22 | 液晶表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08262454A true JPH08262454A (ja) | 1996-10-11 |
| JP3470776B2 JP3470776B2 (ja) | 2003-11-25 |
Family
ID=13994408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09029095A Expired - Fee Related JP3470776B2 (ja) | 1995-03-22 | 1995-03-22 | 液晶表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470776B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001040855A1 (fr) * | 1999-12-03 | 2001-06-07 | Sekisui Chemical Co., Ltd. | Afficheur a cristaux liquides et son procede de fabrication |
| US8854593B2 (en) | 1997-05-22 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
-
1995
- 1995-03-22 JP JP09029095A patent/JP3470776B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8854593B2 (en) | 1997-05-22 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| WO2001040855A1 (fr) * | 1999-12-03 | 2001-06-07 | Sekisui Chemical Co., Ltd. | Afficheur a cristaux liquides et son procede de fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3470776B2 (ja) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7636136B2 (en) | Liquid crystal display device and method for fabricating thereof | |
| JP3477301B2 (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| US7483110B2 (en) | Liquid crystal display device | |
| KR100500613B1 (ko) | 액정 표시 장치 | |
| TWI471653B (zh) | 液晶顯示裝置及其製造方法 | |
| CN100416356C (zh) | 液晶显示屏板和液晶显示装置 | |
| JP2003167258A (ja) | 液晶表示装置 | |
| EP1229378A1 (en) | Liquid crystal element, liquid crystal display device and production methods therefor | |
| US7494851B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| KR100336936B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH08248427A (ja) | 液晶表示装置 | |
| US5764320A (en) | Liquid crystal display device | |
| US6876406B2 (en) | Structure for preventing disconnection in liquid crystal display device and manufacturing method thereof | |
| JPH10325959A (ja) | 表示装置 | |
| KR19990045355A (ko) | 액정 표시 장치의 제조 방법 | |
| JP3778964B2 (ja) | アクティブマトリクス表示装置 | |
| JP3470776B2 (ja) | 液晶表示装置の作製方法 | |
| US6157431A (en) | Liquid crystal display apparatus suppressed of orientation defect having metal film and photosensitive resin as a columnar spacer and fabrication method thereof | |
| JPH08320461A (ja) | 液晶表示装置の作製方法 | |
| JP3715035B2 (ja) | 液晶表示装置 | |
| KR100289650B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100909053B1 (ko) | 박막 트랜지스터 | |
| JP3706867B2 (ja) | 表示装置の作製方法 | |
| JP2001242486A (ja) | 液晶表示装置 | |
| JP2003195338A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |