JPH08248123A - スイープ、レンジ遅延回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成で任意の遅延量が得られるスイー
プ遅延回路を提供することを目的とする。 【構成】 書き込みスイープアドレス生成部１と書き込
みレンジアドレス生成部４でスイープメモリ部８の書き
込みアドレスを生成し、読み出しスイープアドレス生成
部３と読み出しレンジアドレス生成部６でこの書き込み
アドレスからスイープ遅延量設定部２とレンジ遅延設定
部５で設定された遅延量を減算して読み出しスイープア
ドレスと読み出しレンジアドレスを求め、スイープメモ
リ部８の読み出しアドレスとしたので、所要のスイー
プ、レンジ遅延量が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はレーダ受信機における信
号処理などのビデオタイミング調整に係り、特にデータ
遅延回路に関するものである。

【０００２】

【従来の技術】従来の遅延回路は、次の２通りの回路が
あった。第１は、図３に示すような遅延量を選択できる
ようにしたもので、スイープ遅延の数だけスイープメモ
リ用メモリＬＳＩを用いて遅延させ、所要の遅延量を選
択するためのデータセレクタを用いるものであり、第２
は図４に示すような遅延量を固定したもので、データセ
レクタを省略したものである。図３と図４では、スイー
プメモリの構成を変えてあり、図３は構成全ビット単位
でメモリＬＳＩを、図４は構成ビット単位でメモリＬＳ
Ｉを用いている。

【０００３】

【発明が解決しようとする課題】以上のように、従来の
遅延回路は遅延量に等しい数分のスイープメモリ用のメ
モリＬＳＩを必要とするので、回路規模が大きくなると
いうこと、また任意の遅延量が設定できないことなどの
問題点があった。本発明は、上記課題を解決するため
に、スイープメモリのアドレスを書き込みアドレス、読
み出しアドレスの個別に設けることにより簡単な構成で
任意の遅延量が得られるスイープ遅延回路を提供するこ
とを目的とする。

【０００４】

【課題を解決するための手段】本発明は、レーダからの
スイープデータおよびレンジデータを記憶するスイープ
メモリ部と、このスイープメモリ部の書き込みアドレス
の一部を生成する書き込みスイープアドレス生成部と残
り全部を生成する書き込みレンジアドレス生成部と、ス
イープ遅延量を設定するスイープ遅延量設定部と、レン
ジ遅延量を設定するレンジ遅延量設定部と、前記スイー
プメモリ部の読み出しアドレスの一部を生成する前記書
き込みスイープアドレス生成部の出力である書き込みス
イープアドレスから前記スイープ遅延量設定部の出力で
あるスイープ遅延量を減算する読み出しスイープアドレ
ス生成部と、残り全部を生成する前記書き込みレンジア
ドレス生成部の出力である書き込みレンジアドレスから
前記レンジ遅延量設定部の出力であるレンジ遅延量を減
算する読み出しレンジアドレス生成部と、前記書き込み
アドレスとこの読み出しアドレスのいずれかを書き込み
／読み出しのタイミングに応じて所要のアドレスを出力
するアドレスマルチプレクサ部とを有するものである。

【０００５】

【作用】本発明によれば、書き込みスイープアドレス生
成部１と書き込みレンジアドレス生成部４でスイープメ
モリ部８の書き込みアドレスを生成し、読み出しスイー
プアドレス生成部３と読み出しレンジアドレス生成部６
でこの書き込みアドレスからスイープ遅延量設定部２と
レンジ遅延設定部５で設定された遅延量を減算して読み
出しスイープアドレスと読み出しレンジアドレスを求
め、スイープメモリ部８の読み出しアドレスとしたの
で、所要のスイープ、レンジ遅延量が得られる。

【０００６】

【実施例】図１は本発明の１実施例を示すスイープ、レ
ンジ遅延回路のブロック図であり、図２は本回路のスイ
ープ遅延の例を示すタイミング図である。図１におい
て、８はスイープメモリ部、１はスイープメモリ部８の
書き込みアドレスの一部である書き込みスイープアドレ
スを生成する書き込みスイープアドレス生成部、２はス
イープメモリ部８の読み出しアドレスのオフセットを指
定してスイープ遅延量を設定するスイープ遅延量設定
部、３は書き込みスイープアドレスからスイープ遅延量
設定部２のデータを減算してスイープメモリ部８の読み
出しアドレスの一部である読み出しスイープアドレスを
生成する読み出しスイープアドレス生成部である。

【０００７】４はスイープメモリ部８の書き込みアドレ
スの残り全部である書き込みレンジアドレスを生成する
書き込みレンジアドレス生成部、５はスイープメモリ部
８の読み出しアドレスのオフセットを指定してレンジ遅
延量を設定するレンジ遅延量設定部、６は書き込みレン
ジアドレスからレンジ遅延量設定部５のデータを減算し
てスイープメモリ部８の読み出しアドレスの残り全部で
ある読み出しレンジアドレスを生成する読み出しレンジ
アドレス生成部、７は書き込み／読み出し信号によって
書き込みアドレス／読み出しアドレスを選択（書き込み
／読み出し信号が論理「１」の場合に書き込みアドレス
を、論理「０」の場合読み出しアドレスを選択）するア
ドレスマルチプレクサ部、９は入力データをラッチする
入力データレジスタ部、１０はスイープメモリ８の読み
出しデータをラッチする出力データレジスタ部である。
図２において、Ｄ１は書き込みスイープアドレス、Ｄ２
は読み出しスイープアドレスである。

【０００８】次に、このようなスイープ、レンジ遅延回
路の動作について説明する。スイープメモリ部８への書
き込み／読み出しタイミングは従来と変わらないので本
発明を中心に説明する。スイープメモリ部８への書き込
みについて説明する。まず、図示しない外部から、レー
ダがスイープする度に、レーダトリガ信号が書き込みス
イープアドレス生成部１および書き込みレンジアドレス
生成部４に入力される。書き込みスイープアドレス生成
部１は、このレーダトリガ信号をカウントクロックとす
るリングカウンタを中心に構成され、レーダトリガ信号
が発生する度にカウントアップされ、カウント結果であ
る書き込みスイープアドレスは上位書き込みスイープア
ドレス用としてアドレスマルチプレクサ部７に、読み出
しスイープアドレス演算用として読み出しスイープアド
レス生成部３に出力される。

【０００９】書き込みレンジアドレス生成部４は、前記
レーダトリガ信号が発生する度にリセットされるフリー
ランのカウンタを中心に構成され、カウント結果である
書き込みレンジアドレスは下位書き込みスイープアドレ
ス用としてアドレスマルチプレクサ部７に、読み出しレ
ンジアドレス演算用として読み出しレンジアドレス生成
部６に出力される。このようにして得られた、書き込み
スイープアドレスと書き込みレンジアドレスは、前者を
上位、後者を下位として、スイープメモリ部８の書き込
みアドレスとして用いられる。書き込みタイミング時
は、図示しない外部からの書き込み／読み出し信号が論
理「１」となり、この書き込みアドレスが、アドレスマ
ルチプレクサ部７を介して、スイープメモリ部８のアド
レスとなり、入力データは入力データレジスタ９の出力
が有効になり、上位が書き込みスイープアドレス、下位
が書き込みレンジアドレスからなるアドレスのもとにス
イープメモリ部８に入力データが記憶される。この時、
出力データレジスタ１０のラッチ動作は動作しない。

【００１０】次に、スイープメモリ部８からの読み出し
について説明する。スイッチなどで構成するスイープ遅
延量設定部２とレンジ遅延量設定部５の遅延量は予め所
要の遅延量に設定しておく。スイープ遅延量設定部２の
設定値と前記書き込みスイープアドレスは読み出しスイ
ープアドレス生成部３に入力され、レンジ遅延量設定部
５の設定値と前記書き込みレンジアドレスは読み出しレ
ンジアドレス生成部６に入力される。読み出しスイープ
アドレス生成部３では、前記書き込みスイープアドレス
から設定スイープ遅延量が減算され、減算結果である読
み出しスイープアドレスは読み出し上位スイープアドレ
スとしてアドレスマルチプレクサ７に出力される。読み
出しレンジアドレス生成部６では、前記書き込みレンジ
アドレスから設定レンジ遅延量が減算され、減算結果で
ある読み出しレンジアドレスは読み出し下位スイープア
ドレスとしてアドレスマルチプレクサ７に出力される。
このようにして得られた、読み出しスイープアドレスと
読み出しレンジアドレスは、前者を上位、後者を下位と
して、スイープメモリ部８の読み出しアドレスとして用
いられる。

【００１１】読み出しタイミング時は、前記書き込み／
読み出し信号が論理「０」となり、この読み出しアドレ
スが、アドレスマルチプレクサ部７を介して、スイープ
メモリ部８のアドレスとなるので、上位が読み出しスイ
ープアドレス、下位が読み出しレンジアドレスからなる
アドレスをもとにスイープメモリ部８からデータが読み
出され、出力データレジスタ１０に順次ラッチされ出力
データとして外部に出力される。この時、データの衝突
を避けるために、入力データレジスタ９の出力はハイイ
ンピーダンスとなる。

【００１２】この様子を図２のスイープ遅延の例を用い
て説明する。図２では、スイープ遅延量設定部２で遅延
量を「３」に設定している。書き込みスイープアドレス
Ｄ１はレーダトリガ信号発生の度に図示のようにカウン
トアップするので、設定スイープ遅延量「３」を減算し
て得られる読み出しスイープアドレスＤ２は、図示のよ
うに常に、「３」だけ小さい値となり、３スイープ分遅
延させることができる。以上説明したように、スイープ
メモリの読み出しアドレスは書き込みアドレスと比較し
て遅延量設定部で設定した遅延量分だけ小さい値となる
ので、所要のスイープ、レンジ遅延量が得られる。従っ
て、図３、図４の例と比べると遅延量に応じた数分のス
イープメモリ用メモリＬＳＩを必要としないので、部品
点数も少なく簡単な構成でスイープ、レンジ遅延回路を
実現できる。

【００１３】

【発明の効果】本発明によれば、書き込みスイープアド
レス生成部１と書き込みレンジアドレス生成部４でスイ
ープメモリ部８の書き込みアドレスを生成し、読み出し
スイープアドレス生成部３と読み出しレンジアドレス生
成部６でこの書き込みアドレスからスイープ遅延量設定
部２とレンジ遅延設定部５で設定された遅延量を減算し
て読み出しスイープアドレスと読み出しレンジアドレス
を求め、スイープメモリ部８の読み出しアドレスとした
ので、所要のスイープ、レンジ遅延量が得られるので、
小規模な構成でスイープ、レンジ遅延を実現でき、コス
ト低減を図ることができる。また、小規模なため、部品
点数が少なくなり、信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の１実施例を示すスイープ、レンジ遅延
回路のブロック図である。

【図２】図１のスイープ、レンジ遅延回路の動作を説明
するためのタイミング図である。

【図３】従来の１つのスイープ、レンジ遅延回路のブロ
ック図である。

【図４】従来のもう１つのスイープ、レンジ遅延回路の
ブロック図である。

【符号の説明】

１ 書き込みスイープアドレス生成部 ２ スイープ遅延量設定部 ３ 読み出しスイープアドレス生成部 ４ 書き込みレンジアドレス生成部 ５ レンジ遅延量設定部 ６ 読み出しレンジアドレス生成部 ７ アドレスマルチプレクサ部 ８ スイープメモリ部 ９ 入力データレジスタ部 １０ 出力データレジスタ部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 レーダからのスイープデータおよびレン
   ジデータを記憶するスイープメモリ部と、 このスイープメモリ部の書き込みアドレスの一部を生成
   する書き込みスイープアドレス生成部と残り全部を生成
   する書き込みレンジアドレス生成部と、 スイープ遅延量を設定するスイープ遅延量設定部と、 レンジ遅延量を設定するレンジ遅延量設定部と、 前記スイープメモリ部の読み出しアドレスの一部を生成
   する前記書き込みスイープアドレス生成部の出力である
   書き込みスイープアドレスから前記スイープ遅延量設定
   部の出力であるスイープ遅延量を減算する読み出しスイ
   ープアドレス生成部と、残り全部を生成する前記書き込
   みレンジアドレス生成部の出力である書き込みレンジア
   ドレスから前記レンジ遅延量設定部の出力であるレンジ
   遅延量を減算する読み出しレンジアドレス生成部と、 前記書き込みアドレスとこの読み出しアドレスのいずれ
   かを書き込み／読み出しのタイミングに応じて所要のア
   ドレスを出力するアドレスマルチプレクサ部とを有する
   ことを特徴とするスイープ、レンジ遅延回路。