JPH08237114A - クロック保障回路 - Google Patents
クロック保障回路Info
- Publication number
- JPH08237114A JPH08237114A JP7062034A JP6203495A JPH08237114A JP H08237114 A JPH08237114 A JP H08237114A JP 7062034 A JP7062034 A JP 7062034A JP 6203495 A JP6203495 A JP 6203495A JP H08237114 A JPH08237114 A JP H08237114A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- vco
- frequency
- output
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】入力クロックに異常があった際にも安定したシ
ステムクロックを供給する回路を提供する。 【構成】入力クロックにおけるクロックの乱れを判別す
るレベル判別器２と、入力クロックをＮ分周する分周器
５ｂと、内部クロック１１を生成するＶＣＯ１と、ＶＣ
Ｏ１の出力をＮ分周す分周器５ａと、二つの分周器５
ａ、５ｂの出力の位相差を検出するＰＬＬ回路４と、Ｐ
ＬＬ回路の出力１５と、ＶＣＯ１が安定する電圧レベル
Ｍのいずれかをレベル判別器２からの判別信号１２に基
づき選択する選択器３ｂと、を備え、ＶＣＯ１は選択器
３ｂからの出力１６で制御されて内部クロック１１を発
生し、ＶＣＯ１から出力される内部クロックと入力クロ
ックのいずれかをレベル判別器２からの判別信号１２に
基づき選択する選択器３ａを備える。
ステムクロックを供給する回路を提供する。 【構成】入力クロックにおけるクロックの乱れを判別す
るレベル判別器２と、入力クロックをＮ分周する分周器
５ｂと、内部クロック１１を生成するＶＣＯ１と、ＶＣ
Ｏ１の出力をＮ分周す分周器５ａと、二つの分周器５
ａ、５ｂの出力の位相差を検出するＰＬＬ回路４と、Ｐ
ＬＬ回路の出力１５と、ＶＣＯ１が安定する電圧レベル
Ｍのいずれかをレベル判別器２からの判別信号１２に基
づき選択する選択器３ｂと、を備え、ＶＣＯ１は選択器
３ｂからの出力１６で制御されて内部クロック１１を発
生し、ＶＣＯ１から出力される内部クロックと入力クロ
ックのいずれかをレベル判別器２からの判別信号１２に
基づき選択する選択器３ａを備える。
Description
【０００１】
【産業上の利用分野】本発明はクロック保障回路に関
し、特に長時間連続運転装置やクロックを受信して動作
するシステムのクロック保障回路に関する。
し、特に長時間連続運転装置やクロックを受信して動作
するシステムのクロック保障回路に関する。
【０００２】
【従来の技術】この種の従来のクロック保障回路は、図
４に示すように、発振器１、レベル判別器２、選択器３
から構成されている。発振器１は、入力クロックと同じ
周波数で内部クロックを生成する発振器であり、生成さ
れた内部クロックは選択器３の一の入力端に入力されて
いる。入力クロックはレベル判別器２と選択器３の他の
入力端とに入力される。
４に示すように、発振器１、レベル判別器２、選択器３
から構成されている。発振器１は、入力クロックと同じ
周波数で内部クロックを生成する発振器であり、生成さ
れた内部クロックは選択器３の一の入力端に入力されて
いる。入力クロックはレベル判別器２と選択器３の他の
入力端とに入力される。
【０００３】レベル判別器２は、入力クロックのレベル
を調べてクロックが歪んだり、ノイズがのっていないか
を判別し、判別結果を選択器３に切替え信号として供給
する。選択器３は、発振器１からの内部クロックと入力
クロックのいずれか一をレベル判別器２からの切替え信
号に従って選択し、出力クロックとしてシステム（不図
示）に供給する。
を調べてクロックが歪んだり、ノイズがのっていないか
を判別し、判別結果を選択器３に切替え信号として供給
する。選択器３は、発振器１からの内部クロックと入力
クロックのいずれか一をレベル判別器２からの切替え信
号に従って選択し、出力クロックとしてシステム（不図
示）に供給する。
【０００４】図５に、図４に示した従来例の波形図を示
す。
す。
【０００５】図５を参照して、入力クロックが正常な場
合にはレベル判別器２の出力が高レベルとされ、入力ク
ロックが異常な場合にはレベル判別器２の出力は低レベ
ルとされている。
合にはレベル判別器２の出力が高レベルとされ、入力ク
ロックが異常な場合にはレベル判別器２の出力は低レベ
ルとされている。
【０００６】発振器１の出力である内部クロックは入力
クロックの周波数と同一周波数であるが、位相は図４の
構成において、内部クロックの入力クロックに対して保
障されていないため一般にずれている。
クロックの周波数と同一周波数であるが、位相は図４の
構成において、内部クロックの入力クロックに対して保
障されていないため一般にずれている。
【０００７】選択器３は、レベル判別器２からの信号が
高レベルの時に入力クロック、低レベルの時に発振器の
出力に切替えて出力クロックとしている。
高レベルの時に入力クロック、低レベルの時に発振器の
出力に切替えて出力クロックとしている。
【０００８】
【発明が解決しようとする課題】前記従来例によれば、
レベル判別器２からの信号に基づき入力クロックと内部
クロックとを単に切替えていたため、位相に対する考慮
がなされておらず、生成されたクロックは周期が乱れ、
クロックタイミングがずれてしまい、このため出力クロ
ックで駆動されるシステムに誤動作が発生する場合があ
るという問題を有している。
レベル判別器２からの信号に基づき入力クロックと内部
クロックとを単に切替えていたため、位相に対する考慮
がなされておらず、生成されたクロックは周期が乱れ、
クロックタイミングがずれてしまい、このため出力クロ
ックで駆動されるシステムに誤動作が発生する場合があ
るという問題を有している。
【０００９】従って、本発明の目的は上記問題点を解消
し、入力クロックに異常があった際にも安定したシステ
ムクロックを供給する回路を提供することにある。
し、入力クロックに異常があった際にも安定したシステ
ムクロックを供給する回路を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、入力クロックにおけるクロックの乱れを
判別するレベル判別器と、前記入力クロックをＮ分周
（Ｎは所定の整数）する第１の分周器と、内部クロック
を生成する電圧制御型発振器（「ＶＣＯ」という）と、
前記ＶＣＯの出力をＮ分周する第２の分周器と、前記第
１及び第２の分周器の出力の位相差を検出するＰＬＬ回
路と、前記ＰＬＬ回路の出力と前記ＶＣＯが安定する電
圧レベルのいずれか一を前記レベル判別器からの判別信
号に基づき選択する第１の選択器と、を備え、前記ＶＣ
Ｏは前記第１の選択器からの出力で制御されて前記内部
クロックを発生し、更に、前記ＶＣＯから出力される前
記内部クロックと前記入力クロックのいずれか一を前記
レベル判別器からの前記判別信号に基づき選択する第２
の選択器を備えたことを特徴とするクロック保障回路を
提供する。
め、本発明は、入力クロックにおけるクロックの乱れを
判別するレベル判別器と、前記入力クロックをＮ分周
（Ｎは所定の整数）する第１の分周器と、内部クロック
を生成する電圧制御型発振器（「ＶＣＯ」という）と、
前記ＶＣＯの出力をＮ分周する第２の分周器と、前記第
１及び第２の分周器の出力の位相差を検出するＰＬＬ回
路と、前記ＰＬＬ回路の出力と前記ＶＣＯが安定する電
圧レベルのいずれか一を前記レベル判別器からの判別信
号に基づき選択する第１の選択器と、を備え、前記ＶＣ
Ｏは前記第１の選択器からの出力で制御されて前記内部
クロックを発生し、更に、前記ＶＣＯから出力される前
記内部クロックと前記入力クロックのいずれか一を前記
レベル判別器からの前記判別信号に基づき選択する第２
の選択器を備えたことを特徴とするクロック保障回路を
提供する。
【００１１】また、本発明は、前記ＶＣＯの発振周波数
を選択的に指定する周波数指定手段を備え、前記ＶＣＯ
が前記周波数指定手段にて設定された周波数で発振する
可変型に構成してもよい。
を選択的に指定する周波数指定手段を備え、前記ＶＣＯ
が前記周波数指定手段にて設定された周波数で発振する
可変型に構成してもよい。
【００１２】さらに、本発明においては、入力クロック
におけるクロックの乱れを判別するレベル判別器と、内
部クロックを生成する電圧制御型発振器（「ＶＣＯ」と
いう）と、前記入力クロックと前記内部クロックの位相
差を検出するＰＬＬ回路と、前記ＰＬＬ回路の出力と前
記ＶＣＯが安定する電圧レベルのいずれか一を前記レベ
ル判別器からの判別信号に基づき選択する第１の選択器
と、を備え、前記ＶＣＯは前記第１の選択器からの出力
で制御されて前記内部クロックを発生し、更に、前記Ｖ
ＣＯから出力される前記内部クロックと前記入力クロッ
クのいずれか一を前記レベル判別器からの判別信号に基
づき選択する第２の選択器を備えた回路構成としてもよ
い。
におけるクロックの乱れを判別するレベル判別器と、内
部クロックを生成する電圧制御型発振器（「ＶＣＯ」と
いう）と、前記入力クロックと前記内部クロックの位相
差を検出するＰＬＬ回路と、前記ＰＬＬ回路の出力と前
記ＶＣＯが安定する電圧レベルのいずれか一を前記レベ
ル判別器からの判別信号に基づき選択する第１の選択器
と、を備え、前記ＶＣＯは前記第１の選択器からの出力
で制御されて前記内部クロックを発生し、更に、前記Ｖ
ＣＯから出力される前記内部クロックと前記入力クロッ
クのいずれか一を前記レベル判別器からの判別信号に基
づき選択する第２の選択器を備えた回路構成としてもよ
い。
【００１３】
【作用】本発明によれば、入力クロックと内部クロック
の位相が常に一致することから、入力クロックが異常に
なった時に内部クロックに切替えを行っても、出力され
るシステムクロックは周期が乱れること無く安定してお
り、このためクロック切替えに起因したシステムの誤動
作を回避することができる。また、本発明によれば、Ｖ
ＣＯの基本発振周波数が可変されるため、任意の入力ク
ロック周波数に対しても安定動作が可能なクロック保障
回路を提供することができる。
の位相が常に一致することから、入力クロックが異常に
なった時に内部クロックに切替えを行っても、出力され
るシステムクロックは周期が乱れること無く安定してお
り、このためクロック切替えに起因したシステムの誤動
作を回避することができる。また、本発明によれば、Ｖ
ＣＯの基本発振周波数が可変されるため、任意の入力ク
ロック周波数に対しても安定動作が可能なクロック保障
回路を提供することができる。
【００１４】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００１５】
【実施例１】図１は本発明の第１の実施例の構成を示す
ブロック図である。図１を参照して、本実施例は、電圧
制御型発振回路（Voltage Controlled Oscillator、
「ＶＣＯ」という）１、レベル判別器２、選択器３ａ、
３ｂ、ＰＬＬ（Phase Locked Loop）回路４、分周器５
ａ、５ｂから構成されている。
ブロック図である。図１を参照して、本実施例は、電圧
制御型発振回路（Voltage Controlled Oscillator、
「ＶＣＯ」という）１、レベル判別器２、選択器３ａ、
３ｂ、ＰＬＬ（Phase Locked Loop）回路４、分周器５
ａ、５ｂから構成されている。
【００１６】入力クロックは、レベル判別器２、選択器
３ａの一の入力端、及び分周器５ｂにそれぞれ入力され
る。
３ａの一の入力端、及び分周器５ｂにそれぞれ入力され
る。
【００１７】レベル判別器２は、入力クロックのレベル
を調べてクロックが歪んだり、ノイズがのっていないか
を判別するもので、例えば入力クロックのレベルと予め
定めたスレッショルド（しきい値）レベルとを比較判別
し、正常ならば出力を１クロック期間分高レベルを保持
し、異常なら出力を低レベルに設定する（図２の波形図
を参照）。そして、レベル判別器２は、その判別結果を
選択信号１２として選択器３ａ、３ｂに供給する。
を調べてクロックが歪んだり、ノイズがのっていないか
を判別するもので、例えば入力クロックのレベルと予め
定めたスレッショルド（しきい値）レベルとを比較判別
し、正常ならば出力を１クロック期間分高レベルを保持
し、異常なら出力を低レベルに設定する（図２の波形図
を参照）。そして、レベル判別器２は、その判別結果を
選択信号１２として選択器３ａ、３ｂに供給する。
【００１８】分周器５ｂは、入力クロックをＮ分周する
もので、高速クロックが入力された際にＰＬＬ回路４に
おける位相調整を容易にするものである。
もので、高速クロックが入力された際にＰＬＬ回路４に
おける位相調整を容易にするものである。
【００１９】例えば、入力クロックの周波数を３０ＭＨ
ｚとした場合、Ｎ分周の一例として１／５とし、実質的
に６ＭＨｚでＰＬＬ回路４を動作させるようにすること
により、本実施例は市販の製品で実現することが充分可
能である。
ｚとした場合、Ｎ分周の一例として１／５とし、実質的
に６ＭＨｚでＰＬＬ回路４を動作させるようにすること
により、本実施例は市販の製品で実現することが充分可
能である。
【００２０】このように分周器５ｂで所定周波数に分周
された信号１４はＰＬＬ回路４に入力される。
された信号１４はＰＬＬ回路４に入力される。
【００２１】ＶＣＯ１は選択器３ｂの出力を入力とし、
選択電圧制御により発振周波数が微調され、その基本発
振周波数を入力クロックの周波数と同一に設定してお
く。ＶＣＯ１により生成されたクロックは内部クロック
１１として選択器３ａの他の入力端に入力されると共
に、分周器５ａに入力される。ＶＣＯ１はＶＣＯ制御信
号１６（選択器３ｂの出力）によって制御され、基本発
振周波数を中心として可変される。
選択電圧制御により発振周波数が微調され、その基本発
振周波数を入力クロックの周波数と同一に設定してお
く。ＶＣＯ１により生成されたクロックは内部クロック
１１として選択器３ａの他の入力端に入力されると共
に、分周器５ａに入力される。ＶＣＯ１はＶＣＯ制御信
号１６（選択器３ｂの出力）によって制御され、基本発
振周波数を中心として可変される。
【００２２】分周器５ａは、前述した分周器５ｂと同じ
機能を有しており、ＶＣＯ１からの内部クロック１１を
Ｎ分周し、分周された出力信号１３をＰＬＬ回路４へ供
給する。
機能を有しており、ＶＣＯ１からの内部クロック１１を
Ｎ分周し、分周された出力信号１３をＰＬＬ回路４へ供
給する。
【００２３】ＰＬＬ回路４は、分周器５ａからの信号１
３と分周器５ｂからの信号１４の位相差を検出し、分周
器５ｂからの信号１４に比べて分周器５ａからの信号１
３の位相が遅れていれば、ＶＣＯ１の周波数を増加させ
る電圧レベルを発生する。また、分周器５ｂからの信号
１４に比べて分周器５ａからの信号１３の位相が進んで
いれば、ＶＣＯ１の周波数を減少させる電圧レベルを発
生する。
３と分周器５ｂからの信号１４の位相差を検出し、分周
器５ｂからの信号１４に比べて分周器５ａからの信号１
３の位相が遅れていれば、ＶＣＯ１の周波数を増加させ
る電圧レベルを発生する。また、分周器５ｂからの信号
１４に比べて分周器５ａからの信号１３の位相が進んで
いれば、ＶＣＯ１の周波数を減少させる電圧レベルを発
生する。
【００２４】すなわち、ＰＬＬ回路４は、分周器５ａか
らの信号１３と分周器５ｂからの信号１４に位相差があ
る時には、内部クロック１１を入力クロックに追従させ
る電圧レベルを供給する。逆に、分周器５ａからの信号
１３と分周器５ｂからの信号１４の位相が一致していれ
ばそのまま安定する電圧レベルを維持する。このように
して、ＰＬＬ回路４から出力された電圧レベル１５は選
択器３ｂの一の入力端に入力される。
らの信号１３と分周器５ｂからの信号１４に位相差があ
る時には、内部クロック１１を入力クロックに追従させ
る電圧レベルを供給する。逆に、分周器５ａからの信号
１３と分周器５ｂからの信号１４の位相が一致していれ
ばそのまま安定する電圧レベルを維持する。このように
して、ＰＬＬ回路４から出力された電圧レベル１５は選
択器３ｂの一の入力端に入力される。
【００２５】図２の波形図では、安定状態から始まって
おり、ＰＬＬ回路４の出力１５（「ＰＬＬ出力」とい
う）は、正常なクロックの時には安定する電圧を発生
し、異常なクロックの時には位相がずれるために追従さ
せる電圧を発生している。
おり、ＰＬＬ回路４の出力１５（「ＰＬＬ出力」とい
う）は、正常なクロックの時には安定する電圧を発生
し、異常なクロックの時には位相がずれるために追従さ
せる電圧を発生している。
【００２６】選択器３ｂは、一の入力端をＰＬＬ回路４
からの電圧レベル１５に接続し、他の入力端をＶＣＯ１
が安定する所定の電圧レベルＭに接続し、レベル判別器
２からの選択信号１２に従っていずれか一を選択してＶ
ＣＯ制御信号１６としてＶＣＯ１に出力する。
からの電圧レベル１５に接続し、他の入力端をＶＣＯ１
が安定する所定の電圧レベルＭに接続し、レベル判別器
２からの選択信号１２に従っていずれか一を選択してＶ
ＣＯ制御信号１６としてＶＣＯ１に出力する。
【００２７】本実施例において、電圧レベルＭを一の入
力とする選択器３ｂが設けられているのは、単にＰＬＬ
回路４からの出力１５をＶＣＯ１に供給するだけの構成
とすると、クロックが異常な時にＶＣＯ１の出力である
内部クロック１１が変化してしまうという事態を回避す
るためである。すなわち、ＰＬＬ回路４からの信号１５
が追従状態になった際に、レベル判別器２からの選択信
号１２でＶＣＯ１が安定する電圧レベルＭを出力するこ
とにより内部クロック１１の安定性を保っている。図２
にその時の波形図を示す。すなわち、図２を参照して、
入力クロックにノイズ等が混入した状態（レベル判定出
力が低レベル）でＰＬＬ回路４が追従状態にある場合、
選択器３ｂは電圧レベルＭをＶＣＯ１に供給している。
力とする選択器３ｂが設けられているのは、単にＰＬＬ
回路４からの出力１５をＶＣＯ１に供給するだけの構成
とすると、クロックが異常な時にＶＣＯ１の出力である
内部クロック１１が変化してしまうという事態を回避す
るためである。すなわち、ＰＬＬ回路４からの信号１５
が追従状態になった際に、レベル判別器２からの選択信
号１２でＶＣＯ１が安定する電圧レベルＭを出力するこ
とにより内部クロック１１の安定性を保っている。図２
にその時の波形図を示す。すなわち、図２を参照して、
入力クロックにノイズ等が混入した状態（レベル判定出
力が低レベル）でＰＬＬ回路４が追従状態にある場合、
選択器３ｂは電圧レベルＭをＶＣＯ１に供給している。
【００２８】選択器３ａは、入力クロックと内部クロッ
ク１１のいずれか一をレベル判別器２からの選択信号１
２に従って選択出力し、安定した出力クロックとして、
システム（不図示）に供給する。図２の波形図を参照し
て、クロックを入力クロックから内部クロックに切替え
ても位相が一致しているため、周期が乱れていないこと
が分かる。
ク１１のいずれか一をレベル判別器２からの選択信号１
２に従って選択出力し、安定した出力クロックとして、
システム（不図示）に供給する。図２の波形図を参照し
て、クロックを入力クロックから内部クロックに切替え
ても位相が一致しているため、周期が乱れていないこと
が分かる。
【００２９】
【実施例２】次に本発明の第２の実施例について図面を
参照して説明する。図３は本発明の第２の実施例の構成
を示すブロック図である。図３において、前記第１の実
施例を説明するために参照した図１と同一の機能を有す
る要素には同一の参照符号が付されている。
参照して説明する。図３は本発明の第２の実施例の構成
を示すブロック図である。図３において、前記第１の実
施例を説明するために参照した図１と同一の機能を有す
る要素には同一の参照符号が付されている。
【００３０】図３を参照して、本実施例は、ＶＣＯ１、
レベル判別器２、選択器３ａ、３ｂ、ＰＬＬ回路４、分
周器５ａ、５ｂ、周波数指定回路６から構成されてい
る。
レベル判別器２、選択器３ａ、３ｂ、ＰＬＬ回路４、分
周器５ａ、５ｂ、周波数指定回路６から構成されてい
る。
【００３１】本実施例は、周波数指定回路６とＶＣＯ１
以外の構成は、前記第１の実施例と同様な動作を行うた
めその説明を省略し、以下では周波数指定回路６及びＶ
ＣＯ１についてのみ説明を行う。
以外の構成は、前記第１の実施例と同様な動作を行うた
めその説明を省略し、以下では周波数指定回路６及びＶ
ＣＯ１についてのみ説明を行う。
【００３２】周波数指定回路６は、ＶＣＯ１の発振周波
数を指定するものであり、基本的に抵抗とコンデンサと
の組合わせにより任意に発振周波数を指定できる。
数を指定するものであり、基本的に抵抗とコンデンサと
の組合わせにより任意に発振周波数を指定できる。
【００３３】ＶＣＯ１は、周波数指定回路６によって設
定された値に従って発振する可変型のＶＣＯとして構成
される。すなわち、本実施例によれば任意の周波数の入
力クロックについてクロック保障が可能となる。
定された値に従って発振する可変型のＶＣＯとして構成
される。すなわち、本実施例によれば任意の周波数の入
力クロックについてクロック保障が可能となる。
【００３４】なお、前記第１、第２の実施例では、分周
器５ａ、５ｂを備えているが、周波数が低速なときには
これらの分周器を省くことができることは周知である。
器５ａ、５ｂを備えているが、周波数が低速なときには
これらの分周器を省くことができることは周知である。
【００３５】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されるものでなく、
本発明の原理に準ずる各種態様を含むことは勿論であ
る。
たが、本発明は上記態様にのみ限定されるものでなく、
本発明の原理に準ずる各種態様を含むことは勿論であ
る。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
入力クロックと内部クロックの位相が常に一致するよう
に構成されているため、入力クロックが異常になった時
に内部クロックに切替えを行っても、出力されるシステ
ムクロックは周期が乱れること無く安定しており、この
ためクロック切替えに起因したシステムの誤動作を回避
することができる。
入力クロックと内部クロックの位相が常に一致するよう
に構成されているため、入力クロックが異常になった時
に内部クロックに切替えを行っても、出力されるシステ
ムクロックは周期が乱れること無く安定しており、この
ためクロック切替えに起因したシステムの誤動作を回避
することができる。
【００３７】また、本発明によれば、任意の周波数に対
しても安定動作が可能なクロック保障回路を提供するこ
とができる。
しても安定動作が可能なクロック保障回路を提供するこ
とができる。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を説明する波形図であ
る。
る。
【図３】本発明の第二の実施例の構成を示すブロック図
である。
である。
【図４】従来例の構成を示すブロック図である。
【図５】従来例の動作を説明する波形図である。
１ ＶＣＯ、発振器 ２ レベル判別器 ３ａ、３ｂ 第１、第２の選択器 ４ ＰＬＬ回路 ５ａ、５ｂ 第１、第２の分周器 ６ 周波数指定回路
Claims (3)
- 【請求項１】入力クロックにおけるクロックの乱れを判
別するレベル判別器と、 前記入力クロックをＮ分周（Ｎは所定の整数）する第１
の分周器と、 内部クロックを生成する電圧制御型発振器（「ＶＣＯ」
という）と、 前記ＶＣＯの出力をＮ分周する第２の分周器と、 前記第１及び第２の分周器の出力の位相差を検出するＰ
ＬＬ回路と、 前記ＰＬＬ回路の出力と前記ＶＣＯが安定する電圧レベ
ルのいずれか一を前記レベル判別器からの判別信号に基
づき選択する第１の選択器と、を備え、 前記ＶＣＯは前記第１の選択器からの出力で制御されて
前記内部クロックを発生し、更に、 前記ＶＣＯから出力される前記内部クロックと前記入力
クロックのいずれか一を前記レベル判別器からの前記判
別信号に基づき選択する第２の選択器を備えたことを特
徴とするクロック保障回路。 - 【請求項２】前記ＶＣＯの発振周波数を選択的に指定す
る周波数指定手段を備え、 前記ＶＣＯが前記周波数指定手段にて設定された周波数
で発振する可変型に構成されたことを特徴とする請求項
１記載のクロック保障回路。 - 【請求項３】入力クロックにおけるクロックの乱れを判
別するレベル判別器と、 内部クロックを生成する電圧制御型発振器（「ＶＣＯ」
という）と、 前記入力クロックと前記内部クロックの位相差を検出す
るＰＬＬ回路と、 前記ＰＬＬ回路の出力と前記ＶＣＯが安定する電圧レベ
ルのいずれか一を前記レベル判別器からの判別信号に基
づき選択する第１の選択器と、を備え、 前記ＶＣＯは前記第１の選択器からの出力で制御されて
前記内部クロックを発生し、更に、 前記ＶＣＯから出力される前記内部クロックと前記入力
クロックのいずれか一を前記レベル判別器からの判別信
号に基づき選択する第２の選択器を備えたことを特徴と
するクロック保障回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062034A JPH08237114A (ja) | 1995-02-24 | 1995-02-24 | クロック保障回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062034A JPH08237114A (ja) | 1995-02-24 | 1995-02-24 | クロック保障回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08237114A true JPH08237114A (ja) | 1996-09-13 |
Family
ID=13188487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7062034A Pending JPH08237114A (ja) | 1995-02-24 | 1995-02-24 | クロック保障回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08237114A (ja) |
-
1995
- 1995-02-24 JP JP7062034A patent/JPH08237114A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005934B1 (ko) | 위상차 검출회로 | |
| US5955928A (en) | Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point | |
| KR100258278B1 (ko) | 위상 동기 루프 시스템 및 위상 동기 클록 신호의 주파수 전환방법 | |
| EP0682413B1 (en) | PLL frequency synthesizer | |
| JPH04507333A (ja) | 位相検波器 | |
| US6060953A (en) | PLL response time accelerating system using a frequency detector counter | |
| US5164684A (en) | Phased-locked oscillation circuit system with measure against shut-off of input clock | |
| US5589801A (en) | Phase comparator circuit and phase synchronization circuit | |
| JPH08237114A (ja) | クロック保障回路 | |
| KR100255530B1 (ko) | 동기 상태 검출 기능을 가지는 위상 동기 루프 회로 | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JPH0786930A (ja) | 位相同期回路 | |
| JP3077151B2 (ja) | 周波数合成方式と周波数合成器 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH06284005A (ja) | 位相同期発振回路 | |
| JP2002217721A (ja) | Ｐｌｌ制御方法及びｐｌｌ回路 | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JPH04365223A (ja) | 位相同期ループ回路 | |
| JP2921260B2 (ja) | 周波数シンセサイザ | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| JPH09153797A (ja) | Ｐｌｌ回路 | |
| JPH11136124A (ja) | Ｐｌｌ回路 | |
| JPH09238073A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |