JPH08237082A - ラッチ回路 - Google Patents

Abstract

(57)【要約】 【目的】 回路規模を大きくすることなくレベルシフト
機能を持たせる。 【構成】 Ｐchトランジスタ１，２のソースをそれぞれ
Ｖ_DDB 電源に接続し、同ドレインおよびゲートをたすき
掛けに接続し、Ｐchトランジスタ１のドレインとグラウ
ンドとの間にＮchトランジスタ３，７を直列回路とＮch
トランジスタ４，８の直列回路とを接続し、Ｐchトラン
ジスタ２のドレインとグラウンドとの間にＮchトランジ
スタ５，９の直列回路とＮchトランジスタ６，１０の直
列回路とを接続し、Ｎchトランジスタ３，６のゲートに
制御入力Ｇを加え、Ｎchトランジスタ４，５のゲートに
制御入力ＮＧを加え、Ｎchトランジスタ７のゲートにデ
ータ入力Ｄを加え、Ｎchトランジスタ１０のゲートに反
転データ入力ＮＤを加え、Ｎchトランジスタ８のゲート
にＰchトランジスタ２のドレインの出力を加え、Ｎchト
ランジスタ９のゲートにＰchトランジスタ１のドレイン
の出力を加える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばＴＦＴマトリ
クスカラー液晶パネルを駆動する液晶ドライバＩＣの入
力部にＴＦＴマトリクスカラー液晶パネルの列配列に対
応して多数個設けられ、パソコン等から供給されるカラ
ー画像信号等のデジタル信号を保持するラッチ回路に関
するものである。

【０００２】

【従来の技術】図５に液晶パネルを駆動する液晶ドライ
バＩＣの入力部に設けられるラッチ回路とラッチ回路の
出力側に設けられるレベルシフタの回路図を示してい
る。なお、レベルシフタは液晶ドライバに入力されるデ
ジタル信号の電圧レベル（例えば３Ｖ）を、液晶パネル
を駆動するアナログ回路の電圧レベル（５Ｖ）に変換す
るために設けられている。

【０００３】ラッチ回路１１は、図５に示すように、電
圧Ｖ_DDA （例えば、３Ｖ）の電源にＰチャネルＭＯＳ型
電界効果トランジスタ（以下、ＰチャネルＭＯＳトラン
ジスタと略す）２１のソースを接続し、ＰチャネルＭＯ
Ｓトランジスタ２１のドレインにＰチャネルＭＯＳトラ
ンジスタ２２のソースを接続し、ＰチャネルＭＯＳトラ
ンジスタ２２のドレインおよびゲートにＮチャネルＭＯ
Ｓ型電界効果トランジスタ（以下、ＮチャネルＭＯＳト
ランジスタと略す）２３のドレインおよびゲートをそれ
ぞれ接続し、ＮチャネルＭＯＳトランジスタ２３のソー
スにＮチャネルＭＯＳトランジスタ２４のドレインを接
続し、ＮチャネルＭＯＳトランジスタ２４のソースを接
地している。

【０００４】また、電圧Ｖ_DDA の電源にＰチャネルＭＯ
Ｓトランジスタ２５のソースを接続し、ＰチャネルＭＯ
Ｓトランジスタ２５のドレインおよびゲートにＮチャネ
ルＭＯＳトランジスタ２６のドレインおよびゲートをそ
れぞれ接続し、ＮチャネルＭＯＳトランジスタ２６のソ
ースを接地し、ＰチャネルＭＯＳトランジスタ２２およ
びＮチャネルＭＯＳトランジスタ２３の共通接続したド
レインにＰチャネルＭＯＳトランジスタ２５およびＮチ
ャネルＭＯＳトランジスタ２６の共通接続したゲートを
接続している。

【０００５】また、電圧Ｖ_DDA の電源にＰチャネルＭＯ
Ｓトランジスタ２７のソースを接続し、ＰチャネルＭＯ
Ｓトランジスタ２７のドレインおよびゲートにＮチャネ
ルＭＯＳトランジスタ２８のドレインおよびゲートをそ
れぞれ接続し、ＮチャネルＭＯＳトランジスタ２８のソ
ースを接地し、ＰチャネルＭＯＳトランジスタ２５およ
びＮチャネルＭＯＳトランジスタ２６の共通接続したド
レインにＰチャネルＭＯＳトランジスタ２７およびＮチ
ャネルＭＯＳトランジスタ２８の共通接続したゲートを
接続している。

【０００６】また、ＰチャネルＭＯＳトランジスタ２７
およびＮチャネルＭＯＳトランジスタ２８の共通接続し
たドレインにＰチャネルＭＯＳトランジスタ２９のソー
スおよびＮチャネルＭＯＳトランジスタ３０のソースを
共通に接続し、ＰチャネルＭＯＳトランジスタ２５およ
びＮチャネルＭＯＳトランジスタ２６の共通接続したゲ
ートにＰチャネルＭＯＳトランジスタ２９のドレインお
よびＮチャネルＭＯＳトランジスタ３０のドレインを共
通に接続している。

【０００７】そして、ＰチャネルＭＯＳトランジスタ２
２およびＮチャネルＭＯＳトランジスタ２３の共通接続
したゲートをデータ入力信号Ｄの入力端子とし、Ｎチャ
ネルＭＯＳトランジスタ２４のゲートおよびＰチャネル
ＭＯＳトランジスタ２９のゲートを制御入力信号Ｇの入
力端子とし、ＰチャネルＭＯＳトランジスタ２１のゲー
トおよびＮチャネルＭＯＳトランジスタ３０のゲートを
反転制御入力信号ＮＧ（ＮＧはＧの反転信号を意味す
る）の入力端子としている。

【０００８】つぎに、レベルシフタ１２は、図５に示す
ように、電圧Ｖ_DDB （例えば、５Ｖ）の電源にＰチャネ
ルＭＯＳトランジスタ３１のソースおよびＰチャネルＭ
ＯＳトランジスタ３２のソースをそれぞれ接続し、Ｐチ
ャネルＭＯＳトランジスタ３１のドレインをＰチャネル
ＭＯＳトランジスタ３２のゲートに接続するとともに、
ＰチャネルＭＯＳトランジスタ３２のドレインをＰチャ
ネルＭＯＳトランジスタ３１のゲートに接続している。

【０００９】また、ＮチャネルＭＯＳトランジスタ３３
のドレインをＰチャネルＭＯＳトランジスタ３１のドレ
インに接続し、ＮチャネルＭＯＳトランジスタ３３のソ
ースを接地し、ＮチャネルＭＯＳトランジスタ３４のド
レインをＰチャネルＭＯＳトランジスタ３２のドレイン
に接続し、ＮチャネルＭＯＳトランジスタ３４のそれぞ
れを接地している。

【００１０】そして、ＮチャネルＭＯＳトランジスタ３
３のゲートをラッチ回路１１のＰチャネルＭＯＳトラン
ジスタ２５およびＮチャネルＭＯＳトランジスタ２６の
共通接続したドレインに接続し、ＮチャネルＭＯＳトラ
ンジスタ３４のゲートをラッチ回路１１のＰチャネルＭ
ＯＳトランジスタ２７およびＮチャネルＭＯＳトランジ
スタ２８の共通接続したドレインに接続している。ま
た、ＰチャネルＭＯＳトランジスタ３２のドレインをレ
ベルシフトされたデータ出力信号Ｑの出力端子としてい
る。なお、ＰチャネルＭＯＳトランジスタ３１のドレイ
ンからはレベルシフトされた反転データ出力信号を取り
出すことができる。

【００１１】以上のように構成されたラッチ回路および
レベルシフタの動作を図６を参照しながら説明する。ラ
ッチ回路１１は、制御入力信号Ｇが“Ｈ（＝Ｖ_DDA ）”
のとき、つまり反転制御入力信号ＮＧが“Ｌ（＝０）”
のとき）に、データ入力信号Ｄを取り込むデータ取り込
み動作を行い、制御入力信号Ｇが“Ｌ（＝０）”のと
き、つまり、反転制御入力信号ＮＧが“Ｈ（＝
Ｖ_DDA ）”のときに、取り込んだデータ入力信号Ｄを保
持するデータ保持動作を行う。レベルシフタ１２は、ラ
ッチ回路１１で保持された信号の“Ｈ”の電圧レベルを
電圧Ｖ_DDA から電圧Ｖ_DDB にシフトする。

【００１２】制御入力信号Ｇとデータ入力信号Ｄとが図
６（ａ），（ｂ）のように変化したとすると、Ｔ₅ ，Ｔ
₇ がデータ取り込み期間であり、Ｔ₆ ，Ｔ₈ がデータ保
持期間である。データ取り込み期間Ｔ₅ 内の期間Ｔ₅₁，
Ｔ₅₃、あるいはデータ取り込み期間Ｔ₇ の期間Ｔ₇₂で
は、制御入力信号Ｇが“Ｈ（＝Ｖ_DDA ）”でデータ入力
信号Ｄが“Ｈ（＝Ｖ_DDA ）”であるので、ＰチャネルＭ
ＯＳトランジスタ２１がオン、ＰチャネルＭＯＳトラン
ジスタ２２がオフ、ＮチャネルＭＯＳトランジスタ２３
がオン、ＮチャネルＭＯＳトランジスタ２４がオン、Ｐ
チャネルＭＯＳトランジスタ２９がオフ、ＮチャネルＭ
ＯＳトランジスタ３０がオフとなる。

【００１３】その結果、ＰチャネルＭＯＳトランジスタ
２２およびＮチャネルＭＯＳトランジスタ２３の共通接
続したドレインの出力が“Ｌ（＝０）”となり、したが
ってＰチャネルＭＯＳトランジスタ２５およびＮチャネ
ルＭＯＳトランジスタ２６の共通接続したゲートへの入
力ＱＡは、図６（ｃ）に示すように、“Ｌ（＝０）”と
なる。また、ＰチャネルＭＯＳトランジスタ２５がオン
で、ＮチャネルＭＯＳトランジスタ２６がオフとなり、
ＰチャネルＭＯＳトランジスタ２５およびＮチャネルＭ
ＯＳトランジスタ２６の共通接続したドレインの出力Ｑ
Ｂは、図６（ｄ）に示すように、“Ｈ（＝Ｖ_DDA ）”と
なる。また、ＰチャネルＭＯＳトランジスタ２７がオ
フ、ＮチャネルＭＯＳトランジスタ２８がオンとなり、
ＰチャネルＭＯＳトランジスタ２７およびＮチャネルＭ
ＯＳトランジスタ２８の共通接続したドレインの出力は
“Ｌ（＝０）”となる。

【００１４】この結果、レベルシフタ１２は、Ｎチャネ
ルＭＯＳトランジスタ３３がオン、ＮチャネルＭＯＳト
ランジスタ３４がオフとなり、ＰチャネルＭＯＳトラン
ジスタ３１がオフ、ＰチャネルＭＯＳトランジスタ３２
がオンとなり、ＰチャネルＭＯＳトランジスタ３２のド
レインに現れるデータ出力信号Ｑは“Ｈ（＝Ｖ_DDB ）”
となる。

【００１５】また、データ取り込み期間Ｔ₅ 内の期間Ｔ
₅₂、あるいはデータ取り込み期間Ｔ ₇ の期間Ｔ₇₁，Ｔ₇₃
では、制御入力信号Ｇが“Ｈ（＝Ｖ_DDA ）”でデータ入
力信号Ｄが“Ｌ（＝０）”であるので、ＰチャネルＭＯ
Ｓトランジスタ２１がオン、ＰチャネルＭＯＳトランジ
スタ２２がオン、ＮチャネルＭＯＳトランジスタ２３が
オフ、ＮチャネルＭＯＳトランジスタ２４がオン、Ｐチ
ャネルＭＯＳトランジスタ２９がオフ、ＮチャネルＭＯ
Ｓトランジスタ３０がオフとなる。

【００１６】その結果、ＰチャネルＭＯＳトランジスタ
２２およびＮチャネルＭＯＳトランジスタ２３の共通接
続したドレインの出力が“Ｈ（＝Ｖ_DDA ）”となり、し
たがってＰチャネルＭＯＳトランジスタ２５およびＮチ
ャネルＭＯＳトランジスタ２６のゲートへの入力ＱＡ
は、図６（ｃ）に示すように、“Ｈ（＝Ｖ_DDA ）”とな
る。また、ＰチャネルＭＯＳトランジスタ２５がオフ
で、ＮチャネルＭＯＳトランジスタ２６がオンとなり、
ＰチャネルＭＯＳトランジスタ２５およびＮチャネルＭ
ＯＳトランジスタ２６の共通接続したドレインの出力Ｑ
Ｂは、図６（ｄ）に示すように、“Ｌ（＝０）”とな
る。また、ＰチャネルＭＯＳトランジスタ２７がオン、
ＮチャネルＭＯＳトランジスタ２８がオフとなり、Ｐチ
ャネルＭＯＳトランジスタ２７およびＮチャネルＭＯＳ
トランジスタ２８の共通接続したドレインの出力は“Ｈ
（＝Ｖ_DDA ）”となる。

【００１７】この結果、レベルシフタ１２は、Ｎチャネ
ルＭＯＳトランジスタ３３がオフ、ＮチャネルＭＯＳト
ランジスタ３４がオンとなり、ＰチャネルＭＯＳトラン
ジスタ３１がオン、ＰチャネルＭＯＳトランジスタ３２
がオフとなり、ＰチャネルＭＯＳトランジスタ３２のド
レインに現れるデータ出力信号Ｑは“Ｌ（＝０）”とな
る。

【００１８】つぎに、データ保持期間Ｔ₆ ，Ｔ₈ では、
制御入力信号Ｇが“Ｌ（＝０）”であるので、Ｐチャネ
ルＭＯＳトランジスタ２１がオフ、ＰチャネルＭＯＳト
ランジスタ２２がオフ、ＮチャネルＭＯＳトランジスタ
２３がオン、ＮチャネルＭＯＳトランジスタ２４がオ
フ、ＰチャネルＭＯＳトランジスタ２９がオン、Ｎチャ
ネルＭＯＳトランジスタ３０がオンとなる。なお、デー
タ入力信号Ｄの“Ｈ（＝Ｖ_DDA ）”、“Ｌ（＝０）”の
変化に従ってＰチャネルＭＯＳトランジスタ２２および
ＮチャネルＭＯＳトランジスタ２３が逆相でオンオフを
繰り返すが、ラッチ回路１１の出力に影響を及ぼさな
い。

【００１９】上記のデータ保持期間Ｔ₆ の直前のデータ
取り込み期間Ｔ₅ の最後（期間Ｔ₅₃）では、データ入力
信号Ｄが“Ｈ（＝Ｖ_DDA ）”となっているので、Ｐチャ
ネルＭＯＳトランジスタ２５およびＮチャネルＭＯＳト
ランジスタ２６の共通接続したゲートへの入力ＱＡが
“Ｌ（＝０）”、ＰチャネルＭＯＳトランジスタ２５お
よびＮチャネルＭＯＳトランジスタ２６の共通接続した
ドレインの出力ＱＢが“Ｈ（＝Ｖ_DDA ）”、Ｐチャネル
ＭＯＳトランジスタ２７およびＮチャネルＭＯＳトラン
ジスタ２８の共通接続したドレインの出力が“Ｌ（＝
０）”となっており、この状態で制御入力信号Ｇが“Ｈ
（＝Ｖ_DDA ）”から“Ｌ（＝０）”に反転してＰチャネ
ルＭＯＳトランジスタ２９およびＮチャネルＭＯＳトラ
ンジスタ３０がオンとなるので、図６（ｃ）に示すよう
に、データ保持期間Ｔ₆ が始まると、ＰチャネルＭＯＳ
トランジスタ２５およびＮチャネルＭＯＳトランジスタ
２６の共通接続したゲートへの入力ＱＡが“Ｌ（＝
０）”の状態が継続する。この結果、ＰチャネルＭＯＳ
トランジスタ２５がオンで、ＮチャネルＭＯＳトランジ
スタ２６がオフの状態が継続し、ＰチャネルＭＯＳトラ
ンジスタ２５およびＮチャネルＭＯＳトランジスタ２６
の共通接続したドレインの出力ＱＢは、図６（ｄ）に示
すように、“Ｈ（＝Ｖ_DDA ）”の状態を継続する。ま
た、ＰチャネルＭＯＳトランジスタ２７がオフ、Ｎチャ
ネルＭＯＳトランジスタ２８がオンの状態が継続し、Ｐ
チャネルＭＯＳトランジスタ２７およびＮチャネルＭＯ
Ｓトランジスタ２８の共通接続したドレインの出力は
“Ｌ（＝０）”が継続する。したがって、この期間は、
データ入力信号Ｄが変化しても、データ保持期間Ｔ₆ の
直前のデータ取り込み期間Ｔ₅ の最後のデータ入力信号
Ｄの状態が保持される。

【００２０】この結果、レベルシフタ１２は、Ｎチャネ
ルＭＯＳトランジスタ３３がオン、ＮチャネルＭＯＳト
ランジスタ３４がオフ、ＰチャネルＭＯＳトランジスタ
３１がオフ、ＰチャネルＭＯＳトランジスタ３２がオン
の状態を継続し、ＰチャネルＭＯＳトランジスタ３２の
ドレインに現れるデータ出力信号Ｑは“Ｈ（＝
Ｖ_DDB）”の状態を継続する。

【００２１】また、データ保持期間Ｔ₈ の直前のデータ
取り込み期間Ｔ₇ の最後（期間Ｔ₇₃）では、データ入力
信号Ｄが“Ｌ（＝０）”となっているので、Ｐチャネル
ＭＯＳトランジスタ２５およびＮチャネルＭＯＳトラン
ジスタ２６の共通接続したゲートへの入力ＱＡが“Ｈ
（＝Ｖ_DDA ）”、ＰチャネルＭＯＳトランジスタ２５お
よびＮチャネルＭＯＳトランジスタ２６の共通接続した
ドレインの出力ＱＢが“Ｌ（＝０）”、ＰチャネルＭＯ
Ｓトランジスタ２７およびＮチャネルＭＯＳトランジス
タ２８の共通接続したドレインの出力が“Ｈ（＝
Ｖ_DDA ）”となっており、この状態で制御入力信号Ｇが
“Ｈ（＝Ｖ_DDA ）”から“Ｌ（＝０）”に反転してＰチ
ャネルＭＯＳトランジスタ２９およびＮチャネルＭＯＳ
トランジスタ３０がオンとなるので、図６（ｃ）に示す
ように、データ保持期間Ｔ₈ が始まると、ＰチャネルＭ
ＯＳトランジスタ２５およびＮチャネルＭＯＳトランジ
スタ２６の共通接続したゲートへの入力ＱＡが“Ｈ（＝
Ｖ_DDA ）”の状態が継続する。この結果、ＰチャネルＭ
ＯＳトランジスタ２５がオフで、ＮチャネルＭＯＳトラ
ンジスタ２６がオンの状態が継続し、ＰチャネルＭＯＳ
トランジスタ２５およびＮチャネルＭＯＳトランジスタ
２６の共通接続したドレインの出力ＱＢは、図６（ｄ）
に示すように、“Ｌ（＝０）”の状態を継続する。ま
た、ＰチャネルＭＯＳトランジスタ２７がオン、Ｎチャ
ネルＭＯＳトランジスタ２８がオフの状態が継続し、Ｐ
チャネルＭＯＳトランジスタ２７およびＮチャネルＭＯ
Ｓトランジスタ２８の共通接続したドレインの出力は
“Ｈ（＝Ｖ_DDA ）”が継続する。したがって、この期間
は、データ入力信号Ｄが変化しても、データ保持期間Ｔ
₈ の直前のデータ取り込み期間Ｔ₇ の最後のデータ入力
信号Ｄの状態が保持される。

【００２２】この結果、レベルシフタ１２は、Ｎチャネ
ルＭＯＳトランジスタ３３がオフ、ＮチャネルＭＯＳト
ランジスタ３４がオン、ＰチャネルＭＯＳトランジスタ
３１がオン、ＰチャネルＭＯＳトランジスタ３２がオフ
の状態を継続し、ＰチャネルＭＯＳトランジスタ３２の
ドレインに現れるデータ出力信号Ｑは“Ｌ（＝０）”の
状態を継続する。

【００２３】

【発明が解決しようとする課題】上記した従来のラッチ
回路は、単にデータを保持するだけで、レベルシフト機
能を有しておらず、保持したデータ出力信号のレベルを
データ入力信号のレベルより高めようとすれば、後段に
レベルシフタが必要となり、ラッチ回路だけではＭＯＳ
トランジスタ数は１０個であるが、レベルシフタを含め
るとＭＯＳトランジスタ数は１４個となって回路規模が
大きくなるという問題があった。

【００２４】したがって、この発明の目的は、回路規模
を大きくすることなくレベルシフト機能を持たせること
ができるラッチ回路を提供することである。

【００２５】

【課題を解決するための手段】請求項１記載のラッチ回
路は、第１および第２のＰチャネルＭＯＳトランジスタ
のソースをそれぞれ電源（正電源）に接続し、第１のＰ
チャネルＭＯＳトランジスタのドレインを第２のＰチャ
ネルＭＯＳトランジスタのゲートに接続し、第２のＰチ
ャネルＭＯＳトランジスタのドレインを第１のＰチャネ
ルＭＯＳトランジスタのゲートに接続している。

【００２６】また、第１および第２のＮチャネルＭＯＳ
トランジスタのドレインを第１のＰチャネルＭＯＳトラ
ンジスタのドレインにそれぞれ接続し、第３および第４
のＮチャネルＭＯＳトランジスタのドレインを第２のＰ
チャネルＭＯＳトランジスタのドレインにそれぞれ接続
し、第１および第４のＮチャネルＭＯＳトランジスタの
ゲートを共通接続し、第２および第３のＮチャネルＭＯ
Ｓトランジスタのゲートを共通接続している。

【００２７】また、第５，第６，第７および第８のＮチ
ャネルＭＯＳトランジスタのドレインを第１，第２，第
３および第４のＮチャネルＭＯＳトランジスタのソース
にそれぞれ接続し、第５，第６，第７および第８のＮチ
ャネルＭＯＳトランジスタのソースをそれぞれ接地し、
第６のＮチャネルＭＯＳトランジスタのゲートを第２の
ＰチャネルＭＯＳトランジスタのドレインに接続すると
ともに、第７のＮチャネルＭＯＳトランジスタのゲート
を第１のＰチャネルＭＯＳトランジスタのドレインに接
続している。

【００２８】そして、第５のＮチャネルＭＯＳトランジ
スタのゲートをデータ入力信号の入力端子とするととも
に、第８のＮチャネルＭＯＳトランジスタのゲートを反
転データ入力信号の入力端子とし、第１および第４のＮ
チャネルＭＯＳトランジスタの共通接続したゲートを制
御入力信号の入力端子とするとともに、第２および第３
のＮチャネルＭＯＳトランジスタの共通接続したゲート
を反転制御入力信号の入力端子とし、第２のＰチャネル
ＭＯＳトランジスタのドレインをデータ出力信号の出力
端子としている。

【００２９】請求項２記載のラッチ回路は、第１および
第２のＮチャネルＭＯＳトランジスタのソースをそれぞ
れ電源（負電源）に接続し、第１のＮチャネルＭＯＳト
ランジスタのドレインを第２のＮチャネルＭＯＳトラン
ジスタのゲートに接続し、第２のＮチャネルＭＯＳトラ
ンジスタのドレインを第１のＮチャネルＭＯＳトランジ
スタのゲートに接続している。

【００３０】また、第１および第２のＰチャネルＭＯＳ
トランジスタのドレインを第１のＮチャネルＭＯＳトラ
ンジスタのドレインにそれぞれ接続し、第３および第４
のＰチャネルＭＯＳトランジスタのドレインを第２のＮ
チャネルＭＯＳトランジスタのドレインにそれぞれ接続
し、第１および第４のＰチャネルＭＯＳトランジスタの
ゲートを共通接続し、第２および第３のＰチャネルＭＯ
Ｓトランジスタのゲートを共通接続している。

【００３１】また、第５，第６，第７および第８のＰチ
ャネルＭＯＳトランジスタのドレインを第１，第２，第
３および第４のＰチャネルＭＯＳトランジスタのソース
にそれぞれ接続し、第５，第６，第７および第８のＰチ
ャネルＭＯＳトランジスタのソースをそれぞれ接地し、
第６のＰチャネルＭＯＳトランジスタのゲートを第２の
ＮチャネルＭＯＳトランジスタのドレインに接続すると
ともに、第７のＰチャネルＭＯＳトランジスタのゲート
を第１のＮチャネルＭＯＳトランジスタのドレインに接
続している。

【００３２】そして、第５のＰチャネルＭＯＳトランジ
スタのゲートをデータ入力信号の入力端子とするととも
に、第８のＰチャネルＭＯＳトランジスタのゲートを反
転データ入力信号の入力端子とし、第１および第４のＰ
チャネルＭＯＳトランジスタの共通接続したゲートを制
御入力信号の入力端子とするとともに、第２および第３
のＰチャネルＭＯＳトランジスタの共通接続したゲート
を反転制御入力信号の入力端子とし、第２のＮチャネル
ＭＯＳトランジスタのドレインをデータ出力信号の出力
端子としている。

【００３３】

【作用】請求項１記載の構成によれば、制御入力信号が
“Ｈ”（正電圧）のときには、第１および第４のＮチャ
ネルＭＯＳトランジスタがオンとなり、第２および第３
のＮチャネルＭＯＳトランジスタがオフとなる。この場
合において、データ入力信号が“Ｈ”のときは、第５の
ＮチャネルＭＯＳトランジスタがオンとなり、第８のＮ
チャネルＭＯＳトランジスタがオフとなるので、第２の
ＰチャネルＭＯＳトランジスタのゲートが“Ｌ”（グラ
ウンド電位）となって第２のＰチャネルＭＯＳトランジ
スタがオンとなり、第２のＰチャネルＭＯＳトランジス
タのドレインの出力であるデータ出力信号が“Ｈ”とな
る。したがって、第１のＰチャネルＭＯＳトランジスタ
のゲートが“Ｈ”となって第１のＰチャネルＭＯＳトラ
ンジスタがオフとなり、第１のＰチャネルＭＯＳトラン
ジスタのドレインの出力は“Ｌ”となる。このとき、第
６のＮチャネルＭＯＳトランジスタがオンで、第７のＮ
チャネルＭＯＳトランジスタがオフとなっている。

【００３４】また、データ入力信号が“Ｌ”のときは、
第５のＮチャネルＭＯＳトランジスタがオフとなり、第
８のＮチャネルＭＯＳトランジスタがオンとなるので、
第１のＰチャネルＭＯＳトランジスタのゲートが“Ｌ”
となって第１のＰチャネルＭＯＳトランジスタがオンと
なり、第１のＰチャネルＭＯＳトランジスタのドレイン
の出力が“Ｈ”となる。したがって、第２のＰチャネル
ＭＯＳトランジスタのゲートが“Ｈ”となって第２のＰ
チャネルＭＯＳトランジスタがオフとなり、第２のＰチ
ャネルＭＯＳトランジスタのドレインの出力であるデー
タ出力信号が“Ｌ”となる。このとき、第６のＮチャネ
ルＭＯＳトランジスタがオフで、第７のＮチャネルＭＯ
Ｓトランジスタがオンとなっている。

【００３５】また、制御入力信号が“Ｈ”から“Ｌ”と
なる直前において、データ入力信号が“Ｈ”のときは、
第５および第６のＮチャネルＭＯＳトランジスタがオ
ン、第７および第８のＮチャネルＭＯＳトランジスタが
オフとなっているが、この状態で制御入力信号が“Ｈ”
から“Ｌ”と変化したときには、第１および第４のＮチ
ャネルＭＯＳトランジスタがオンからオフに変化し、第
２および第３のＮチャネルＭＯＳトランジスタがオフか
らオンに変化し、第２のＮチャネルＭＯＳトランジスタ
がオンとなることによって、第１のＰチャネルＭＯＳト
ランジスタのドレインの出力が“Ｌ”で第２のＰチャネ
ルＭＯＳトランジスタのドレインの出力が“Ｈ”の状態
が保持される。

【００３６】また、制御入力信号が“Ｈ”から“Ｌ”と
なる直前において、データ入力信号が“Ｌ”のときは、
第５および第６のＮチャネルＭＯＳトランジスタがオ
フ、第７および第８のＮチャネルＭＯＳトランジスタが
オンとなっているが、この状態で制御入力信号が“Ｈ”
から“Ｌ”と変化したときには、第１および第４のＮチ
ャネルＭＯＳトランジスタがオンからオフに変化し、第
２および第３のＮチャネルＭＯＳトランジスタがオフか
らオンに変化し、第３のＮチャネルＭＯＳトランジスタ
がオンとなることによって、第１のＰチャネルＭＯＳト
ランジスタのドレインの出力が“Ｈ”で第２のＰチャネ
ルＭＯＳトランジスタのドレインの出力が“Ｌ”の状態
が保持される。

【００３７】請求項２記載の構成によれば、制御入力信
号が“Ｌ”（負電圧）のときには、第１および第４のＰ
チャネルＭＯＳトランジスタがオンとなり、第２および
第３のＰチャネルＭＯＳトランジスタがオフとなる。こ
の場合において、データ入力信号が“Ｌ”のときは、第
５のＰチャネルＭＯＳトランジスタがオンとなり、第８
のＰチャネルＭＯＳトランジスタがオフとなるので、第
２のＮチャネルＭＯＳトランジスタのゲートが“Ｈ”
（グラウンド電位）となって第２のＮチャネルＭＯＳト
ランジスタがオンとなり、第２のＮチャネルＭＯＳトラ
ンジスタのドレインの出力であるデータ出力信号が
“Ｌ”となる。したがって、第１のＮチャネルＭＯＳト
ランジスタのゲートが“Ｌ”となって第１のＮチャネル
ＭＯＳトランジスタがオフとなり、第１のＮチャネルＭ
ＯＳトランジスタのドレインの出力は“Ｈ”となる。こ
のとき、第６のＰチャネルＭＯＳトランジスタがオン
で、第７のＰチャネルＭＯＳトランジスタがオフとなっ
ている。

【００３８】また、データ入力信号が“Ｈ”のときは、
第５のＰチャネルＭＯＳトランジスタがオフとなり、第
８のＰチャネルＭＯＳトランジスタがオンとなるので、
第１のＮチャネルＭＯＳトランジスタのゲートが“Ｈ”
となって第１のＮチャネルＭＯＳトランジスタがオンと
なり、第１のＮチャネルＭＯＳトランジスタのドレイン
の出力が“Ｌ”となる。したがって、第２のＮチャネル
ＭＯＳトランジスタのゲートが“Ｌ”となって第２のＮ
チャネルＭＯＳトランジスタがオフとなり、第２のＮチ
ャネルＭＯＳトランジスタのドレインの出力であるデー
タ出力信号が“Ｈ”となる。このとき、第６のＰチャネ
ルＭＯＳトランジスタがオフで、第７のＰチャネルＭＯ
Ｓトランジスタがオンとなっている。

【００３９】また、制御入力信号が“Ｌ”から“Ｈ”と
なる直前において、データ入力信号が“Ｌ”のときは、
第５および第６のＰチャネルＭＯＳトランジスタがオ
ン、第７および第８のＰチャネルＭＯＳトランジスタが
オフとなっているが、この状態で制御入力信号が“Ｌ”
から“Ｈ”と変化したときには、第１および第４のＰチ
ャネルＭＯＳトランジスタがオンからオフに変化し、第
２および第３のＰチャネルＭＯＳトランジスタがオフか
らオンに変化し、第２のＰチャネルＭＯＳトランジスタ
がオンとなることによって、第１のＮチャネルＭＯＳト
ランジスタのドレインの出力が“Ｈ”で第２のＮチャネ
ルＭＯＳトランジスタのドレインの出力が“Ｌ”の状態
が保持される。

【００４０】また、制御入力信号が“Ｌ”から“Ｈ”と
なる直前において、データ入力信号が“Ｈ”のときは、
第５および第６のＰチャネルＭＯＳトランジスタがオ
フ、第７および第８のＰチャネルＭＯＳトランジスタが
オンとなっているが、この状態で制御入力信号が“Ｌ”
から“Ｈ”と変化したときには、第１および第４のＰチ
ャネルＭＯＳトランジスタがオンからオフに変化し、第
２および第３のＰチャネルＭＯＳトランジスタがオフか
らオンに変化し、第３のＰチャネルＭＯＳトランジスタ
がオンとなることによって、第１のＮチャネルＭＯＳト
ランジスタのドレインの出力が“Ｌ”で第２のＮチャネ
ルＭＯＳトランジスタのドレインの出力が“Ｈ”の状態
が保持される。

【００４１】

【実施例】この発明の一実施例を図１および図２に基づ
いて説明する。このラッチ回路は、図１に示すように、
第１および第２のＰチャネルＭＯＳトランジスタ１，２
のソースをそれぞれ電圧Ｖ_DDB （例えば、５Ｖ）の電源
（正電源）に接続し、第１のＰチャネルＭＯＳトランジ
スタ１のドレインを第２のＰチャネルＭＯＳトランジス
タ２のゲートに接続し、第２のＰチャネルＭＯＳトラン
ジスタ２のドレインを第１のＰチャネルＭＯＳトランジ
スタ１のゲートに接続している。

【００４２】また、第１および第２のＮチャネルＭＯＳ
トランジスタ３，４のドレインを第１のＰチャネルＭＯ
Ｓトランジスタ１のドレインにそれぞれ接続し、第３お
よび第４のＮチャネルＭＯＳトランジスタ５，６のドレ
インを第２のＰチャネルＭＯＳトランジスタ２のドレイ
ンにそれぞれ接続し、第１および第４のＮチャネルＭＯ
Ｓトランジスタ３，６のゲートを共通接続し、第２およ
び第３のＮチャネルＭＯＳトランジスタ４，５のゲート
を共通接続している。

【００４３】また、第５，第６，第７および第８のＮチ
ャネルＭＯＳトランジスタ７，８，９，１０のドレイン
を第１，第２，第３および第４のＮチャネルＭＯＳトラ
ンジスタ３，４，５，６のソースにそれぞれ接続し、第
５，第６，第７および第８のＮチャネルＭＯＳトランジ
スタ７，８，９，１０のソースをそれぞれ接地し、第６
のＮチャネルＭＯＳトランジスタ８のゲートを第２のＰ
チャネルＭＯＳトランジスタ２のドレインに接続すると
ともに、第７のＮチャネルＭＯＳトランジスタ９のゲー
トを第１のＰチャネルＭＯＳトランジスタ１のドレイン
に接続している。

【００４４】そして、第５のＮチャネルＭＯＳトランジ
スタ７のゲートをデータ入力信号Ｄの入力端子とすると
ともに、第８のＮチャネルＭＯＳトランジスタ１０のゲ
ートを反転データ入力信号ＮＤ（ＮＤはＤの反転信号を
意味する）の入力端子とし、第１および第４のＮチャネ
ルＭＯＳトランジスタ３，６の共通接続したゲートを制
御入力信号Ｇの入力端子とするとともに、第２および第
３のＮチャネルＭＯＳトランジスタ４，５の共通接続し
たゲートを反転制御入力信号ＮＧ（ＮＧはＧの反転信号
を意味する）の入力端子とし、第２のＰチャネルＭＯＳ
トランジスタ２のドレインをデータ出力信号Ｑの出力端
子としている。また、第１のＰチャネルＭＯＳトランジ
スタ１のドレインからは反転データ出力信号ＮＱ（ＮＱ
はＱの反転信号を意味する）が出力される。

【００４５】以上のように構成されたこの実施例のラッ
チ回路の動作を図２を参照しながら説明する。このラッ
チ回路は、制御入力信号Ｇが“Ｈ（＝Ｖ_DDA （図示しな
い前段回路の電源電圧））”のとき、つまり反転制御入
力信号ＮＧが“Ｌ（＝０）”のとき）に、データ入力信
号Ｄを取り込むデータ取り込み動作を行い、制御入力信
号Ｇが“Ｌ（＝０）”のとき、つまり、反転制御入力信
号ＮＧが“Ｈ（＝Ｖ_DDA ）”のときに、取り込んだデー
タ入力信号Ｄを保持するデータ保持動作を行う。

【００４６】このラッチ回路には、電圧Ｖ_DDB が加えら
れているので、データ出力信号Ｑのレベルは、“Ｈ”が
電圧Ｖ_DDB となり、“Ｌ”が接地電位となる。したがっ
て、“Ｈ”が電圧Ｖ_DDA （＝３Ｖ）で“Ｌ”が接地電位
であるデータ入力信号Ｄは、“Ｈ”が電圧Ｖ_DDB （＝５
Ｖ）と“Ｌ”が接地電位であるデータ出力信号Ｑにレベ
ルシフトされることになり、レベルシフト機能を有する
ラッチ回路として動作し、電圧Ｖ_DDB を変更することに
より、データ出力信号Ｑのレベルを任意に変更すること
ができ、特異な例とし、Ｖ_DDB ＝Ｖ_DDA とすれば、レベ
ルシフトをしないラッチ回路となる。

【００４７】制御入力信号Ｇとデータ入力信号Ｄとが図
２（ａ），（ｂ）のように変化したとすると、Ｔ₁ ，Ｔ
₃ がデータ取り込み期間であり、Ｔ₂ ，Ｔ₄ がデータ保
持期間である。データ取り込み期間Ｔ₁ 内の期間Ｔ₁₁，
Ｔ₁₃、あるいはデータ取り込み期間Ｔ₃ の期間Ｔ₃₂で
は、制御入力信号Ｇが“Ｈ（＝Ｖ_DDA ）”でデータ入力
信号Ｄが“Ｈ（＝Ｖ_DDA ）”であるので、ＮチャネルＭ
ＯＳトランジスタ３，６がオン、ＮチャネルＭＯＳトラ
ンジスタ４，５がオフ、ＮチャネルＭＯＳトランジスタ
７がオン、ＮチャネルＭＯＳトランジスタ１０がオフと
なる。

【００４８】その結果、ＰチャネルＭＯＳトランジスタ
２のゲートが“Ｌ（＝０）”となって、ＰチャネルＭＯ
Ｓトランジスタ２がオンとなり、ＰチャネルＭＯＳトラ
ンジスタ２のドレインの出力、つまりデータ出力信号Ｑ
が図２（ｃ）に示すように“Ｈ（＝Ｖ_DDB ）”となり、
したがって、ＰチャネルＭＯＳトランジスタ１のゲート
が“Ｈ（＝Ｖ_DDB ）”となって、ＰチャネルＭＯＳトラ
ンジスタ１がオフとなり、ＰチャネルＭＯＳトランジス
タ１のドレインの出力、つまり反転データ出力信号ＮＱ
が図２（ｄ）に示すように“Ｌ（＝０）”となる。この
とき、ＮチャネルＭＯＳトランジスタ８はオンで、Ｎチ
ャネルＭＯＳトランジスタ９はオフとなっている。

【００４９】また、データ取り込み期間Ｔ₁ 内の期間Ｔ
₁₂、あるいはデータ取り込み期間Ｔ ₃ の期間Ｔ₃₁，Ｔ₃₃
では、制御入力信号Ｇが“Ｈ（＝Ｖ_DDA ）”でデータ入
力信号Ｄが“Ｌ（＝０）”であるので、ＮチャネルＭＯ
Ｓトランジスタ３，６がオン、ＮチャネルＭＯＳトラン
ジスタ４，５がオフ、ＮチャネルＭＯＳトランジスタ７
がオフ、ＮチャネルＭＯＳトランジスタ１０がオンとな
る。

【００５０】その結果、ＰチャネルＭＯＳトランジスタ
１のゲートが“Ｌ（＝０）”となって、ＰチャネルＭＯ
Ｓトランジスタ１がオンとなり、ＰチャネルＭＯＳトラ
ンジスタ１のドレインの出力、つまり反転データ出力信
号ＮＱが図２（ｄ）に示すように“Ｈ（＝Ｖ_DDB ）”と
なり、したがって、ＰチャネルＭＯＳトランジスタ２の
ゲートが“Ｈ（＝Ｖ_DDB ）”となって、ＰチャネルＭＯ
Ｓトランジスタ２がオフとなり、ＰチャネルＭＯＳトラ
ンジスタ２のドレインの出力、つまりデータ出力信号Ｑ
が図２（ｃ）に示すように“Ｌ（＝０）”となる。この
とき、ＮチャネルＭＯＳトランジスタ８はオフで、Ｎチ
ャネルＭＯＳトランジスタ９はオンとなっている。

【００５１】つぎに、データ保持期間Ｔ₂ ，Ｔ₄ では、
制御入力信号Ｇが“Ｌ（＝０）”であるので、Ｎチャネ
ルＭＯＳトランジスタ３，６がオフ、ＮチャネルＭＯＳ
トランジスタ４，５がオンとなる。なお、このとき、デ
ータ入力信号Ｄの“Ｈ（＝Ｖ _DDA ）”、“Ｌ（＝０）”
の変化に従って、ＮチャネルＭＯＳトランジスタ７がオ
フでＮチャネルＭＯＳトランジスタ１０がオンの状態と
ＮチャネルＭＯＳトランジスタ７がオンでＮチャネルＭ
ＯＳトランジスタ１０がオフの状態とを繰り返すことに
なるが、ラッチ回路の出力に影響を与えない。上記のデ
ータ保持期間Ｔ₂ の直前のデータ取り込み期間Ｔ₁ の最
後（期間Ｔ₁₃）では、データ入力信号Ｄが“Ｈ（＝Ｖ
_DDA ）”となっているので、ＰチャネルＭＯＳトランジ
スタ１がオフ、ＰチャネルＭＯＳトランジスタ２がオ
ン、ＮチャネルＭＯＳトランジスタ３，６，７，８がオ
ン、ＮチャネルＭＯＳトランジスタ４，５，９，１０が
オフとなっており、ＰチャネルＭＯＳトランジスタ１の
ドレインの出力、つまり反転データ出力信号ＮＱが“Ｌ
（＝０）”、ＰチャネルＭＯＳトランジスタ２のドレイ
ンの出力、つまりデータ出力信号Ｑが“Ｈ（＝
Ｖ_DDA）”となっている。この状態でデータ保持期間Ｔ
₂ が始まり制御入力信号Ｇが“Ｈ（＝Ｖ_DDA ）”から
“Ｌ（＝０）”に反転すると、ＮチャネルＭＯＳトラン
ジスタ４がオフからオンに変化するので、ＮチャネルＭ
ＯＳトランジスタ３がオンからオフに変化しても、Ｐチ
ャネルＭＯＳトランジスタ１のドレインの出力、つまり
反転データ出力信号ＮＱが“Ｌ（＝０）”の状態が保持
され、また、ＰチャネルＭＯＳトランジスタ２のドレイ
ンの出力、つまり、データ出力信号Ｑが“Ｈ（＝
Ｖ_DDB ）”の状態が保持される。

【００５２】したがって、この期間は、データ入力信号
Ｄが変化しても、データ保持期間Ｔ ₂ の直前のデータ取
り込み期間Ｔ₁ の最後のデータ入力信号Ｄの状態が保持
される。また、データ保持期間Ｔ₄ の直前のデータ取り
込み期間Ｔ₃ の最後（期間Ｔ₃₃）では、データ入力信号
Ｄが“Ｌ（＝０）”となっているので、ＰチャネルＭＯ
Ｓトランジスタ１がオン、ＰチャネルＭＯＳトランジス
タ２がオフ、ＮチャネルＭＯＳトランジスタ３，６，
９，１０がオン、ＮチャネルＭＯＳトランジスタ４，
５，７，８がオフとなっており、ＰチャネルＭＯＳトラ
ンジスタ１のドレインの出力、つまり反転データ出力信
号ＮＱが“Ｈ（＝Ｖ_DDA ）”、ＰチャネルＭＯＳトラン
ジスタ２のドレインの出力、つまりデータ出力信号Ｑが
“Ｌ（＝０）”となっている。この状態でデータ保持期
間Ｔ₄ が始まり制御入力信号Ｇが“Ｈ（＝Ｖ_DDA ）”か
ら“Ｌ（＝０）”に反転すると、ＮチャネルＭＯＳトラ
ンジスタ５がオフからオンに変化するので、Ｎチャネル
ＭＯＳトランジスタ６がオンからオフに変化しても、Ｐ
チャネルＭＯＳトランジスタ２のドレインの出力、つま
りデータ出力信号Ｑが“Ｌ（＝０）”の状態が保持さ
れ、また、ＰチャネルＭＯＳトランジスタ１のドレイン
の出力、つまり、反転データ出力信号ＮＱが“Ｈ（＝Ｖ
_DDB ）”の状態が保持される。

【００５３】したがって、この期間は、データ入力信号
Ｄが変化しても、データ保持期間Ｔ ₄ の直前のデータ取
り込み期間Ｔ₃ の最後のデータ入力信号Ｄの状態が保持
される。この実施例によれば、レベルシフト機能を持た
ない従来のラッチ回路１１と同じ個数のＭＯＳトランジ
スタ１〜１０により、レベルシフト機能を持ったラッチ
回路を実現することができる。つまり、従来例に比べて
回路規模を大きくすることなくレベルシフト機能を持た
せることができる。

【００５４】また、この実施例のラッチ回路は、回路構
成が左右対象となっているので、集積回路化のパターン
構成が容易であり、特にマトリクスカラー液晶パネルを
駆動する液晶ドライバの場合、マトリクスカラー液晶パ
ネルの各列に対応してラッチ回路を設けることが必要で
あるが、この場合に有利である。なお、従来例では不要
であった反転データ入力信号ＮＱが必要となっている
が、この反転データ入力信号ＮＱは前段の回路から、デ
ータ入力信号Ｑと同時に出力されているもので、データ
入力信号Ｑを反転して反転データ入力信号ＮＱを作成す
る回路は必要ではなく、反転データ入力信号ＮＱが必要
となっても、このことでＭＯＳトランジスタ数が増加す
ることはない。

【００５５】つぎに、この発明の他の実施例を図３およ
び図４に基づいて説明する。このラッチ回路は、図３に
示すように、第１および第２のＮチャネルＭＯＳトラン
ジスタ１′，２′のソースをそれぞれ電圧−Ｖ_DDB （例
えば、−５Ｖ）の電源（負電源）に接続し、第１のＮチ
ャネルＭＯＳトランジスタ１′のドレインを第２のＮチ
ャネルＭＯＳトランジスタ２′のゲートに接続し、第２
のＮチャネルＭＯＳトランジスタ２′のドレインを第１
のＮチャネルＭＯＳトランジスタ１′のゲートに接続し
ている。

【００５６】また、第１および第２のＰチャネルＭＯＳ
トランジスタ３′，４′のドレインを第１のＮチャネル
ＭＯＳトランジスタ１′のドレインにそれぞれ接続し、
第３および第４のＰチャネルＭＯＳトランジスタ５′，
６′のドレインを第２のＮチャネルＭＯＳトランジスタ
２′のドレインにそれぞれ接続し、第１および第４のＰ
チャネルＭＯＳトランジスタ３′，６′のゲートを共通
接続し、第２および第３のＰチャネルＭＯＳトランジス
タ４′，５′のゲートを共通接続している。

【００５７】また、第５，第６，第７および第８のＰチ
ャネルＭＯＳトランジスタ７′，８′，９′，１０′の
ドレインを第１，第２，第３および第４のＰチャネルＭ
ＯＳトランジスタ３′，４′，５′，６′のソースにそ
れぞれ接続し、第５，第６，第７および第８のＰチャネ
ルＭＯＳトランジスタ７′，８′，９′，１０′のソー
スをそれぞれ接地し、第６のＰチャネルＭＯＳトランジ
スタ８′のゲートを第２のＮチャネルＭＯＳトランジス
タ２′のドレインに接続するとともに、第７のＰチャネ
ルＭＯＳトランジスタ９′のゲートを第１のＮチャネル
ＭＯＳトランジスタ１′のドレインに接続している。

【００５８】そして、第５のＰチャネルＭＯＳトランジ
スタ７′のゲートをデータ入力信号Ｄの入力端子とする
とともに、第８のＰチャネルＭＯＳトランジスタ１０′
のゲートを反転データ入力信号ＮＤ（ＮＤはＤの反転信
号を意味する）の入力端子とし、第１および第４のＰチ
ャネルＭＯＳトランジスタ３′，６′の共通接続したゲ
ートを制御入力信号Ｇの入力端子とするとともに、第２
および第３のＰチャネルＭＯＳトランジスタ４′，５′
の共通接続したゲートを反転制御入力信号ＮＧ（ＮＧは
Ｇの反転信号を意味する）の入力端子とし、第２のＮチ
ャネルＭＯＳトランジスタ２′のドレインをデータ出力
信号Ｑの出力端子としている。また、第１のＮチャネル
ＭＯＳトランジスタ１′のドレインからは反転データ出
力信号ＮＱ（ＮＱはＱの反転信号を意味する）が出力さ
れる。

【００５９】以上のように構成されたこの実施例のラッ
チ回路の動作を図４を参照しながら説明する。このラッ
チ回路は、制御入力信号Ｇが“Ｌ（＝−Ｖ_DDA （図示し
ない前段回路の電源電圧））”のとき、つまり反転制御
入力信号ＮＧが“Ｈ（＝０）”のとき）に、データ入力
信号Ｄを取り込むデータ取り込み動作を行い、制御入力
信号Ｇが“Ｈ（＝０）”のとき、つまり、反転制御入力
信号ＮＧが“Ｌ（＝−Ｖ_DDA ）”のときに、取り込んだ
データ入力信号Ｄを保持するデータ保持動作を行う。

【００６０】このラッチ回路には、電圧−Ｖ_DDB （負電
源）が加えられているので、データ出力信号Ｑのレベル
は、“Ｌ”が電圧−Ｖ_DDB となり、“Ｈ”が接地電位と
なる。したがって、“Ｌ”が電圧−Ｖ_DDA （＝−３Ｖ）
で“Ｈ”が接地電位であるデータ入力信号Ｄは、“Ｌ”
が電圧−Ｖ_DDB （＝−５Ｖ）と“Ｈ”が接地電位である
データ出力信号Ｑにレベルシフトされることになり、レ
ベルシフト機能を有するラッチ回路として動作し、電圧
−Ｖ_DDB を変更することにより、データ出力信号Ｑのレ
ベルを任意に変更することができ、特異な例とし、−Ｖ
_DDB ＝−Ｖ_DDAとすれば、レベルシフトをしないラッチ
回路となる。

【００６１】制御入力信号Ｇとデータ入力信号Ｄとが図
４（ａ），（ｂ）のように変化したとすると、Ｔ₁ ′，
Ｔ₃ ′がデータ取り込み期間であり、Ｔ₂ ′，Ｔ₄ ′が
データ保持期間である。データ取り込み期間Ｔ₁ ′内の
期間Ｔ₁₁′，Ｔ₁₃′、あるいはデータ取り込み期間
Ｔ₃ ′の期間Ｔ₃₂′では、制御入力信号Ｇが“Ｌ（＝−
Ｖ _DDA ）”でデータ入力信号Ｄが“Ｌ（＝−Ｖ_DDA ）”
であるので、ＰチャネルＭＯＳトランジスタ３′，６′
がオン、ＰチャネルＭＯＳトランジスタ４′，５′がオ
フ、ＰチャネルＭＯＳトランジスタ７′がオン、Ｐチャ
ネルＭＯＳトランジスタ１０′がオフとなる。

【００６２】その結果、ＮチャネルＭＯＳトランジスタ
２′のゲートが“Ｈ（＝０）”となって、ＮチャネルＭ
ＯＳトランジスタ２′がオンとなり、ＮチャネルＭＯＳ
トランジスタ２′のドレインの出力、つまりデータ出力
信号Ｑが図４（ｃ）に示すように“Ｌ（＝−Ｖ_DDB ）”
となり、したがって、ＮチャネルＭＯＳトランジスタ
１′のゲートが“Ｌ（＝−Ｖ_DDB ）”となって、Ｎチャ
ネルＭＯＳトランジスタ１′がオフとなり、Ｎチャネル
ＭＯＳトランジスタ１′のドレインの出力、つまり反転
データ出力信号ＮＱが図４（ｄ）に示すように“Ｈ（＝
０）”となる。このとき、ＰチャネルＭＯＳトランジス
タ８′はオンで、ＰチャネルＭＯＳトランジスタ９′は
オフとなっている。

【００６３】また、データ取り込み期間Ｔ₁ ′内の期間
Ｔ₁₂′、あるいはデータ取り込み期間Ｔ₃ ′の期間
Ｔ₃₁′，Ｔ₃₃′では、制御入力信号Ｇが“Ｌ（＝−Ｖ
_DDA ）”でデータ入力信号Ｄが“Ｈ（＝０）”であるの
で、ＰチャネルＭＯＳトランジスタ３′，６′がオン、
ＰチャネルＭＯＳトランジスタ４′，５′がオフ、Ｐチ
ャネルＭＯＳトランジスタ７′がオフ、ＰチャネルＭＯ
Ｓトランジスタ１０′がオンとなる。

【００６４】その結果、ＮチャネルＭＯＳトランジスタ
１′のゲートが“Ｈ（＝０）”となって、ＮチャネルＭ
ＯＳトランジスタ１′がオンとなり、ＮチャネルＭＯＳ
トランジスタ１′のドレインの出力、つまり反転データ
出力信号ＮＱが図４（ｄ）に示すように“Ｌ（＝−Ｖ
_DDB ）”となり、したがって、ＮチャネルＭＯＳトラン
ジスタ２′のゲートが“Ｌ（＝−Ｖ_DDB ）”となって、
ＮチャネルＭＯＳトランジスタ２′がオフとなり、Ｎチ
ャネルＭＯＳトランジスタ２′のドレインの出力、つま
りデータ出力信号Ｑが図４（ｃ）に示すように“Ｈ（＝
０）”となる。このとき、ＰチャネルＭＯＳトランジス
タ８′はオフで、ＰチャネルＭＯＳトランジスタ９′は
オンとなっている。

【００６５】つぎに、データ保持期間Ｔ₂ ′，Ｔ₄ ′で
は、制御入力信号Ｇが“Ｈ（＝０）”であるので、Ｐチ
ャネルＭＯＳトランジスタ３′，６′がオフ、Ｐチャネ
ルＭＯＳトランジスタ４′，５′がオンとなる。なお、
このとき、データ入力信号Ｄの“Ｌ（＝−Ｖ_DDA ）”、
“Ｈ（＝０）”の変化に従って、ＰチャネルＭＯＳトラ
ンジスタ７′がオフでＰチャネルＭＯＳトランジスタ１
０′がオンの状態とＰチャネルＭＯＳトランジスタ７′
がオンでＰチャネルＭＯＳトランジスタ１０′がオフの
状態とを繰り返すことになるが、ラッチ回路の出力に影
響を与えない。

【００６６】上記のデータ保持期間Ｔ₂ ′の直前のデー
タ取り込み期間Ｔ₁ ′の最後（期間Ｔ₁₃′）では、デー
タ入力信号Ｄが“Ｌ（＝−Ｖ_DDA ）”となっているの
で、ＮチャネルＭＯＳトランジスタ１′がオフ、Ｎチャ
ネルＭＯＳトランジスタ２′がオン、ＰチャネルＭＯＳ
トランジスタ３′，６′，７′，８′がオン、Ｐチャネ
ルＭＯＳトランジスタ４′，５′，９′，１０′がオフ
となっており、ＮチャネルＭＯＳトランジスタ１′のド
レインの出力、つまり反転データ出力信号ＮＱが“Ｈ
（＝０）”、ＮチャネルＭＯＳトランジスタ２′のドレ
インの出力、つまりデータ出力信号Ｑが“Ｌ（＝−Ｖ
_DDA ）”となっている。この状態でデータ保持期間
Ｔ₂ ′が始まり制御入力信号Ｇが“Ｌ（＝−Ｖ_DDA ）”
から“Ｈ（＝０）”に反転すると、ＰチャネルＭＯＳト
ランジスタ４′がオフからオンに変化するので、Ｐチャ
ネルＭＯＳトランジスタ３′がオンからオフに変化して
も、ＮチャネルＭＯＳトランジスタ１′のドレインの出
力、つまり反転データ出力信号ＮＱが“Ｈ（＝０）”の
状態が保持され、また、ＮチャネルＭＯＳトランジスタ
２′のドレインの出力、つまり、データ出力信号Ｑが
“Ｌ（＝−Ｖ_DDB ）”の状態が保持される。

【００６７】したがって、この期間は、データ入力信号
Ｄが変化しても、データ保持期間Ｔ ₂ ′の直前のデータ
取り込み期間Ｔ₁ ′の最後のデータ入力信号Ｄの状態が
保持される。また、データ保持期間Ｔ₄ ′の直前のデー
タ取り込み期間Ｔ₃ ′の最後（期間Ｔ₃₃′）では、デー
タ入力信号Ｄが“Ｈ（＝０）”となっているので、Ｎチ
ャネルＭＯＳトランジスタ１′がオン、ＮチャネルＭＯ
Ｓトランジスタ２′がオフ、ＰチャネルＭＯＳトランジ
スタ３′，６′，９′，１０′がオン、ＰチャネルＭＯ
Ｓトランジスタ４′，５′，７′，８′がオフとなって
おり、ＮチャネルＭＯＳトランジスタ１′のドレインの
出力、つまり反転データ出力信号ＮＱが“Ｌ（＝−Ｖ
_DDA ）”、ＮチャネルＭＯＳトランジスタ２′のドレイ
ンの出力、つまりデータ出力信号Ｑが“Ｈ（＝０）”と
なっている。この状態でデータ保持期間Ｔ ₄ ′が始まり
制御入力信号Ｇが“Ｌ（＝−Ｖ_DDA ）”から“Ｈ（＝
０）”に反転すると、ＰチャネルＭＯＳトランジスタ
５′がオフからオンに変化するので、ＰチャネルＭＯＳ
トランジスタ６′がオンからオフに変化しても、Ｎチャ
ネルＭＯＳトランジスタ２′のドレインの出力、つまり
データ出力信号Ｑが“Ｈ（＝０）”の状態が保持され、
また、ＮチャネルＭＯＳトランジスタ１′のドレインの
出力、つまり、反転データ出力信号ＮＱが“Ｌ（＝−Ｖ
_DDB ）”の状態が保持される。

【００６８】したがって、この期間は、データ入力信号
Ｄが変化しても、データ保持期間Ｔ ₄ ′の直前のデータ
取り込み期間Ｔ₃ ′の最後のデータ入力信号Ｄの状態が
保持される。この実施例の効果は上述したこの発明の一
実施例と同様である。

【００６９】

【発明の効果】請求項１記載のラッチ回路によれば、第
１および第２のＰチャネルＭＯＳトランジスタと第１な
いし第８のＮチャネルＭＯＳトランジスタとを組み合わ
せることにより、従来例に比べて回路規模を大きくする
ことなく正電圧のレベルシフト機能を持たせることがで
きる。

【００７０】請求項２記載のラッチ回路によれば、第１
および第２のＮチャネルＭＯＳトランジスタと第１ない
し第８のＰチャネルＭＯＳトランジスタとを組み合わせ
ることにより、従来例に比べて回路規模を大きくするこ
となく負電圧のレベルシフト機能を持たせることができ
る。

【図面の簡単な説明】

【図１】この発明の一実施例のレベルシフト機能を有す
るラッチ回路の構成を示す回路図である。

【図２】図１のラッチ回路の動作を示すタイムチャート
である。

【図３】この発明の他の実施例のレベルシフト機能を有
するラッチ回路の構成を示す回路図である。

【図４】図３のラッチ回路の動作を示すタイムチャート
である。

【図５】従来のラッチ回路およびレベルシフタの一例の
構成を示す回路図である。

【図６】図５のラッチ回路の動作を示すタイムチャート
である。

【符号の説明】

１ 第１のＰチャネルＭＯＳトランジスタ ２ 第２のＰチャネルＭＯＳトランジスタ ３ 第１のＮチャネルＭＯＳトランジスタ ４ 第２のＮチャネルＭＯＳトランジスタ ５ 第３のＮチャネルＭＯＳトランジスタ ６ 第４のＮチャネルＭＯＳトランジスタ ７ 第５のＮチャネルＭＯＳトランジスタ ８ 第６のＮチャネルＭＯＳトランジスタ ９ 第７のＮチャネルＭＯＳトランジスタ １０ 第８のＮチャネルＭＯＳトランジスタ １′ 第１のＮチャネルＭＯＳトランジスタ ２′ 第２のＮチャネルＭＯＳトランジスタ ３′ 第１のＰチャネルＭＯＳトランジスタ ４′ 第２のＰチャネルＭＯＳトランジスタ ５′ 第３のＰチャネルＭＯＳトランジスタ ６′ 第４のＰチャネルＭＯＳトランジスタ ７′ 第５のＰチャネルＭＯＳトランジスタ ８′ 第６のＰチャネルＭＯＳトランジスタ ９′ 第７のＰチャネルＭＯＳトランジスタ １０′ 第８のＰチャネルＭＯＳトランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ソースを電源に接続した第１のＰチャネ
   ルＭＯＳトランジスタと、 ソースを前記電源に接続し、ドレインを前記第１のＰチ
   ャネルＭＯＳトランジスタのゲートに接続し、ゲートを
   前記第１のＰチャネルＭＯＳトランジスタのドレインに
   接続した第２のＰチャネルＭＯＳトランジスタと、 ドレインを前記第１のＰチャネルＭＯＳトランジスタの
   ドレインに接続した第１のＮチャネルＭＯＳトランジス
   タと、 ドレインを前記第１のＰチャネルＭＯＳトランジスタの
   ドレインに接続した第２のＮチャネルＭＯＳトランジス
   タと、 ドレインを前記第２のＰチャネルＭＯＳトランジスタの
   ドレインに接続し、ゲートを前記第２のＮチャネルＭＯ
   Ｓトランジスタのゲートに接続した第３のＮチャネルＭ
   ＯＳトランジスタと、 ドレインを前記第２のＰチャネルＭＯＳトランジスタの
   ドレインに接続し、ゲートを前記第１のＮチャネルＭＯ
   Ｓトランジスタのゲートに接続した第４のＮチャネルＭ
   ＯＳトランジスタと、 ドレインを前記第１のＮチャネルＭＯＳトランジスタの
   ソースに接続し、ソースを接地した第５のＮチャネルＭ
   ＯＳトランジスタと、 ドレインを前記第２のＮチャネルＭＯＳトランジスタの
   ソースに接続し、ソースを接地し、ゲートを前記第２の
   ＰチャネルＭＯＳトランジスタのドレインに接続した第
   ６のＮチャネルＭＯＳトランジスタと、 ドレインを前記第３のＮチャネルＭＯＳトランジスタの
   ソースに接続し、ソースを接地し、ゲートを前記第１の
   ＰチャネルＭＯＳトランジスタのドレインに接続した第
   ７のＮチャネルＭＯＳトランジスタと、 ドレインを前記第４のＮチャネルＭＯＳトランジスタの
   ソースに接続し、ソースを接地した第８のＮチャネルＭ
   ＯＳトランジスタとを備え、 前記第５のＮチャネルＭＯＳトランジスタのゲートをデ
   ータ入力信号の入力端子とし、前記第８のＮチャネルＭ
   ＯＳトランジスタのゲートを反転データ入力信号の入力
   端子とし、前記第１および第４のＮチャネルＭＯＳトラ
   ンジスタの共通接続したゲートを制御入力信号の入力端
   子とし、前記第２および第３のＮチャネルＭＯＳトラン
   ジスタの共通接続したゲートを反転制御入力信号の入力
   端子とし、前記第２のＰチャネルＭＯＳトランジスタの
   ドレインをデータ出力信号の出力端子としたラッチ回
   路。
2. 【請求項２】 ソースを電源に接続した第１のＮチャネ
   ルＭＯＳトランジスタと、 ソースを前記電源に接続し、ドレインを前記第１のＮチ
   ャネルＭＯＳトランジスタのゲートに接続し、ゲートを
   前記第１のＮチャネルＭＯＳトランジスタのドレインに
   接続した第２のＮチャネルＭＯＳトランジスタと、 ドレインを前記第１のＮチャネルＭＯＳトランジスタの
   ドレインに接続した第１のＰチャネルＭＯＳトランジス
   タと、 ドレインを前記第１のＮチャネルＭＯＳトランジスタの
   ドレインに接続した第２のＰチャネルＭＯＳトランジス
   タと、 ドレインを前記第２のＮチャネルＭＯＳトランジスタの
   ドレインに接続し、ゲートを前記第２のＰチャネルＭＯ
   Ｓトランジスタのゲートに接続した第３のＰチャネルＭ
   ＯＳトランジスタと、 ドレインを前記第２のＮチャネルＭＯＳトランジスタの
   ドレインに接続し、ゲートを前記第１のＰチャネルＭＯ
   Ｓトランジスタのゲートに接続した第４のＰチャネルＭ
   ＯＳトランジスタと、 ドレインを前記第１のＰチャネルＭＯＳトランジスタの
   ソースに接続し、ソースを接地した第５のＰチャネルＭ
   ＯＳトランジスタと、 ドレインを前記第２のＰチャネルＭＯＳトランジスタの
   ソースに接続し、ソースを接地し、ゲートを前記第２の
   ＮチャネルＭＯＳトランジスタのドレインに接続した第
   ６のＰチャネルＭＯＳトランジスタと、 ドレインを前記第３のＰチャネルＭＯＳトランジスタの
   ソースに接続し、ソースを接地し、ゲートを前記第１の
   ＮチャネルＭＯＳトランジスタのドレインに接続した第
   ７のＰチャネルＭＯＳトランジスタと、 ドレインを前記第４のＰチャネルＭＯＳトランジスタの
   ソースに接続し、ソースを接地した第８のＰチャネルＭ
   ＯＳトランジスタとを備え、 前記第５のＰチャネルＭＯＳトランジスタのゲートをデ
   ータ入力信号の入力端子とし、前記第８のＰチャネルＭ
   ＯＳトランジスタのゲートを反転データ入力信号の入力
   端子とし、前記第１および第４のＰチャネルＭＯＳトラ
   ンジスタの共通接続したゲートを制御入力信号の入力端
   子とし、前記第２および第３のＰチャネルＭＯＳトラン
   ジスタの共通接続したゲートを反転制御入力信号の入力
   端子とし、前記第２のＮチャネルＭＯＳトランジスタの
   ドレインをデータ出力信号の出力端子としたラッチ回
   路。