JPH0823078A - Manufacture of programmable element - Google Patents

Manufacture of programmable element

Info

Publication number
JPH0823078A
JPH0823078A JP6157200A JP15720094A JPH0823078A JP H0823078 A JPH0823078 A JP H0823078A JP 6157200 A JP6157200 A JP 6157200A JP 15720094 A JP15720094 A JP 15720094A JP H0823078 A JPH0823078 A JP H0823078A
Authority
JP
Japan
Prior art keywords
insulating film
programmable element
programming
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6157200A
Other languages
Japanese (ja)
Other versions
JP3206308B2 (en
Inventor
Koji Honda
浩嗣 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15720094A priority Critical patent/JP3206308B2/en
Publication of JPH0823078A publication Critical patent/JPH0823078A/en
Application granted granted Critical
Publication of JP3206308B2 publication Critical patent/JP3206308B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To manufacture a programmable element which deteriorates scarcely in electrical properties by a method wherein a programmable insulating film is prevented from lessening in thickness when etching is carried out in a window region where a programmable element forming region is formed. CONSTITUTION:A silicon oxide film 16 and an amorphous silicon layer 14 located on a programming insulating film 13 inside a window region 18 where a programmable element is manufactured are etched halfway through a dry etching method and then etched to the end through a wet etching method, whereby the ground programming insulating film 13 is prevented from lessening in thickness due to etching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に
組み込まれた電気的にプログラム可能なプログラマブル
素子の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electrically programmable programmable element incorporated in a semiconductor integrated circuit device.

【0002】[0002]

【従来の技術】半導体集積回路装置のうち、使用者が購
入した後に内容を電気的に書き込むことのできる、いわ
ゆるPROM(Programmable ROM)は、望む内容のRO
M(Read Only Memory)がただちに得られるためにひろ
く用いられている。
2. Description of the Related Art Among semiconductor integrated circuit devices, a so-called PROM (Programmable ROM) in which contents can be electrically written after a user purchases is an RO with desired contents.
M (Read Only Memory) is widely used because it can be obtained immediately.

【0003】また論理回路の分野においても、やはり使
用者が購入した後に内容を電気的に書き込むことのでき
る、いわゆるPLD(Programmable Logic Device)
が類似の目的で用いられている。PROMやPLDを構
成するためには、外部から記憶内容が電気的に書き込
め、かつ電源を切ってもその記憶内容が保持されるよう
なプログラマブル素子を用いる必要がある。
Also in the field of logic circuits, the so-called PLD (Programmable Logic Device), in which the content can be electrically written after the user purchases it, is also possible.
Are used for similar purposes. In order to configure a PROM or PLD, it is necessary to use a programmable element in which the stored contents can be electrically written from the outside and the stored contents are retained even when the power is turned off.

【0004】従来、このようなプログラマブル素子の製
造方法は、たとえば以下のようなものであった。図2
(a)〜(d)は従来例のプログラマブル素子の製造方
法を示す図であり、これを参照して説明する。
Conventionally, the method of manufacturing such a programmable element has been, for example, as follows. Figure 2
(A)-(d) is a figure which shows the manufacturing method of the programmable element of a prior art example, and demonstrates it with reference to this.

【0005】まず、図2(a)に示すように、シリコン
酸化膜1上に位置する配線層2上に、既存の減圧気相成
長法によりプログラム用絶縁膜3を形成した後、フォト
レジスト層4を形成し、既存のリソグラフィー技術およ
びドライエッチング技術を用いてプログラム用絶縁膜3
および配線層2をパターンニングする。
First, as shown in FIG. 2A, an insulating film 3 for programming is formed on the wiring layer 2 located on the silicon oxide film 1 by the existing low pressure vapor deposition method, and then a photoresist layer is formed. 4 and the insulating film 3 for programming is formed by using the existing lithography technology and dry etching technology.
And the wiring layer 2 is patterned.

【0006】続いて、図2(b)に示すように、フォト
レジスト層4を除去し、既存の気相成長技術を用いて層
間絶縁膜5を形成した後、フォトレジスト層6を形成
し、同じく既存のリソグラフィー技術およびドライエッ
チング技術を用いてプログラマブル素子を作製する窓領
域7の窓エッチングを行う。
Subsequently, as shown in FIG. 2B, the photoresist layer 4 is removed, an interlayer insulating film 5 is formed by using the existing vapor phase growth technique, and then a photoresist layer 6 is formed. Similarly, the existing lithography technique and dry etching technique are used to perform the window etching of the window region 7 for manufacturing the programmable element.

【0007】そして、図2(c)に示すように、フォト
レジスト層6を除去し、既存のスパッタ技術を用いて配
線層8を形成した後、フォトレジスト層9を形成し、同
じく既存のリソグラフィー技術およびドライエッチング
技術を用いて配線層8をパターンニングする。
Then, as shown in FIG. 2C, the photoresist layer 6 is removed, the wiring layer 8 is formed by using the existing sputtering technique, and then the photoresist layer 9 is formed. The wiring layer 8 is patterned by using the technique and the dry etching technique.

【0008】最後に、図2(d)に示すように、フォト
レジスト層9を除去することによって、配線層2を下部
電極、配線層8を上部電極とするプログラマブル素子を
作製する。
Finally, as shown in FIG. 2D, the photoresist layer 9 is removed to produce a programmable element having the wiring layer 2 as a lower electrode and the wiring layer 8 as an upper electrode.

【0009】プログラミングは、下部電極と上部電極と
の間に15〜20Vの電圧を印加し、プログラム用絶縁
膜3の絶縁を破壊することによって行われる。
Programming is performed by applying a voltage of 15 to 20 V between the lower electrode and the upper electrode to break the insulation of the programming insulating film 3.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記の
ような従来例のプログラマブル素子の製造方法において
は、プログラマブル素子を作製する窓領域7の部分のエ
ッチングをドライエッチング法のみで行うため、層間絶
縁膜5の直下に位置するプログラム用絶縁膜3がドライ
エッチングの後半にエッチングされて薄くなり、その電
気的特性が劣化するという欠点を有していた。
However, in the conventional method for manufacturing a programmable element as described above, since the etching of the window region 7 for manufacturing the programmable element is performed only by the dry etching method, the interlayer insulating film is formed. The program insulating film 3 located immediately below 5 has a drawback that it is thinned by being etched in the latter half of the dry etching and its electrical characteristics are deteriorated.

【0011】本発明は、上記従来の問題点を解決するも
ので、プログラム用絶縁膜の電気的特性劣化を防止し
た、より高品質なるプログラマブル素子を提供すること
を目的とする。
An object of the present invention is to solve the above-mentioned conventional problems and to provide a programmable element of higher quality which prevents deterioration of the electrical characteristics of the programming insulating film.

【0012】[0012]

【課題を解決するための手段】上記のような課題を解決
するための本発明のプログラマブル素子の製造方法は、
半導体基板上もしくは配線上に形成されたプログラム用
絶縁膜を電気的に破壊させて書き込みを行うプログラマ
ブル素子の製造方法において、プログラマブル素子を作
製する窓領域内でかつプログラム用絶縁膜上に位置する
絶縁膜を、ドライエッチング法とウエットエッチング法
との二種類のエッチング技術を用いて除去する工程を有
する。
A method of manufacturing a programmable element according to the present invention for solving the above-mentioned problems, comprises:
In a method of manufacturing a programmable element in which a programming insulating film formed on a semiconductor substrate or a wiring is electrically broken down to perform writing, insulation located in a window region for manufacturing the programmable element and on the programming insulating film There is a step of removing the film by using two kinds of etching techniques, a dry etching method and a wet etching method.

【0013】また、プログラム用絶縁膜の上面部に接し
て非晶質シリコン層を形成する工程を有する。
The method also includes the step of forming an amorphous silicon layer in contact with the upper surface of the program insulating film.

【0014】[0014]

【作用】上記本発明の構成によれば、プログラマブル素
子を作製する窓領域内でかつプログラム用絶縁膜上に位
置する絶縁膜を、ドライエッチング法およびウエットエ
ッチング法の二種類のエッチング技術を用いて除去する
工程を有することで、プログラム用絶縁膜の選択比はド
ライエッチング法よりウエットエッチング法の方が大き
くとれるので、窓領域底部の径の広がりを抑えつつ下地
のプログラム用絶縁膜のドライエッチングによる薄膜化
を防止することができ、プログラム用絶縁膜の耐圧低下
等の電気的特性劣化を抑えることができる。
According to the above-described structure of the present invention, the insulating film located in the window region for forming the programmable element and on the program insulating film is formed by using two kinds of etching techniques, that is, the dry etching method and the wet etching method. Since the wet etching method has a larger selection ratio of the program insulating film than the dry etching method due to the removal step, the dry etching of the underlying program insulating film can be performed while suppressing the expansion of the diameter of the bottom of the window region. It is possible to prevent thinning, and it is possible to suppress deterioration of electrical characteristics such as reduction of withstand voltage of the programming insulating film.

【0015】[0015]

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0016】図1(a)〜(f)は、本発明の実施例に
おけるプログラマブル素子の製造方法を示すものであ
る。
1 (a) to 1 (f) show a method of manufacturing a programmable element in an embodiment of the present invention.

【0017】絶縁膜として、ここではシリコン酸化膜ま
たは非晶質シリコンを用いる。まず、図1(a)に示す
ように、たとえば既存の気相成長法により形成された約
600nmの第1のシリコン酸化膜11上に、アルミニ
ウム層と、その上に窒化チタン層が積層された厚さ約7
00nmの配線層12が形成されている。その上に、既
存の気相成長法によりシリコン窒化膜、非晶質シリコン
膜、およびシリコン窒化膜が順次積層された構造の、厚
さ約90nm程度のプログラム用絶縁膜13を形成す
る。さらにプログラム用絶縁膜13の上に同じく既存の
気相成長法により別の非晶質シリコン層14を約10n
m形成する。その後、非晶質シリコン層14上に第1の
フォトレジスト層15を形成し、既存のリソグラフィー
技術およびドライエッチング技術を用いて、非晶質シリ
コン層14、プログラム用絶縁膜13、および配線層1
2をパターンニングする。
As the insulating film, a silicon oxide film or amorphous silicon is used here. First, as shown in FIG. 1A, for example, an aluminum layer and a titanium nitride layer are laminated on the first silicon oxide film 11 of about 600 nm formed by the existing vapor phase growth method. Thickness about 7
The wiring layer 12 having a thickness of 00 nm is formed. A program insulating film 13 having a thickness of about 90 nm and having a structure in which a silicon nitride film, an amorphous silicon film, and a silicon nitride film are sequentially stacked is formed thereon by an existing vapor deposition method. Further, another amorphous silicon layer 14 of about 10 n is also formed on the program insulating film 13 by the existing vapor phase growth method.
m. Then, the first photoresist layer 15 is formed on the amorphous silicon layer 14, and the amorphous silicon layer 14, the programming insulating film 13, and the wiring layer 1 are formed by using the existing lithography technique and dry etching technique.
Pattern 2.

【0018】次に、図1(b)に示すように、フォトレ
ジスト層15を除去した後、たとえばプラズマ気相成長
法によって第2のシリコン酸化膜16を約650nmの
厚さに成長させ、さらに第2のシリコン酸化膜16上に
第2のフォトレジスト層17を形成し、既存のリソグラ
フィー技術を用いてプログラマブル素子を作製する窓領
域18をパターンニングする。
Next, as shown in FIG. 1B, after removing the photoresist layer 15, a second silicon oxide film 16 is grown to a thickness of about 650 nm by, for example, a plasma vapor deposition method, and further. A second photoresist layer 17 is formed on the second silicon oxide film 16, and a window region 18 for forming a programmable element is patterned by using the existing lithography technique.

【0019】続いて、図1(c)に示すように、プログ
ラマブル素子を作製する窓領域18内でかつプログラム
用絶縁膜13の上に位置する絶縁膜である非晶質シリコ
ン層14と第2のシリコン酸化膜16のうち、第2のシ
リコン酸化膜16をドライエッチング法を用いてエッチ
ングする。本実施例では、このとき、非晶質シリコン層
14はドライエッチング時のエッチングストップ層とし
て作用する。
Subsequently, as shown in FIG. 1C, the amorphous silicon layer 14 which is an insulating film located in the window region 18 for manufacturing the programmable element and on the programming insulating film 13 and the second The second silicon oxide film 16 of the silicon oxide film 16 is etched by a dry etching method. In this embodiment, at this time, the amorphous silicon layer 14 acts as an etching stop layer during dry etching.

【0020】そして、図1(d)に示すように、ウエッ
トエッチング法を用いて残った絶縁膜である非晶質シリ
コン層14をエッチングして、プログラマブル素子を作
製する窓領域18の窓エッチングを完了する。本実施例
では、このとき、ウエットエッチング液に対する非晶質
シリコン層14とプログラム用絶縁膜13との選択比は
十分に大きいので、プログラム用絶縁膜13はほとんど
エッチングされない。
Then, as shown in FIG. 1 (d), the remaining amorphous silicon layer 14 which is an insulating film is etched by using a wet etching method to etch the window region 18 for forming a programmable element. Complete. In this embodiment, at this time, the selection ratio between the amorphous silicon layer 14 and the programming insulating film 13 with respect to the wet etching solution is sufficiently large, so that the programming insulating film 13 is hardly etched.

【0021】その後、図1(e)に示すように、第2の
フォトレジスト層17を除去し、既存のスパッタ技術を
用いてたとえば窒化チタン層上にアルミニウム層が積層
された厚さ約600nmの第二の配線層19を形成した
後、第3のフォトレジスト層20を形成し、同じく既存
のリソグラフィー技術およびドライエッチング技術を用
いて第2の配線層19をパターンニングする。
Then, as shown in FIG. 1 (e), the second photoresist layer 17 is removed, and an aluminum layer is laminated on the titanium nitride layer, for example, using an existing sputtering technique to have a thickness of about 600 nm. After forming the second wiring layer 19, the third photoresist layer 20 is formed, and the second wiring layer 19 is patterned by using the existing lithography technique and dry etching technique.

【0022】最後に、図1(f)に示すように、第3の
フォトレジスト層20を除去することによって、配線層
12を下部電極、第2の配線層19を上部電極とするプ
ログラマブル素子を作製する。
Finally, as shown in FIG. 1 (f), the third photoresist layer 20 is removed to form a programmable element having the wiring layer 12 as a lower electrode and the second wiring layer 19 as an upper electrode. Create.

【0023】以上のような方法で作製されたプログラマ
ブル素子は、先に述べたように窓エッチング時のドライ
エッチングによりプログラム用絶縁膜13が直接エッチ
ングされることがないので、プログラム用絶縁膜13の
薄膜化を防止することができ、その結果、10〜15V
程度の安定した耐圧を持つプログラマブル素子を作製す
ることができるようになる。
In the programmable element manufactured by the above method, the program insulating film 13 is not directly etched by the dry etching at the time of window etching as described above. Thin film can be prevented, resulting in 10-15V
It becomes possible to manufacture a programmable element having a stable breakdown voltage.

【0024】なお、上記の実施例で用いたシリコン酸化
膜11、プログラマブル素子の配線層12、プログラム
用絶縁膜13、非晶質シリコン層14、第2のシリコン
酸化膜16、および第2の配線層19の具体的膜厚ある
いは形成方法、配線層12、および第2の配線層19の
材質は必ずしも実施例の構成に従う必要はない。また、
非晶質シリコン層14も必ずしも実施例のように形成す
る必要はなく、形成しなくてもよい。またさらに、プロ
グラム用絶縁膜13も必ずしも実施例の構成のように配
線層12上に形成する必要はなく、半導体基板上に形成
された拡散層上に形成してもよい。
The silicon oxide film 11, the wiring layer 12 of the programmable element, the program insulating film 13, the amorphous silicon layer 14, the second silicon oxide film 16, and the second wiring used in the above embodiments. The specific film thickness or forming method of the layer 19, the wiring layer 12, and the material of the second wiring layer 19 do not necessarily have to follow the configuration of the embodiment. Also,
The amorphous silicon layer 14 does not necessarily have to be formed as in the embodiment, and may not be formed. Furthermore, the programming insulating film 13 does not necessarily have to be formed on the wiring layer 12 as in the configuration of the embodiment, but may be formed on the diffusion layer formed on the semiconductor substrate.

【0025】[0025]

【発明の効果】本発明は、プログラマブル素子を作製す
る窓領域内でかつプログラム用絶縁膜上に位置する絶縁
膜を、最初にドライエッチング法で途中までエッチング
し、残りをウエットエッチング法でエッチングすること
により、下地のプログラム用絶縁膜のドライエッチング
による薄膜化を防止した結果、プログラム用絶縁膜の電
気的特性劣化を防止した、より高品質なるプログラマブ
ル素子の製造方法を提供するものである。
According to the present invention, the insulating film located in the window region for forming the programmable element and on the insulating film for programming is first etched halfway by the dry etching method and the rest is etched by the wet etching method. As a result, it is possible to provide a method of manufacturing a programmable element of higher quality, which prevents the underlying insulating film for programming from being thinned by dry etching and prevents deterioration of the electrical characteristics of the insulating film for programming.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のプログラマブル素子の製造方法の一実
施例を示す断面図
FIG. 1 is a cross-sectional view showing an embodiment of a method of manufacturing a programmable element according to the present invention.

【図2】従来例のプログラマブル素子の製造方法を示す
断面図
FIG. 2 is a cross-sectional view showing a method of manufacturing a conventional programmable element.

【符号の説明】[Explanation of symbols]

1 シリコン酸化膜 2 配線層 3 プログラム用絶縁膜 4 フォトレジスト層 5 層間絶縁膜 6 フォトレジスト層 7 窓領域 8 配線層 9 フォトレジスト層 11 シリコン酸化膜 12 配線層 13 プログラム用絶縁膜 14 非晶質シリコン層 15 フォトレジスト層 16 シリコン酸化膜 17 フォトレジスト層 18 窓領域 19 配線層 20 フォトレジスト層 DESCRIPTION OF SYMBOLS 1 Silicon oxide film 2 Wiring layer 3 Insulating film for programming 4 Photoresist layer 5 Interlayer insulating film 6 Photoresist layer 7 Window region 8 Wiring layer 9 Photoresist layer 11 Silicon oxide film 12 Wiring layer 13 Insulating film for programming 14 Amorphous Silicon layer 15 Photoresist layer 16 Silicon oxide film 17 Photoresist layer 18 Window region 19 Wiring layer 20 Photoresist layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上もしくは配線上に形成され
たプログラム用絶縁膜を電気的に破壊させて書き込みを
行うプログラマブル素子の製造方法であって、前記プロ
グラマブル素子を作製する窓領域内でかつ前記プログラ
ム用絶縁膜上に位置する絶縁膜を、ドライエッチング法
とウエットエッチング法との二種類のエッチング技術を
用いて除去する工程を有することを特徴とするプログラ
マブル素子の製造方法。
1. A method of manufacturing a programmable element, in which a programming insulating film formed on a semiconductor substrate or a wiring is electrically destroyed to perform writing, in a window region for manufacturing the programmable element and in the window region. A method of manufacturing a programmable element, which comprises a step of removing an insulating film located on a program insulating film by using two kinds of etching techniques, a dry etching method and a wet etching method.
【請求項2】 前記プログラム用絶縁膜の上面部に接し
て非晶質シリコン層を形成する工程を有することを特徴
とする請求項1記載のプログラマブル素子の製造方法。
2. The method of manufacturing a programmable element according to claim 1, further comprising the step of forming an amorphous silicon layer in contact with an upper surface portion of the programming insulating film.
JP15720094A 1994-07-08 1994-07-08 Manufacturing method of programmable element Expired - Fee Related JP3206308B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15720094A JP3206308B2 (en) 1994-07-08 1994-07-08 Manufacturing method of programmable element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15720094A JP3206308B2 (en) 1994-07-08 1994-07-08 Manufacturing method of programmable element

Publications (2)

Publication Number Publication Date
JPH0823078A true JPH0823078A (en) 1996-01-23
JP3206308B2 JP3206308B2 (en) 2001-09-10

Family

ID=15644397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15720094A Expired - Fee Related JP3206308B2 (en) 1994-07-08 1994-07-08 Manufacturing method of programmable element

Country Status (1)

Country Link
JP (1) JP3206308B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123864A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Memory device
TWI411095B (en) * 2005-09-29 2013-10-01 Semiconductor Energy Lab Memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123864A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Memory device
TWI411095B (en) * 2005-09-29 2013-10-01 Semiconductor Energy Lab Memory device

Also Published As

Publication number Publication date
JP3206308B2 (en) 2001-09-10

Similar Documents

Publication Publication Date Title
US7915122B2 (en) Self-aligned cell integration scheme
US20020182835A1 (en) Method for manufacturing contacts for a Chalcogenide memory device
JP2001035841A (en) Wet etching process of perovskite ferrodielectric material and solution
US6716756B2 (en) Method for forming capacitor of semiconductor device
JP2004023104A (en) Metal insulator metal capacitor and its manufacturing method
JPH0823078A (en) Manufacture of programmable element
US20080102595A1 (en) Etching method for manufacturing semiconductor device
US6657277B1 (en) Method for forming antifuse via structure
KR100258880B1 (en) Method for manufacturing semiconductor device
US7338610B2 (en) Etching method for manufacturing semiconductor device
US6803301B2 (en) Fuse configuration with modified capacitor border layout for a semiconductor storage device
KR20000011198A (en) Semiconductor device and method of producing the same
US6878601B1 (en) Method for fabricating a capacitor containing metastable polysilicon
KR100333644B1 (en) A method for forming storage node in semiconductor device using selective hemi-spherical silicon grain
KR100611782B1 (en) Capacitor with single crystal tantalum oxide and method for manufacturing the same
KR100311499B1 (en) Method for manufacturing capacitor in semiconductor device
KR100537195B1 (en) Capacitor Manufacturing Method of Semiconductor Memory Device
KR100622756B1 (en) Method for fabricating capacitor of semiconductor device
KR100280807B1 (en) Manufacturing Method of Semiconductor Device
JPH01186657A (en) Manufacture of semiconductor device
KR100400282B1 (en) Method for fabricating capacitor of semiconductor device
JPH08264653A (en) Antifuse element and manufacture thereof
JP2000232064A (en) Manufacture of semiconductor integrated circuit
KR19990085760A (en) Capacitor Manufacturing Method
JPH10112505A (en) Programmable element and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees