JPH0823047A - Bga type semiconductor device - Google Patents

Bga type semiconductor device

Info

Publication number
JPH0823047A
JPH0823047A JP6154511A JP15451194A JPH0823047A JP H0823047 A JPH0823047 A JP H0823047A JP 6154511 A JP6154511 A JP 6154511A JP 15451194 A JP15451194 A JP 15451194A JP H0823047 A JPH0823047 A JP H0823047A
Authority
JP
Japan
Prior art keywords
substrate
pad
hole
ball
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6154511A
Other languages
Japanese (ja)
Other versions
JP3166490B2 (en
Inventor
Toyohiko Kumakura
倉 豊 彦 熊
Mamoru Onda
田 護 御
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15585855&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0823047(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP15451194A priority Critical patent/JP3166490B2/en
Publication of JPH0823047A publication Critical patent/JPH0823047A/en
Application granted granted Critical
Publication of JP3166490B2 publication Critical patent/JP3166490B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Abstract

PURPOSE:To obtain the title semiconductor device which is corresponded with a multipin formation and high speed operation of LSI chip by a method wherein a wiring pad, formed on one surface of a substrate, and a ball pad, formed on the other surface of the substrate, are electrically connected. CONSTITUTION:A through hole 12 is perforated in a substrate 11, a wiring pad 14 and a wiring pattern, extended from the wiring pads 14, are formed on one side of the substrate 11, and ball pads 16 are formed on the other side of the substrate 11. Also, ring-like bumps 20 are formed on the ball pads 16, and the wiring pads 14, formed on one side of the substrate 11, and the ball pads 16, formed on the other side of the substrate 11, are electrically connected with each other by filling conductive resin 18 in the through hole perforated on the substrate 11. As above-mentioned, multipin formation and high-speed operation of an LSI chip can be accomplished.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、BGA(ボール・グリ
ッド・アレイ)型半導体装置に関し、詳しくは、広く産
業用または民生用に使用されるコンピュータや電子機器
に組み込まれるLSIチップ、VLSIチップに適用さ
れるBGA型半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA (ball grid array) type semiconductor device, and more particularly to an LSI chip or a VLSI chip incorporated in a computer or electronic equipment widely used for industrial or consumer use. The present invention relates to an applied BGA type semiconductor device.

【0002】[0002]

【従来の技術】LSIチップが高集積化されるに伴い、
このLSIチップを搭載するパッケージが多ピン化され
るとともに、伝送される信号も高速化されている。従来
より、このような多端子LSIチップに対応するパッケ
ージとしては、QFPやPGA型パッケージが広く用い
られている。
2. Description of the Related Art As LSI chips are highly integrated,
The package mounting this LSI chip has a large number of pins, and the speed of signals transmitted is increasing. Conventionally, QFP and PGA type packages have been widely used as packages for such multi-terminal LSI chips.

【0003】しかしながら、上述するQFPに用いられ
るリードフレームのピン・ピッチは、最小でも0.3m
mまでに微細化するのが限界であり、このため実用的な
QFPの外形サイズを考慮すれば、300〜400ピン
程度が上限であると考えられる。従って、近い将来には
400〜700ピン程度のパッケージを対象として検討
を開始しなければならないが、上述するようにQFPで
はこれに対応することは困難な状況である。また、LS
Iチップは、その処理速度も年々高速化されているの
で、パッケージのリード部を伝送される信号波形にも歪
みのないものが要求されているが、QFPは多ピン化さ
れるに応じて、LSIチップの電極パッドからパッケー
ジの外部接続端子までが長くなるので、どうしても高速
化が進むと信号波形の伝送特性が劣化するという問題点
があった。
However, the lead frame used in the above-mentioned QFP has a pin pitch of at least 0.3 m.
There is a limit to the miniaturization up to m, and therefore considering the practical external size of the QFP, it is considered that the upper limit is about 300 to 400 pins. Therefore, in the near future, studies should be started for packages of about 400 to 700 pins, but as mentioned above, it is difficult for QFP to deal with this. Also, LS
Since the processing speed of the I chip is increasing year by year, it is required that the signal waveform transmitted through the lead portion of the package is not distorted. However, as the QFP becomes multi-pin, Since the length from the electrode pad of the LSI chip to the external connection terminal of the package becomes long, there is a problem that the transmission characteristic of the signal waveform deteriorates as the speed increases.

【0004】一方、PGA型パッケージは、大型コンピ
ュータに組み込まれるパッケージを主体として検討が加
えられてきた。このPGA型パッケージは、構造的には
BGA型パッケージとの共通点も多いが、BGA型パッ
ケージと最も違う点は、BGA型パッケージの外部接続
端子がはんだボール等であるのに対し、PGA型パッケ
ージの外部接続端子はピンであることである。また、こ
のPGA型パッケージをプリント基板等に実装するに
は、通常、プリント基板側に用意したソケットにPGA
型パッケージのピンを差し込んで電気的接続を行ってい
るが、このため、PGA型パッケージを実装するソケッ
トが非常に微細な構造となり、ソケットの製作限界から
PGA型パッケージのピン・ピッチが決定され、QFP
と同様にピン・ピッチに制限があるという問題点があっ
た。
On the other hand, the PGA type package has been studied mainly for a package incorporated in a large computer. This PGA type package has many structural common points with the BGA type package, but the most different point from the BGA type package is that the external connection terminals of the BGA type package are solder balls and the like, whereas the PGA type package is The external connection terminal of is that it is a pin. Further, in order to mount this PGA type package on a printed circuit board or the like, the PGA package is usually placed in a socket prepared on the printed circuit board side.
The pins of the die package are inserted to make electrical connection. Therefore, the socket for mounting the PGA package has a very fine structure, and the pin pitch of the PGA package is determined from the manufacturing limit of the socket. QFP
As with the above, there was a problem that the pin pitch was limited.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、多ピン
化、特に300〜700ピンの多ピン化に対応すること
ができるとともに、LSIチップの高速動作にも対応す
ることができるBGA型半導体装置を提供することにあ
る。
SUMMARY OF THE INVENTION The object of the present invention is to solve various problems based on the above-mentioned prior art, and to cope with the increase in the number of pins, particularly in the range of 300 to 700 pins, and to achieve LSI. It is an object of the present invention to provide a BGA type semiconductor device that can handle high-speed chip operation.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第1態様のBGA型半導体装置は、複数の
スルーホールがアレイ状に開孔された絶縁性を有する基
板と、この基板に開孔されたスルーホールの内部に充填
された導電性樹脂と、前記基板の片面側のスルーホール
の外周部に形成された配線パッドと、この配線パッドか
ら延在する配線パターンと、前記基板の他面側のスルー
ホールの外周部に形成されたボールパッドと、このボー
ルパッド上に形成されたリング状バンプ、あるいは前記
スルーホールを含むボールパッド上に形成されたボール
状バンプとを備えることを特徴とするBGA型半導体装
置を提供するものである。
In order to achieve the above object, a BGA type semiconductor device according to the first aspect of the present invention comprises an insulating substrate having a plurality of through holes formed in an array, and A conductive resin filled inside a through hole formed in a substrate, a wiring pad formed on the outer peripheral portion of the through hole on one side of the substrate, a wiring pattern extending from the wiring pad, and A ball pad formed on the outer peripheral portion of the through hole on the other surface of the substrate, and a ring-shaped bump formed on the ball pad or a ball-shaped bump formed on the ball pad including the through hole. The present invention provides a BGA type semiconductor device characterized by the above.

【0007】また、本発明の第2態様のBGA型半導体
装置は、複数のスルーホールがアレイ状に開孔された絶
縁性を有する基板と、この基板に開孔されたスルーホー
ルの壁面に形成されためっきと、前記基板の片面側のス
ルーホールの外周部に形成された配線パッドと、この配
線パッドから延在する配線パターンと、前記基板の他面
側のスルーホールの外周部に形成されたボールパッド
と、このボールパッド上に形成されたリング状バンプ、
あるいは前記スルーホールを含むボールパッド上に形成
されたボール状バンプとを備えることを特徴とするBG
A型半導体装置を提供するものである。
In the BGA type semiconductor device according to the second aspect of the present invention, a substrate having an insulating property in which a plurality of through holes are opened in an array, and a wall surface of the through holes formed in the substrate are formed. Plating, the wiring pad formed on the outer peripheral portion of the through hole on one side of the substrate, the wiring pattern extending from the wiring pad, and the outer peripheral portion of the through hole on the other surface side of the substrate. Ball pad and a ring-shaped bump formed on this ball pad,
Alternatively, a ball-shaped bump formed on a ball pad including the through hole is provided.
An A-type semiconductor device is provided.

【0008】また、本発明の第3態様のBGA型半導体
装置は、複数のスルーホールがアレイ状に開孔された絶
縁性を有する基板と、この基板に開孔されたスルーホー
ルの壁面に形成されためっきと、このめっきが形成され
たスルーホールの内部に充填された導電性樹脂と、前記
基板の片面側のスルーホールの外周部に形成された配線
パッドと、この配線パッドから延在する配線パターン
と、前記基板の他面側のスルーホールの外周部に形成さ
れたボールパッドと、このボールパッド上に形成された
リング状バンプ、あるいは前記スルーホールを含むボー
ルパッド上に形成されたボール状バンプとを備えること
を特徴とするBGA型半導体装置を提供するものであ
る。
In the BGA type semiconductor device according to the third aspect of the present invention, a substrate having an insulating property in which a plurality of through holes are opened in an array form and a wall surface of the through holes formed in the substrate are formed. Plating, the conductive resin filled in the through hole formed with the plating, the wiring pad formed on the outer peripheral portion of the through hole on one side of the substrate, and extending from the wiring pad A wiring pattern, a ball pad formed on the outer peripheral portion of the through hole on the other side of the substrate, a ring-shaped bump formed on the ball pad, or a ball formed on the ball pad including the through hole. And a bump-shaped bump.

【0009】さらに、本発明の第4態様のBGA型半導
体装置は、複数のスルーホールがアレイ状に開孔された
絶縁性を有する基板と、この基板に開孔されたスルーホ
ールの壁面に形成されためっきと、このめっきが形成さ
れたスルーホールの内部に充填された導電性樹脂と、前
記基板の片面側の導電性樹脂が充填されたスルーホール
の直上に形成された配線パッドと、この配線パッドから
延在する配線パターンと、前記基板の他面側の導電性樹
脂が充填されたスルーホールの直下に形成されたボール
パッドと、このボールパッド上に形成されたボール状バ
ンプとを備えることを特徴とするBGA型半導体装置を
提供するものである。
Further, in the BGA type semiconductor device according to the fourth aspect of the present invention, a plurality of through holes are formed in an insulating substrate in an array, and an insulating substrate is formed on the wall surface of the through holes. Plating, a conductive resin filled inside the through hole formed with this plating, a wiring pad formed immediately above the through hole filled with the conductive resin on one side of the substrate, and A wiring pattern extending from the wiring pad, a ball pad formed immediately below a through hole filled with a conductive resin on the other surface of the substrate, and a ball-shaped bump formed on the ball pad. The present invention provides a BGA type semiconductor device characterized by the above.

【0010】[0010]

【発明の作用】本発明のBGA型半導体装置は、LSI
チップを搭載するパッケージの外部接続端子、即ち、プ
リント基板やMCM(マルチ・チップ・モジュール)基
板等との接続端子として、BGA(ボール・グリッド・
アレイ)を適用したもので、基板の片面には、基板に開
孔されたスルーホールの直上に配線パッドと、この配線
パッドとLSIチップの電極パッド等とを接続する配線
パターンだけを形成し、基板の他面には、基板に開孔さ
れたスルーホールの直下にボールパッドと、このボール
パッド上に外部接続端子となるバンプとを形成し、基板
に開孔されたスルーホールを介して、基板の片面に形成
された配線パッドと、基板の他面に形成されたボールパ
ッドとを、互いに電気的に接続したものである。
The BGA type semiconductor device of the present invention is an LSI
As an external connection terminal of a package on which a chip is mounted, that is, a connection terminal with a printed circuit board or an MCM (multi-chip module) board, a BGA (ball grid,
Array) is applied, and on one surface of the substrate, only a wiring pad is formed immediately above the through hole opened in the substrate, and only a wiring pattern for connecting the wiring pad and the electrode pad of the LSI chip is formed. On the other surface of the substrate, a ball pad and a bump to be an external connection terminal are formed on the ball pad immediately below the through hole opened in the substrate, and through the through hole opened in the substrate, A wiring pad formed on one surface of the substrate and a ball pad formed on the other surface of the substrate are electrically connected to each other.

【0011】ここで、本発明の第1態様のBGA型半導
体装置は、基板の片面に形成された配線パッドと、基板
の他面に形成されたボールパッドとを、互いに電気的に
接続するために、スルーホールの内部に導電性樹脂、例
えば、銅粉を混在した銅ペースト等を充填したものであ
る。同様に、本発明の第2態様のBGA型半導体装置で
は、スルーホールの壁面にめっきを施し、本発明の第3
および第4態様のBGA型半導体装置では、スルーホー
ルの壁面にめっきを施し、さらにこのめっきが施された
スルーホールに導電性樹脂を充填したものである。ま
た、本発明の第4態様のBGA型半導体装置において
は、上述する配線パッドおよびボールパッドを形成する
際に、スルーホールに充填された導電性樹脂にめっきを
施し、配線パッドおよびボールパッドの平坦度を向上さ
せたものである。
In the BGA type semiconductor device according to the first aspect of the present invention, the wiring pad formed on one surface of the substrate and the ball pad formed on the other surface of the substrate are electrically connected to each other. Further, the through hole is filled with a conductive resin, for example, a copper paste mixed with copper powder. Similarly, in the BGA type semiconductor device according to the second aspect of the present invention, the wall surface of the through hole is plated, and the third aspect of the present invention is provided.
In the BGA type semiconductor device of the fourth aspect, the wall surface of the through hole is plated, and the plated through hole is filled with a conductive resin. Further, in the BGA type semiconductor device of the fourth aspect of the present invention, when the wiring pad and the ball pad described above are formed, the conductive resin filled in the through hole is plated to flatten the wiring pad and the ball pad. It is an improved version.

【0012】従って、基板に碁盤目状にスルーホールを
開孔し、このスルーホールの直下にボールパッドを形成
し、このボールパッド上に外部接続端子となるバンプを
形成するので、バンプのピッチを最小にすることがで
き、基板のサイズを最小にすることができる。また、基
板の片面には、LSIチップの電極とスルーホールの直
上に形成された配線パッドとを接続する配線パターンだ
けを形成し、基板の他面には、スルーホールの直下にボ
ールパッドが形成され、このボールパッド上にバンプが
形成されているので、配線パターン設計の自由度が高
く、LSIチップの電極パッドからバンプまでの距離を
最短にすることができるので、LSIチップの高速動作
に伴う信号の伝送特性を改善することができ、ノイズに
よる信号の伝送特性の劣化を防止することができる。
Therefore, since the through holes are formed in a grid pattern on the substrate, the ball pads are formed immediately below the through holes, and the bumps serving as the external connection terminals are formed on the ball pads. It can be minimized and the size of the substrate can be minimized. Also, only a wiring pattern for connecting the electrodes of the LSI chip and the wiring pad formed directly above the through hole is formed on one surface of the substrate, and a ball pad is formed immediately below the through hole on the other surface of the substrate. Since the bumps are formed on the ball pads, the degree of freedom in designing the wiring pattern is high, and the distance from the electrode pads of the LSI chip to the bumps can be minimized. The signal transmission characteristics can be improved, and the deterioration of the signal transmission characteristics due to noise can be prevented.

【0013】[0013]

【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明のBGA型半導体装置を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The BGA type semiconductor device of the present invention will be described in detail below with reference to the preferred embodiments shown in the accompanying drawings.

【0014】図1(a)は、本発明の第1態様のBGA
型半導体装置の一実施例の部分断面図である。同図に示
すBGA型半導体装置10において、基板11にはスル
ーホール12が開孔され、この基板11の片面側には配
線パッド14と、この配線パッド14から延在する配線
パターン(図示せず)とが形成され、同様に、この基板
11の他面側にはボールパッド16が形成されている。
また、このボールパッド16上にはリング状バンプ20
が形成され、基板11の片面側に形成された配線パッド
14と、基板11の他面側に形成されたボールパッド1
6とは、基板11に開孔されたスルーホール12に導電
性樹脂18を充填することにより、互いに電気的に接続
されている。
FIG. 1A shows a BGA according to the first embodiment of the present invention.
FIG. 3 is a partial cross-sectional view of an example of a semiconductor device. In the BGA type semiconductor device 10 shown in the same figure, a through hole 12 is opened in a substrate 11, a wiring pad 14 is formed on one side of the substrate 11, and a wiring pattern extending from the wiring pad 14 (not shown). ) Is formed, and similarly, a ball pad 16 is formed on the other surface side of the substrate 11.
Further, the ring-shaped bumps 20 are provided on the ball pad 16.
Wiring pads 14 formed on one side of the substrate 11 and the ball pad 1 formed on the other side of the substrate 11.
6 is electrically connected to each other by filling the through hole 12 formed in the substrate 11 with the conductive resin 18.

【0015】また、図1(b)は、本発明の第1態様の
BGA型半導体装置の別の実施例の部分断面図である。
同図に示すBGA型半導体装置22は、図1(a)に示
すBGA型半導体装置10と比較して、リング状バンプ
20の代わりにボール状バンプ24を形成した点が異な
るだけなので、同一の構成要素には同一の符号を付し、
その説明を省略する。即ち、図1(b)に示すBGA型
半導体装置22は、導電性樹脂18が充填されたスルー
ホール12を含むボールパッド16上にボール状バンプ
24を形成したものである。
FIG. 1B is a partial sectional view of another embodiment of the BGA type semiconductor device of the first aspect of the present invention.
The BGA type semiconductor device 22 shown in the figure is different from the BGA type semiconductor device 10 shown in FIG. 1A only in that the ball-shaped bumps 24 are formed instead of the ring-shaped bumps 20. The same symbols are attached to the components,
The description is omitted. That is, in the BGA type semiconductor device 22 shown in FIG. 1B, the ball-shaped bump 24 is formed on the ball pad 16 including the through hole 12 filled with the conductive resin 18.

【0016】ここで、基板11は、絶縁性を有するもの
であれば特に限定されないが、例えば、テープ状に形成
されたポリイミドフィルムやガラスエポキシフィルム等
を用いて、上述する開孔、パターン形成およびバンプ形
成を連続的に行うことができるのが好ましい。また、基
板11に開孔されたスルーホール12は、図1(a)に
は図示していないが、必要最小限度の数量、例えば、搭
載するLSIチップの電極パッド数(端子数)に応じた
数量を、基板11上の所定位置、例えば、碁盤目状に、
パンチングやヒドラジンアルカリによる溶解やエキシマ
レーザー等によるアブレーション等により開孔するのが
好ましい。また、導電性樹脂18は、導電性を有する樹
脂であれば、どのようなものでも良いが、例えば、銅粉
を混入した銅ペースト等であるのが好ましい。また、ボ
ールパッド16上に形成されるリング状バンプ20また
はボール状バンプ24は、半田ペースト印刷法やボール
振り込み法等により形成するのが好ましい。
Here, the substrate 11 is not particularly limited as long as it has an insulating property. For example, a polyimide film or a glass epoxy film formed in a tape shape is used, and the above-mentioned holes, pattern formation and It is preferable that bump formation can be performed continuously. Although not shown in FIG. 1A, the through holes 12 formed in the substrate 11 are in accordance with the required minimum number, for example, the number of electrode pads (the number of terminals) of the LSI chip to be mounted. The quantity is set at a predetermined position on the substrate 11, for example, in a grid pattern,
It is preferable to open holes by punching, dissolving with hydrazine alkali, ablation with excimer laser or the like. The conductive resin 18 may be any resin as long as it has conductivity, but for example, it is preferable that the conductive resin 18 be a copper paste mixed with copper powder. The ring-shaped bumps 20 or the ball-shaped bumps 24 formed on the ball pad 16 are preferably formed by a solder paste printing method or a ball transfer method.

【0017】また、配線パッド14は、基板11の片面
側のスルーホール12の外周部にリング状に形成され、
この配線パッド14から配線パターンを延在させてLS
Iの電極パッド等と電気的に接続するものである。同様
に、ボールパッド16は、基板11の他面側のスルーホ
ール12の外周部にリング状に形成されている。即ち、
基板11の片面側には、LSIチップとの電気的接続の
ための配線パターンだけを形成し、基板11の他面側に
は、外部接続端子となるバンプをスルーホール12の直
下に形成しているので、基板11の片面側では、LSI
チップの電極から配線パッド14までの距離を最短にす
るように、配線パターンの設計を行うことができ、基板
11の他面側では、ボールパッド16がスルーホール1
2の直下に形成されているので、配線パッド14からバ
ンプまでの距離が最短であることは勿論、基板11のサ
イズを最小にすることができる。また、これらの配線パ
ッド14、配線パターンおよびボールパッド16は、例
えば、基板11の表面にエポキシ系あるいはポリイミド
系等の接着剤を介して貼り付けられた銅箔、あるいは基
板11の表面に蒸着、スパッタ、めっき等で直接形成さ
れた銅箔、あるいは銅箔上に直接ポリイミドをワニスコ
ートして貼り付け、この銅箔をパターン形成するのが好
ましい。
The wiring pad 14 is formed in a ring shape on the outer peripheral portion of the through hole 12 on one side of the substrate 11.
The wiring pattern is extended from this wiring pad 14 to LS.
It is to be electrically connected to the I electrode pad or the like. Similarly, the ball pad 16 is formed in a ring shape on the outer peripheral portion of the through hole 12 on the other surface side of the substrate 11. That is,
Only a wiring pattern for electrical connection with an LSI chip is formed on one side of the substrate 11, and a bump serving as an external connection terminal is formed immediately below the through hole 12 on the other side of the substrate 11. Therefore, on one side of the substrate 11, the LSI
The wiring pattern can be designed so that the distance from the chip electrode to the wiring pad 14 is minimized. On the other surface side of the substrate 11, the ball pad 16 has the through hole 1
Since it is formed immediately below 2, the distance from the wiring pad 14 to the bump is shortest, and the size of the substrate 11 can be minimized. The wiring pad 14, the wiring pattern and the ball pad 16 are, for example, a copper foil attached to the surface of the substrate 11 via an adhesive such as an epoxy type or a polyimide type, or vapor-deposited on the surface of the substrate 11. It is preferable that the copper foil is directly formed by sputtering, plating or the like, or that the polyimide is directly varnish-coated and attached on the copper foil to form a pattern on the copper foil.

【0018】続いて、図5に示すフローチャートを用い
て、上述する本発明の第1態様のBGA型半導体装置の
形成方法の一実施例を説明するが、本発明のBGA型半
導体装置はこれに限定されず、どのような形成方法を用
いて形成しても良い。まず、図5(a)に示すように、
絶縁性を有する基板11の両面に銅箔13を貼り付け
る。次に、図5(b)に示すように、この両面に銅箔1
3が貼り付けられた基板11にスルーホール12を開孔
する。続いて、図5(c)に示すように、開孔したスル
ーホール12の内部に導電性樹脂18を充填する。続い
て、図5(d)に示すように、基板11の両面に貼り付
けられた銅箔13をエッチングして、基板11の片面側
のスルーホール12の外周部にリング状の配線パッド1
4と、この配線パッド14から延在する配線パターンを
形成し、同時に、基板11の他面側のスルーホール12
の外周部にリング状のボールパッド16を形成する。そ
して、図5(e)に示すように、このリング状のボール
パッド16上にリング状バンプ20を形成する、あるい
は図5(f)に示すように、導電性樹脂18が充填され
たスルーホール12を含むボールパッド16上にボール
状バンプ24を形成する。
Next, one embodiment of the method for forming the BGA type semiconductor device according to the first aspect of the present invention described above will be described with reference to the flow chart shown in FIG. 5, but the BGA type semiconductor device of the present invention is described below. The formation method is not limited, and any formation method may be used. First, as shown in FIG.
Copper foils 13 are attached to both surfaces of the insulating substrate 11. Next, as shown in FIG. 5 (b), copper foil 1
Through holes 12 are opened in the substrate 11 to which 3 is attached. Subsequently, as shown in FIG. 5C, the conductive resin 18 is filled in the through holes 12 that have been opened. Subsequently, as shown in FIG. 5D, the copper foils 13 attached to both surfaces of the substrate 11 are etched to form a ring-shaped wiring pad 1 on the outer peripheral portion of the through hole 12 on one surface side of the substrate 11.
4 and a wiring pattern extending from the wiring pad 14 are formed, and at the same time, the through hole 12 on the other surface side of the substrate 11 is formed.
A ring-shaped ball pad 16 is formed on the outer peripheral portion of. Then, as shown in FIG. 5E, the ring-shaped bumps 20 are formed on the ring-shaped ball pad 16, or as shown in FIG. 5F, the through holes filled with the conductive resin 18 are formed. The ball-shaped bumps 24 are formed on the ball pads 16 including 12.

【0019】次に、図2(a)は、本発明の第2態様の
BGA型半導体装置の一実施例の部分断面図である。同
図に示すBGA型半導体装置26は、図1(a)に示す
BGA型半導体装置10と比較して、基板11の片面側
に形成された配線パッド14と、基板11の他面側に形
成されたボールパッド16とを、基板11に開孔された
スルーホール12に導電性樹脂18を充填して互いに電
気的に接続する代わりに、これらの配線パッド14とボ
ールパッド16とを、基板11に開孔されたスルーホー
ル12の壁面にめっき28を施すことにより、互いに電
気的に接続したものである。また、図2(b)は、本発
明の第2態様のBGA型半導体装置の別の実施例の部分
断面図である。同図に示すBGA型半導体装置30は、
図2(a)に示すBGA型半導体装置26と比較して、
壁面がめっきされたスルーホール12を除くボールパッ
ド16上にリング状バンプ20を形成する代わりに、壁
面がめっきされたスルーホール12を含むボールパッド
16上にボール状バンプ24を形成したものである。
Next, FIG. 2A is a partial sectional view of an embodiment of the BGA type semiconductor device of the second aspect of the present invention. Compared to the BGA type semiconductor device 10 shown in FIG. 1A, the BGA type semiconductor device 26 shown in the figure has wiring pads 14 formed on one side of the substrate 11 and another side formed on the other side of the substrate 11. Instead of filling the through holes 12 formed in the substrate 11 with the conductive resin 18 and electrically connecting them to each other, the wiring pads 14 and the ball pads 16 are connected to each other. By plating 28 on the wall surface of the through hole 12 that is opened, the two are electrically connected to each other. 2B is a partial cross-sectional view of another embodiment of the BGA type semiconductor device of the second aspect of the present invention. The BGA type semiconductor device 30 shown in FIG.
Compared with the BGA type semiconductor device 26 shown in FIG.
Instead of forming the ring-shaped bumps 20 on the ball pads 16 except the through-holes 12 having the wall surfaces plated, the ball-shaped bumps 24 are formed on the ball pads 16 including the through-holes 12 having the wall surfaces plated. .

【0020】続いて、図6に示すフローチャートを用い
て、上述する本発明の第2態様のBGA型半導体装置の
形成方法の一実施例を説明する。まず、図6(a)に示
すように、絶縁性を有する基板11の両面に銅箔13を
貼り付ける。次に、図6(b)に示すように、この両面
に銅箔13が貼り付けられた基板11にスルーホール1
2を開孔する。続いて、図6(c)に示すように、開孔
したスルーホール12の壁面にめっき28を施す。続い
て、図6(d)に示すように、基板11の両面に貼り付
けられた銅箔13をエッチングして、基板11の片面側
のスルーホール12の外周部にリング状の配線パッド1
4と、この配線パッド14から延在する配線パターンを
形成し、同時に、基板11の他面側のスルーホール12
の外周部にリング状のボールパッド16を形成する。そ
して、図6(e)に示すように、このリング状のボール
パッド16上にリング状バンプ20を形成する、あるい
は図6(f)に示すように、導電性樹脂18が充填され
たスルーホール12を含むボールパッド16上にボール
状バンプ24を形成する。
Next, one embodiment of the method for forming the BGA type semiconductor device according to the second aspect of the present invention described above will be described with reference to the flow chart shown in FIG. First, as shown in FIG. 6A, copper foils 13 are attached to both surfaces of the insulating substrate 11. Next, as shown in FIG. 6B, the through hole 1 is formed in the substrate 11 having the copper foils 13 attached to both surfaces thereof.
Open 2 Subsequently, as shown in FIG. 6C, plating 28 is applied to the wall surface of the opened through hole 12. Subsequently, as shown in FIG. 6D, the copper foils 13 attached to both surfaces of the substrate 11 are etched to form a ring-shaped wiring pad 1 on the outer peripheral portion of the through hole 12 on one side of the substrate 11.
4 and a wiring pattern extending from the wiring pad 14 are formed, and at the same time, the through hole 12 on the other surface side of the substrate 11 is formed.
A ring-shaped ball pad 16 is formed on the outer peripheral portion of. Then, as shown in FIG. 6E, a ring-shaped bump 20 is formed on the ring-shaped ball pad 16, or as shown in FIG. 6F, a through hole filled with a conductive resin 18 is formed. The ball-shaped bumps 24 are formed on the ball pads 16 including 12.

【0021】次に、図3(a)は、本発明の第3態様の
BGA型半導体装置の一実施例の部分断面図である。同
図に示すBGA型半導体装置32は、図2(a)に示す
BGA型半導体装置26と比較して、基板11の片面側
に形成された配線パッド14と、基板11の他面側に形
成されたボールパッド16とを、基板11に開孔された
スルーホール12の壁面にめっき28を施して互いに電
気的に接続する代わりに、これらの配線パッド14とボ
ールパッド16とを、基板11に開孔されたスルーホー
ル12の壁面にめっき28を施し、さらにこのめっき2
8が施されたスルーホール12の内部に導電性樹脂18
を充填することにより、互いに電気的に接続したもので
ある。また、図3(b)は、本発明の第3態様のBGA
型半導体装置の別の実施例の部分断面図である。同図に
示すBGA型半導体装置34は、図3(a)に示すBG
A型半導体装置32と比較して、壁面がめっきされ、内
部に導電性樹脂18が充填されたスルーホール12を除
くボールパッド16上にリング状バンプ20を形成する
代わりに、壁面がめっきされ、内部に導電性樹脂18が
充填されたスルーホール12を含むボールパッド16上
にボール状バンプ24を形成したものである。
Next, FIG. 3A is a partial sectional view of an embodiment of the BGA type semiconductor device of the third aspect of the present invention. As compared with the BGA type semiconductor device 26 shown in FIG. 2A, the BGA type semiconductor device 32 shown in FIG. 2 has wiring pads 14 formed on one side of the substrate 11 and another side formed on the other side of the substrate 11. Instead of electrically connecting the formed ball pad 16 to the wall surface of the through hole 12 formed in the substrate 11 by plating 28, the wiring pad 14 and the ball pad 16 are provided on the substrate 11. Plating 28 is applied to the wall surface of the opened through hole 12, and this plating 2
Conductive resin 18 inside the through hole 12
Are electrically connected to each other by filling. Further, FIG. 3B shows a BGA according to the third aspect of the present invention.
FIG. 6 is a partial cross-sectional view of another example of the semiconductor device. The BGA type semiconductor device 34 shown in the figure is a BG shown in FIG.
Compared to the A-type semiconductor device 32, the wall surface is plated, and instead of forming the ring-shaped bump 20 on the ball pad 16 excluding the through hole 12 filled with the conductive resin 18, the wall surface is plated, The ball-shaped bumps 24 are formed on the ball pad 16 including the through holes 12 filled with the conductive resin 18.

【0022】続いて、図7に示すフローチャートを用い
て、上述する本発明の第3態様のBGA型半導体装置の
形成方法の一実施例を説明する。まず、図7(a)に示
すように、絶縁性を有する基板11の両面に銅箔13を
貼り付ける。次に、図7(b)に示すように、この両面
に銅箔13が貼り付けられた基板11にスルーホール1
2を開孔する。続いて、図7(c)に示すように、開孔
したスルーホール12の壁面にめっき28を施す。続い
て、図7(d)に示すように、壁面にめっき28が施さ
れたスルーホール12の内部に導電性樹脂18を充填す
る。続いて、図7(e)に示すように、基板11の両面
に貼り付けられた銅箔13をエッチングして、基板11
の片面側のスルーホール12の外周部にリング状の配線
パッド14と、この配線パッド14から延在する配線パ
ターンを形成し、同時に、基板11の他面側のスルーホ
ール12の外周部にリング状のボールパッド16を形成
する。そして、図7(f)に示すように、このリング状
のボールパッド16上にリング状バンプ20を形成す
る、あるいは図7(g)に示すように、壁面がめっきさ
れ、内部に導電性樹脂18が充填されたスルーホール1
2を含むボールパッド16上にボール状バンプ24を形
成する。
Next, an embodiment of the method for forming the BGA type semiconductor device according to the third aspect of the present invention described above will be described with reference to the flow chart shown in FIG. First, as shown in FIG. 7A, copper foils 13 are attached to both surfaces of the insulating substrate 11. Next, as shown in FIG. 7B, the through hole 1 is formed in the substrate 11 having the copper foils 13 attached to both surfaces thereof.
Open 2 Subsequently, as shown in FIG. 7C, the wall surface of the opened through hole 12 is plated. Subsequently, as shown in FIG. 7D, the conductive resin 18 is filled in the through hole 12 having the wall surface plated 28. Subsequently, as shown in FIG. 7E, the copper foils 13 attached to both surfaces of the substrate 11 are etched to form the substrate 11
A ring-shaped wiring pad 14 and a wiring pattern extending from the wiring pad 14 are formed on the outer peripheral portion of the through hole 12 on one surface of the substrate 11, and at the same time, a ring is formed on the outer peripheral portion of the through hole 12 on the other surface of the substrate 11. The ball-shaped ball pad 16 is formed. Then, the ring-shaped bumps 20 are formed on the ring-shaped ball pad 16 as shown in FIG. 7F, or the wall surface is plated as shown in FIG. Through hole 1 filled with 18
The ball-shaped bumps 24 are formed on the ball pads 16 including 2.

【0023】次に、図4は、本発明の第4態様のBGA
型半導体装置の一実施例の部分断面図である。同図に示
すBGA型半導体装置36は、図3(a)に示すBGA
型半導体装置32と比較して、スルーホール12に充填
された導電性樹脂18において、基板11の両面のスル
ーホール12の開孔部から露出する導電性樹脂18の表
面に予めめっき38を施しておき、基板11の片面に形
成された銅箔から配線パッド14および配線パターンを
形成し、基板11の他面に形成された銅箔からボールパ
ッド16を形成したものである。従って、本態様のBG
A型半導体装置36においては、基板11の片面のスル
ーホール12の直上に配線パッド14と、基板11の他
面のスルーホール12の直下にボールパッド16とを平
坦に形成することができ、ボールパッド16上に形成さ
れるボール状バンプ24の形状およびサイズを正確にす
ることができる。なお、本態様では、ボールパッド16
が平坦に円状に形成されるため、ボールパッド16上に
はリング状バンプ20ではなく、必然的にボール状バン
プ24が形成される。
Next, FIG. 4 shows a BGA according to a fourth aspect of the present invention.
FIG. 3 is a partial cross-sectional view of an example of a semiconductor device. The BGA type semiconductor device 36 shown in the figure is the BGA type shown in FIG.
In comparison with the type semiconductor device 32, in the conductive resin 18 filled in the through holes 12, the surface of the conductive resin 18 exposed from the openings of the through holes 12 on both surfaces of the substrate 11 is plated 38 in advance. First, the wiring pad 14 and the wiring pattern are formed from the copper foil formed on one surface of the substrate 11, and the ball pad 16 is formed from the copper foil formed on the other surface of the substrate 11. Therefore, the BG of this embodiment
In the A-type semiconductor device 36, the wiring pad 14 can be formed flat just above the through hole 12 on one side of the substrate 11, and the ball pad 16 can be formed flat just below the through hole 12 on the other side of the substrate 11. The shape and size of the ball-shaped bump 24 formed on the pad 16 can be made accurate. In this aspect, the ball pad 16
Are formed in a flat and circular shape, the ball-shaped bumps 24 are inevitably formed on the ball pad 16 instead of the ring-shaped bumps 20.

【0024】続いて、図8に示すフローチャートを用い
て、上述する本発明の第4態様のBGA型半導体装置の
形成方法の一実施例を説明する。まず、図8(a)に示
すように、絶縁性を有する基板11の両面に銅箔13を
貼り付ける。次に、図8(b)に示すように、この両面
に銅箔13が貼り付けられた基板11にスルーホール1
2を開孔する。続いて、図8(c)に示すように、開孔
したスルーホール12の壁面にめっき28を施す。続い
て、図8(d)に示すように、壁面にめっき28が施さ
れたスルーホール12の内部に導電性樹脂18を充填す
る。続いて、図8(e)に示すように、基板11の両面
のスルーホール12の開孔部から露出する導電性樹脂1
8の表面にめっき38を施す。続いて、図8(f)に示
すように、基板11の両面に貼り付けられた銅箔13を
エッチングして、基板11の片面側のスルーホール12
の直上に円状の配線パッド14と、この配線パッド14
から延在する配線パターンを形成し、同時に、基板11
の他面側のスルーホール12の直下に円状のボールパッ
ド16を形成する。そして、図8(g)に示すように、
平坦に形成された円状のボールパッド16上にボール状
バンプ24を形成する。
Next, one embodiment of the method for forming the BGA type semiconductor device of the above-mentioned fourth aspect of the present invention will be described with reference to the flow chart shown in FIG. First, as shown in FIG. 8A, copper foils 13 are attached to both surfaces of the insulating substrate 11. Next, as shown in FIG. 8B, the through hole 1 is formed in the substrate 11 having the copper foils 13 attached to both surfaces thereof.
Open 2 Subsequently, as shown in FIG. 8C, plating 28 is applied to the wall surface of the opened through hole 12. Subsequently, as shown in FIG. 8D, the conductive resin 18 is filled in the through holes 12 having the wall surfaces plated 28. Subsequently, as shown in FIG. 8E, the conductive resin 1 exposed from the openings of the through holes 12 on both surfaces of the substrate 11.
Plating 38 is applied to the surface of No. 8. Subsequently, as shown in FIG. 8F, the copper foils 13 attached to both sides of the substrate 11 are etched to form the through holes 12 on one side of the substrate 11.
A circular wiring pad 14 directly above the wiring pad 14
A wiring pattern extending from the substrate 11 is formed at the same time.
A circular ball pad 16 is formed immediately below the through hole 12 on the other surface side. Then, as shown in FIG.
The ball-shaped bumps 24 are formed on the circular ball pad 16 formed flat.

【0025】次に、さらに具体的な例を示して、本発明
のBGA型半導体装置をさらに具体的に説明する。
Next, the BGA type semiconductor device of the present invention will be described more concretely by showing more concrete examples.

【0026】図9(a)および(b)は、本発明のBG
A型半導体装置の一実施例の部分平面図、およびその断
面図である。同図(a)および(b)に示すBGA型半
導体装置40は、LSIチップの電極パッドから、スル
ーホール12の直上に形成された配線パッド14までの
距離を最短に設計された配線パターン42を有する半導
体パッケージの具体例である。図9(a)に示すよう
に、LSIチップの電極パッドから、スルーホール12
の直上に形成された配線パッド14までの距離を最短に
設計するためには、基板11に開孔されたスルーホール
12は、必要最小限の数量、好ましくはLSIチップの
電極パッドの個数に制限する。また、基板11に開孔さ
れるスルーホール12の位置は、所定位置、例えば、碁
盤目状に配置するのが好ましい。
9 (a) and 9 (b) show the BG of the present invention.
FIG. 3 is a partial plan view of an example of an A-type semiconductor device and a cross-sectional view thereof. The BGA type semiconductor device 40 shown in FIGS. 1A and 1B has a wiring pattern 42 designed to minimize the distance from the electrode pad of the LSI chip to the wiring pad 14 formed immediately above the through hole 12. It is a specific example of the semiconductor package which it has. As shown in FIG. 9A, from the electrode pad of the LSI chip to the through hole 12
In order to design the shortest distance to the wiring pad 14 formed immediately above, the number of through holes 12 formed in the substrate 11 is limited to the necessary minimum number, preferably the number of electrode pads of the LSI chip. To do. The positions of the through holes 12 formed in the substrate 11 are preferably arranged at predetermined positions, for example, in a grid pattern.

【0027】さらに、バンプを形成する側の基板11面
には、配線パターン42を形成しないのが好ましく、図
9(b)に示すように、ボールパッド16を形成する位
置は、即ち、バンプを形成する位置は、スルーホール1
2の直下にするのが好ましい。なぜなら、スルーホール
12とボールパッド16との中心位置がずれると、バン
プの配置が難しくなり、バンプのピッチの拡大につなが
ってしまうからである。言い換えれば、スルーホール1
2とボールパッド16との中心位置がずれるということ
は、バンプを形成する側の基板11面に配線パターン4
2を形成することであり、配線パターン42を形成する
ための面積が必要となって、バンプを形成するためのボ
ールパッド16の形成領域が制限されて、結局ピン数を
確保するための制限が生まれてしまうからである。
Further, it is preferable that the wiring pattern 42 is not formed on the surface of the substrate 11 on which the bumps are formed. As shown in FIG. 9B, the position where the ball pads 16 are formed is the bumps. The position to form is through hole 1
It is preferable to be directly under 2. This is because if the center positions of the through holes 12 and the ball pads 16 are displaced, it becomes difficult to arrange the bumps, which leads to an increase in the pitch of the bumps. In other words, through hole 1
2 that the center positions of the ball pad 16 and the ball pad 16 are displaced from each other means that the wiring pattern 4 is formed on the surface of the substrate 11 on which the bumps are formed.
In order to form the wiring pattern 42, the area for forming the wiring pattern 42 is required, the formation area of the ball pad 16 for forming the bump is limited, and the limitation for securing the number of pins is eventually imposed. Because you will be born.

【0028】次に、図10は、本発明のBGA型半導体
装置をMCM基板44に適用した一実施例の断面図であ
る。同図に示すように、LSIチップを搭載する半導体
パッケージ43およびこの半導体パッケージ43を搭載
するMCM基板44に本発明のBGA型半導体装置を適
用すれば、システム全体のサイズを小型化することがで
き、さらにLSIチップの電極パッドから外部接続端子
までの距離を最短にすることができ、信号の伝送特性も
最善な状態にすることができる。
Next, FIG. 10 is a sectional view of an embodiment in which the BGA type semiconductor device of the present invention is applied to the MCM substrate 44. As shown in the figure, if the BGA type semiconductor device of the present invention is applied to the semiconductor package 43 mounting the LSI chip and the MCM board 44 mounting the semiconductor package 43, the size of the entire system can be reduced. Further, the distance from the electrode pad of the LSI chip to the external connection terminal can be minimized, and the signal transmission characteristics can be optimized.

【0029】[0029]

【発明の効果】以上詳細に説明した様に、本発明のBG
A型半導体装置は、LSIチップを搭載するパッケージ
の外部接続端子として、BGAを適用したもので、基板
の片面には、基板に開孔されたスルーホールの直上に配
線パッドと、この配線パッドとLSIチップの電極パッ
ドとを接続する配線パターンだけを形成し、基板の他面
には、基板に開孔したスルーホールの直下にボールパッ
ドと、このボールパッド上に外部接続端子となるバンプ
とを形成し、基板に開孔されたスルーホールを介して、
基板の片面に形成された配線パッドと、基板の他面に形
成されたボールパッドとを、互いに電気的に接続したも
のである。
As described in detail above, the BG of the present invention
The A-type semiconductor device uses BGA as an external connection terminal of a package on which an LSI chip is mounted. On one surface of a substrate, a wiring pad is provided directly above a through hole formed in the substrate, and this wiring pad Only a wiring pattern for connecting to the electrode pads of the LSI chip is formed, and on the other surface of the substrate, a ball pad is provided directly below the through hole opened in the substrate, and a bump serving as an external connection terminal is provided on this ball pad. Through the through hole that is formed and opened in the substrate,
A wiring pad formed on one surface of the substrate and a ball pad formed on the other surface of the substrate are electrically connected to each other.

【0030】従って、本発明のBGA型半導体装置によ
れば、基板に碁盤目状にスルーホールを開孔し、このス
ルーホールの直下にボールパッドを形成し、このボール
パッド上に外部接続端子となるバンプを形成するので、
バンプのピッチを最小にすることができ、基板のサイズ
を最小にすることができる。また、本発明のBGA型半
導体装置によれば、基板の片面には、LSIチップの電
極とスルーホールの直上に形成された配線パッドとを接
続する配線パターンだけを形成し、基板の他面には、ス
ルーホールの直下にボールパッドが形成され、このボー
ルパッド上にバンプが形成されているので、配線パター
ン設計の自由度が高く、LSIチップの電極パッドから
バンプまでの距離を最短にすることができるので、LS
Iチップの高速動作に伴う信号の伝送特性を改善するこ
とができ、ノイズによる信号の伝送特性の劣化を防止す
ることができる。
Therefore, according to the BGA type semiconductor device of the present invention, through holes are formed in a grid pattern in the substrate, ball pads are formed immediately below the through holes, and external connection terminals are formed on the ball pads. Since it will form bumps,
The bump pitch can be minimized and the substrate size can be minimized. Further, according to the BGA type semiconductor device of the present invention, only the wiring pattern for connecting the electrode of the LSI chip and the wiring pad formed immediately above the through hole is formed on one surface of the substrate and the other surface of the substrate is formed. Since a ball pad is formed directly under the through hole and a bump is formed on this ball pad, there is a high degree of freedom in wiring pattern design and the distance from the electrode pad of the LSI chip to the bump should be minimized. Because you can
It is possible to improve the signal transmission characteristics associated with the high speed operation of the I-chip, and prevent the deterioration of the signal transmission characteristics due to noise.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)および(b)は、それぞれ本発明の第1
態様のBGA型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
1 (a) and (b) are respectively the first of the present invention.
FIG. 3 is a partial cross-sectional view of one embodiment of the BGA type semiconductor device of the aspect, and a partial cross-sectional view of another embodiment.

【図2】(a)および(b)は、それぞれ本発明の第2
態様のBGA型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
2 (a) and (b) are respectively the second aspect of the present invention.
FIG. 3 is a partial cross-sectional view of one embodiment of the BGA type semiconductor device of the aspect, and a partial cross-sectional view of another embodiment.

【図3】(a)および(b)は、それぞれ本発明の第3
態様のBGA型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
3 (a) and (b) are respectively the third of the present invention.
FIG. 3 is a partial cross-sectional view of one embodiment of the BGA type semiconductor device of the aspect, and a partial cross-sectional view of another embodiment.

【図4】本発明の第4態様のBGA型半導体装置の一実
施例の部分断面図である。
FIG. 4 is a partial cross-sectional view of an example of a BGA type semiconductor device according to a fourth aspect of the present invention.

【図5】本発明の第1態様のBGA型半導体装置の形成
方法の一実施例のフローチャートである。
FIG. 5 is a flowchart of an example of a method for forming a BGA type semiconductor device according to the first aspect of the present invention.

【図6】本発明の第1態様のBGA型半導体装置の形成
方法の一実施例のフローチャートである。
FIG. 6 is a flowchart of an example of a method for forming a BGA type semiconductor device according to the first aspect of the present invention.

【図7】本発明の第1態様のBGA型半導体装置の形成
方法の一実施例のフローチャートである。
FIG. 7 is a flowchart of an example of a method for forming a BGA type semiconductor device according to the first aspect of the present invention.

【図8】本発明の第1態様のBGA型半導体装置の形成
方法の一実施例のフローチャートである。
FIG. 8 is a flowchart of an example of a method for forming a BGA type semiconductor device according to the first aspect of the present invention.

【図9】(a)および(b)は、それぞれ本発明のBG
A型半導体装置を半導体パッケージに適用した一実施例
の部分平面図、およびその断面図である。
9A and 9B are BGs of the present invention, respectively.
FIG. 3 is a partial plan view of an embodiment in which an A-type semiconductor device is applied to a semiconductor package, and a sectional view thereof.

【図10】本発明のBGA型半導体装置をMCM基板に
適用した一実施例の断面図である。
FIG. 10 is a sectional view of an example in which the BGA type semiconductor device of the present invention is applied to an MCM substrate.

【符号の説明】[Explanation of symbols]

10、22、26、30、32、34、36、40 B
GA型半導体装置 11 基板 12 スルーホール 14 配線パッド 16 ボールパッド 18 導電性樹脂 20 リング状バンプ 24 ボール状バンプ 28、38 めっき 42 配線パターン 43 半導体パッケージ 44 MCM基板
10, 22, 26, 30, 32, 34, 36, 40 B
GA type semiconductor device 11 substrate 12 through hole 14 wiring pad 16 ball pad 18 conductive resin 20 ring bump 24 ball bump 28, 38 plating 42 wiring pattern 43 semiconductor package 44 MCM substrate

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】複数のスルーホールがアレイ状に開孔され
た絶縁性を有する基板と、この基板に開孔されたスルー
ホールの内部に充填された導電性樹脂と、前記基板の片
面側のスルーホールの外周部に形成された配線パッド
と、この配線パッドから延在する配線パターンと、前記
基板の他面側のスルーホールの外周部に形成されたボー
ルパッドと、このボールパッド上に形成されたリング状
バンプ、あるいは前記スルーホールを含むボールパッド
上に形成されたボール状バンプとを備えることを特徴と
するBGA型半導体装置。
1. A substrate having an insulating property in which a plurality of through holes are opened in an array, a conductive resin filled in the through holes formed in the substrate, and one side surface of the substrate. A wiring pad formed on the outer peripheral portion of the through hole, a wiring pattern extending from the wiring pad, a ball pad formed on the outer peripheral portion of the through hole on the other surface side of the substrate, and a ball pad formed on the ball pad BGA type semiconductor device comprising: a ring-shaped bump formed on the ball pad; or a ball-shaped bump formed on a ball pad including the through hole.
【請求項2】複数のスルーホールがアレイ状に開孔され
た絶縁性を有する基板と、この基板に開孔されたスルー
ホールの壁面に形成されためっきと、前記基板の片面側
のスルーホールの外周部に形成された配線パッドと、こ
の配線パッドから延在する配線パターンと、前記基板の
他面側のスルーホールの外周部に形成されたボールパッ
ドと、このボールパッド上に形成されたリング状バン
プ、あるいは前記スルーホールを含むボールパッド上に
形成されたボール状バンプとを備えることを特徴とする
BGA型半導体装置。
2. A substrate having an insulating property in which a plurality of through holes are opened in an array, a plating formed on a wall surface of the through holes formed in the substrate, and a through hole on one side of the substrate. A wiring pad formed on the outer peripheral portion of the substrate, a wiring pattern extending from the wiring pad, a ball pad formed on the outer peripheral portion of the through hole on the other surface of the substrate, and a ball pad formed on the ball pad A BGA type semiconductor device comprising a ring-shaped bump or a ball-shaped bump formed on a ball pad including the through hole.
【請求項3】複数のスルーホールがアレイ状に開孔され
た絶縁性を有する基板と、この基板に開孔されたスルー
ホールの壁面に形成されためっきと、このめっきが形成
されたスルーホールの内部に充填された導電性樹脂と、
前記基板の片面側のスルーホールの外周部に形成された
配線パッドと、この配線パッドから延在する配線パター
ンと、前記基板の他面側のスルーホールの外周部に形成
されたボールパッドと、このボールパッド上に形成され
たリング状バンプ、あるいは前記スルーホールを含むボ
ールパッド上に形成されたボール状バンプとを備えるこ
とを特徴とするBGA型半導体装置。
3. A substrate having an insulating property in which a plurality of through holes are opened in an array, a plating formed on a wall surface of the through holes formed in the substrate, and a through hole formed with the plating. Conductive resin filled inside,
A wiring pad formed on the outer peripheral portion of the through hole on one side of the substrate, a wiring pattern extending from the wiring pad, and a ball pad formed on the outer peripheral portion of the through hole on the other side of the substrate, A BGA type semiconductor device comprising a ring-shaped bump formed on the ball pad or a ball-shaped bump formed on the ball pad including the through hole.
【請求項4】複数のスルーホールがアレイ状に開孔され
た絶縁性を有する基板と、この基板に開孔されたスルー
ホールの壁面に形成されためっきと、このめっきが形成
されたスルーホールの内部に充填された導電性樹脂と、
前記基板の片面側の導電性樹脂が充填されたスルーホー
ルの直上に形成された配線パッドと、この配線パッドか
ら延在する配線パターンと、前記基板の他面側の導電性
樹脂が充填されたスルーホールの直下に形成されたボー
ルパッドと、このボールパッド上に形成されたボール状
バンプとを備えることを特徴とするBGA型半導体装
置。
4. An insulating substrate having a plurality of through holes formed in an array, a plating formed on a wall surface of the through holes formed in the substrate, and a through hole formed with the plating. Conductive resin filled inside,
A wiring pad formed directly above a through hole filled with a conductive resin on one side of the substrate, a wiring pattern extending from the wiring pad, and a conductive resin on the other side of the substrate were filled. A BGA type semiconductor device comprising a ball pad formed immediately below a through hole and a ball-shaped bump formed on the ball pad.
JP15451194A 1994-07-06 1994-07-06 BGA type semiconductor device Expired - Fee Related JP3166490B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15451194A JP3166490B2 (en) 1994-07-06 1994-07-06 BGA type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15451194A JP3166490B2 (en) 1994-07-06 1994-07-06 BGA type semiconductor device

Publications (2)

Publication Number Publication Date
JPH0823047A true JPH0823047A (en) 1996-01-23
JP3166490B2 JP3166490B2 (en) 2001-05-14

Family

ID=15585855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15451194A Expired - Fee Related JP3166490B2 (en) 1994-07-06 1994-07-06 BGA type semiconductor device

Country Status (1)

Country Link
JP (1) JP3166490B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001174657A (en) * 1999-12-21 2001-06-29 Toppan Printing Co Ltd Optical wiring layer, opto-electric wiring board and mounted board
KR100577015B1 (en) * 2003-07-29 2006-05-10 매그나칩 반도체 유한회사 Stacked chip package of the semiconductor device and method for manufacturing thereof
US7222776B2 (en) 1997-01-30 2007-05-29 Ibiden Co., Ltd. Printed wiring board and manufacturing method therefor
JP2012156528A (en) * 2012-03-22 2012-08-16 Spansion Llc Laminated type semiconductor device and manufacturing method of laminated type semiconductor device
JP2012244160A (en) * 2011-05-20 2012-12-10 Kyokutoku Kagi Kofun Yugenkoshi Package structure and manufacturing method of the same
CN103311215A (en) * 2013-05-17 2013-09-18 矽品科技(苏州)有限公司 Molded interconnection system ball grid array integrated circuit
JP2013197501A (en) * 2012-03-22 2013-09-30 Hoya Corp Semiconductor package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222776B2 (en) 1997-01-30 2007-05-29 Ibiden Co., Ltd. Printed wiring board and manufacturing method therefor
JP2001174657A (en) * 1999-12-21 2001-06-29 Toppan Printing Co Ltd Optical wiring layer, opto-electric wiring board and mounted board
KR100577015B1 (en) * 2003-07-29 2006-05-10 매그나칩 반도체 유한회사 Stacked chip package of the semiconductor device and method for manufacturing thereof
JP2012244160A (en) * 2011-05-20 2012-12-10 Kyokutoku Kagi Kofun Yugenkoshi Package structure and manufacturing method of the same
US8541881B2 (en) 2011-05-20 2013-09-24 Subtron Technology Co., Ltd. Package structure and manufacturing method thereof
US8669142B2 (en) 2011-05-20 2014-03-11 Subtron Technology Co., Ltd. Method of manufacturing package structure
JP2012156528A (en) * 2012-03-22 2012-08-16 Spansion Llc Laminated type semiconductor device and manufacturing method of laminated type semiconductor device
JP2013197501A (en) * 2012-03-22 2013-09-30 Hoya Corp Semiconductor package
CN103311215A (en) * 2013-05-17 2013-09-18 矽品科技(苏州)有限公司 Molded interconnection system ball grid array integrated circuit

Also Published As

Publication number Publication date
JP3166490B2 (en) 2001-05-14

Similar Documents

Publication Publication Date Title
US4941033A (en) Semiconductor integrated circuit device
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
JP3560488B2 (en) Chip scale package for multichip
JP3123638B2 (en) Semiconductor device
CA2310765C (en) Stress relaxation type electronic component, a stress relaxation type circuit board, and a stress relaxation type electronic component mounted member
EP1571706B1 (en) Electronic device
JP2001085602A (en) Multi-chip semiconductor module and manufacturing method thereof
JP2001168233A (en) Multiple-line grid array package
US11581292B2 (en) IC package with top-side memory module
JP3166490B2 (en) BGA type semiconductor device
JPH01256161A (en) Printed wiring board device
JP3330468B2 (en) Wiring board and semiconductor device
KR100196991B1 (en) Chip scale package assembly and multi chip module assembly
JP2823066B2 (en) BGA type semiconductor device
KR100199286B1 (en) Chip-scale package having pcb formed with recess
JP2001203298A (en) Semiconductor device and producing method therefor
JPH0821648B2 (en) Pinless grid array electrode structure formed by thick film technology
JP3279765B2 (en) Ceramic package
JPH0645763A (en) Printed wiring board
JPS6154656A (en) Semiconductor device
TW515057B (en) Stackable flip-chip ball grid array package body
JPH05335364A (en) Multilayer board for mounting electronic component
JPH11260959A (en) Semiconductor package
JP3194034B2 (en) Package for electronic components

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010206

LAPS Cancellation because of no payment of annual fees