JPH08213903A - Vfo automatic adjustment device - Google Patents

Vfo automatic adjustment device

Info

Publication number
JPH08213903A
JPH08213903A JP7020054A JP2005495A JPH08213903A JP H08213903 A JPH08213903 A JP H08213903A JP 7020054 A JP7020054 A JP 7020054A JP 2005495 A JP2005495 A JP 2005495A JP H08213903 A JPH08213903 A JP H08213903A
Authority
JP
Japan
Prior art keywords
frequency
oscillation
voltage
peak voltage
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7020054A
Other languages
Japanese (ja)
Inventor
Masanari Matsutani
真生 松谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP7020054A priority Critical patent/JPH08213903A/en
Publication of JPH08213903A publication Critical patent/JPH08213903A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: To allow the VFO automatic adjustment device to be locked to a received synchronizing signal by oscillating a waveform whose peak voltage is made constant. CONSTITUTION: The VFO automatic adjustment device is made up of an oscillation unit 1 to which an oscillation capacitor 11 is connected, whose oscillating frequency is controlled by varying a DC voltage applied to a control input terminal (c), and providing an output of a signal synchronized with a synchronizing signal, up of an oscillation frequency detection section 2, an oscillated peak voltage detection section 3, an oscillating frequency setting section 4, a setting table 5, a control voltage decision means 6, and a D/A converter 7. An oscillated frequency from the oscillating frequency detection section 2 and a setting frequency output of the table 5 with respect to a setting frequency from the oscillating frequency setting section 4, and an oscillated peak voltage from the oscillated peak voltage detection section 3 and setting peak voltage of the table 5 with respect to the setting frequency from the oscillating frequency setting section 4 are compared respectively to set DC voltage data to be applied to the control input terminal (c). The DC voltage data are converted into an analog signal by the D/A converter 7 and the analog signal is given to the control input terminal (c).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、VFO自動調整装置に
係わり、とくに、設定した周波数に正確にロックするも
のに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic VFO adjusting device, and more particularly to a device for accurately locking a set frequency.

【0002】[0002]

【従来の技術】従来のVFO調整は図6に示すように、
発振用コンデンサを外部に接続し、制御入力端子に印加
する直流電圧を変えることにより発振周波数を制御し、
入力する同期信号に同期する信号を発振して出力する発
振ユニットにおいて、前記制御入力端子に印加する直流
電圧を決定するに、発振周波数設定部と、制御電圧調整
部を設け、前記発振用コンデンサの両端の波形を監視し
て、手動により直流制御電圧を調整するようにしてい
た。しかし、この方法では、前記発振ユニットのバラツ
キ等により、発振コンデンサの両端の周波数が周波数設
定部で設定した周波数と一致したとしても、発振周期が
一定せず、図5に示すように、鋸歯状波のピーク電圧が
一定しない状態で同期信号にロックする場合があり、周
期が一定し、安定した発振信号が得られないという問題
があった。
2. Description of the Related Art A conventional VFO adjustment is as shown in FIG.
The oscillation frequency is controlled by connecting an oscillation capacitor to the outside and changing the DC voltage applied to the control input terminal.
In an oscillating unit that oscillates and outputs a signal synchronized with an input synchronizing signal, an oscillating frequency setting unit and a control voltage adjusting unit are provided to determine the DC voltage applied to the control input terminal. The waveform at both ends was monitored and the DC control voltage was manually adjusted. However, in this method, even if the frequency at both ends of the oscillation capacitor matches the frequency set by the frequency setting unit due to variations in the oscillation unit, the oscillation cycle is not constant, and as shown in FIG. There is a problem that the peak voltage of the wave may be locked to the synchronization signal in a state where it is not constant, the period is constant, and a stable oscillation signal cannot be obtained.

【0003】[0003]

【発明が解決しようとする課題】本発明は以上述べた問
題点を解決し、周波数設定部で設定した周波数で、ピー
ク電圧が一定した波形として発振して入力する同期信号
にロックするように自動調整し、一定周期の安定した発
振信号を得ることのできるVFO自動調整装置を提供す
ることを目的としている。
SUMMARY OF THE INVENTION The present invention solves the problems described above, and automatically oscillates as a waveform with a constant peak voltage at the frequency set by the frequency setting unit and locks to the input synchronizing signal. It is an object of the present invention to provide a VFO automatic adjustment device that can be adjusted and can obtain a stable oscillation signal of a constant cycle.

【0004】[0004]

【課題を解決するための手段】本発明は上述の課題を解
決するため、発振用コンデンサを外部に接続し、制御入
力端子に印加する直流電圧を変えることにより発振周波
数を制御し、入力する同期信号に同期する信号を発振し
て出力する発振ユニットにおいて、前記制御入力端子に
印加する直流電圧は、前記発振用コンデンサの両端の発
進波形より、発進周波数を検出する発振周波数検出部
と、発振ピーク電圧を検出する発振ピーク電圧検出部
と、発振周波数設定部と、該発振周波数設定部で設定し
た設定周波数に対する設定周波数及び、設定ピーク電圧
を記憶する設定テーブルと、制御電圧設定手段と、D/
Aコンバータとでなり、前記発振周波数検出部よりの発
振周波数及び、発振ピーク電圧検出部よりの発振ピーク
電圧と、前記発振周波数設定部よりの設定周波数に対す
る設定周波数及び、設定ピーク電圧とを各々比較するこ
とにより前記制御入力端子に印加する直流電圧データを
設定し、該直流電圧データをアナログ信号に変換し、該
アナログ信号を前記制御入力端子に印加している。
SUMMARY OF THE INVENTION In order to solve the above problems, the present invention connects an oscillation capacitor to the outside and controls the oscillation frequency by changing the DC voltage applied to the control input terminal. In an oscillating unit that oscillates and outputs a signal synchronized with the signal, the DC voltage applied to the control input terminal is an oscillating frequency detector that detects the wake-up frequency from the wake-up waveform across the oscillating capacitor An oscillation peak voltage detection unit that detects a voltage, an oscillation frequency setting unit, a setting table that stores the setting frequency and the setting peak voltage for the setting frequency set by the oscillation frequency setting unit, a control voltage setting unit, and D /
An A converter, which compares the oscillation frequency from the oscillation frequency detection unit and the oscillation peak voltage from the oscillation peak voltage detection unit with the set frequency and the set peak voltage with respect to the set frequency from the oscillation frequency setting unit, respectively. By doing so, the DC voltage data applied to the control input terminal is set, the DC voltage data is converted into an analog signal, and the analog signal is applied to the control input terminal.

【0005】また、前記発振周波数検出部は、前記発振
用コンデンサの両端の信号を高インピーダンスで受けて
出力する高インピーダンスバッファ回路と、該高インピ
ーダンスバッファ回路よりの信号の周波数をカウントす
る周波数カウンタとで構成している。
Further, the oscillation frequency detecting section includes a high impedance buffer circuit that receives and outputs signals at both ends of the oscillation capacitor with high impedance, and a frequency counter that counts the frequency of the signal from the high impedance buffer circuit. It consists of.

【0006】また、前記発振ピーク電圧検出部は、前記
発振用コンデンサの両端の信号のピーク電圧をホールド
するピークホールド回路と、該ピークホールド回路より
の信号をデジタル信号に変換するA/Dコンバータとで
構成している。
Further, the oscillation peak voltage detection section includes a peak hold circuit that holds the peak voltage of the signal across the oscillation capacitor, and an A / D converter that converts the signal from the peak hold circuit into a digital signal. It consists of.

【0007】また、前記制御電圧設定手段は、前記周波
数設定部よりの周波数に対する設定周波数及び設定ピー
ク電圧と、周波数検出部よりの発振周波数データとを比
較する周波数比較部と、A/Dコンバータよりの発振ピ
ーク電圧データとを比較するピーク電圧比較部と、前記
周波数の差データおよびピーク電圧の差データに対する
制御電圧補正データを予め記憶する補正テーブルと、直
流制御電圧設定部とでなり、前記周波数比較部よりの差
データおよび、ピーク電圧比較部よりの差データを基
に、前記補正テーブルを参照して制御電圧を補正し、直
流制御電圧設定部が直流制御電圧を設定している。
The control voltage setting means includes a frequency comparing section for comparing the set frequency and the set peak voltage with respect to the frequency from the frequency setting section with the oscillation frequency data from the frequency detecting section, and an A / D converter. A peak voltage comparison unit that compares the peak voltage data with the oscillation peak voltage, a correction table that stores in advance control voltage correction data for the frequency difference data and the peak voltage difference data, and a DC control voltage setting unit. Based on the difference data from the comparison unit and the difference data from the peak voltage comparison unit, the control voltage is corrected by referring to the correction table, and the DC control voltage setting unit sets the DC control voltage.

【0008】[0008]

【作用】以上のように構成したので、本発明のVFO自
動調整装置においては、発振ユニットの発振用コンデン
サの両端の発振波形より、その発振周波数と、ピーク電
圧を検出し、発振周波数が周波数設定部で設定した周波
数と一致し、また、発振波形のピーク電圧が所定の一定
値になるように制御電圧を設定し、一定周期の安定した
発振信号を得るようにしている。
With the above-described structure, in the VFO automatic adjustment apparatus of the present invention, the oscillation frequency and the peak voltage are detected from the oscillation waveform at both ends of the oscillation capacitor of the oscillation unit, and the oscillation frequency is set to the frequency. The control voltage is set so that it matches the frequency set in the section and the peak voltage of the oscillation waveform has a predetermined constant value, so that a stable oscillation signal with a constant cycle is obtained.

【0009】[0009]

【実施例】以下、図面に基づいて本発明によるVFO自
動調整装置を詳細に説明する。図1は本発明によるVF
O自動調整装置の一実施例を示す回路ブロック図であ
る。図において、1は発振ユニットで、発振コンデンサ
接続端子b1,b2に発振用コンデンサ11を接続し、
制御入力端子cに入力する直流電圧によって発振周波数
を制御して、同期入力端子aより入力する垂直同期信号
に同期して発振した垂直信号を出力端子dより出力して
いる。2は周波数検出部で、前記発振コンデンサ接続端
子b1,b2間に接続する高インピーダンスバッファ2
1と、周波数カウンタ22とでなり、前記発振用コンデ
ンサ11の両端の信号の発振周波数を検出している。3
は発振ピーク電圧検出部で、前記発振コンデンサ接続端
子b1,b2間に接続するピークホールド回路31と、
該ピークホールド回路31よりのピーク電圧をデジタル
信号に変換するA/Dコンバータ32とでなり、前記発
振用コンデンサ11の両端の発振波形の発振ピーク電圧
を検出している。4は周波数設定部で、発振する垂直信
号の周波数を入力する垂直同期信号に合わせて設定して
いる。5は設定テーブルで、前記周波数設定部で設定し
た周波数に対応する発振周波数および設定ピーク電圧を
予め記憶している。6は制御電圧設定手段で、前記周波
数検出部2で検出した発振周波数と、周波数設定部4に
て設定した設定周波数とを比較する周波数比較部61
と、前記A/Dコンバータ32よりの発振ピーク電圧と
前記設定テーブル5よりの設定ピーク電圧とを比較する
ピーク電圧比較部62と、前記周波数比較部61よりの
周波数差データと、前記ピーク電圧比較部62よりのピ
ーク電圧差データに対する制御電圧補正データを予め記
憶した補正テーブル63と、前記補正テーブル63より
の制御電圧補正データに基づいて直流制御電圧を補正し
て設定する直流制御電圧設定部64とでなり、前記制御
入力端子cに入力する直流制御電圧データを設定してい
る。7はD/Aコンバータで、前記制御電圧設定部6よ
りの直流制御電圧データをアナログ信号に変換してい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A VFO automatic adjusting device according to the present invention will be described in detail below with reference to the drawings. FIG. 1 shows a VF according to the present invention.
It is a circuit block diagram which shows one Example of the O automatic adjustment apparatus. In the figure, 1 is an oscillation unit, and an oscillation capacitor 11 is connected to the oscillation capacitor connection terminals b1 and b2,
The oscillating frequency is controlled by the DC voltage input to the control input terminal c, and the vertical signal oscillated in synchronization with the vertical synchronizing signal input from the synchronizing input terminal a is output from the output terminal d. Reference numeral 2 is a frequency detection unit, which is a high impedance buffer 2 connected between the oscillation capacitor connection terminals b1 and b2.
1 and a frequency counter 22 to detect the oscillation frequency of the signal across the oscillation capacitor 11. Three
Is an oscillation peak voltage detector, which is a peak hold circuit 31 connected between the oscillation capacitor connection terminals b1 and b2;
The A / D converter 32 converts the peak voltage from the peak hold circuit 31 into a digital signal, and detects the oscillation peak voltage of the oscillation waveform across the oscillation capacitor 11. A frequency setting unit 4 sets the frequency of the oscillating vertical signal in accordance with the input vertical synchronizing signal. Reference numeral 5 denotes a setting table which stores in advance the oscillation frequency and the set peak voltage corresponding to the frequency set by the frequency setting unit. Reference numeral 6 is a control voltage setting means, which is a frequency comparison section 61 for comparing the oscillation frequency detected by the frequency detection section 2 with the set frequency set by the frequency setting section 4.
And a peak voltage comparison unit 62 that compares the oscillation peak voltage from the A / D converter 32 with the set peak voltage from the setting table 5, frequency difference data from the frequency comparison unit 61, and the peak voltage comparison. A correction table 63 in which control voltage correction data for the peak voltage difference data from the unit 62 is stored in advance, and a DC control voltage setting unit 64 for correcting and setting the DC control voltage based on the control voltage correction data from the correction table 63. And the DC control voltage data to be input to the control input terminal c is set. A D / A converter 7 converts the DC control voltage data from the control voltage setting unit 6 into an analog signal.

【0010】以上の構成において、つぎにその動作を説
明する。図2は図1の各部の信号波形例を示しており、
周波数検出部2では、発振用コンデンサ11の両端の発
振波形Soscよりその周波数をカウントし、制御電圧
設定手段6にその周波数データfoscを入力してい
る。また、発振ピーク電圧検出部3では、発振用コンデ
ンサ11の両端の発振波形Soscよりその発振ピーク
電圧を検出し、制御電圧設定手段6にその発振ピーク電
圧データEpoを入力している。一方、周波数設定部4
で設定した設定周波数に基づいて、設定テーブル5を参
照して、設定周波数に対する設定周波数fs及び、設定
ピーク電圧Epsを制御電圧設定手段6に入力してい
る。制御電圧設定手段6では、周波数比較部61で前記
検出する周波数データfoscと、設定する設定周波数
データfsを比較し、周波数差データDf(=fs−f
osc)を算出し、また、ピーク電圧比較部62で前記
検出するピーク電圧データEpoと、設定する設定周波
数にたいする設定ピーク電圧Epsを比較し、ピーク電
圧差データDep(=Eps−Epo)を算出し、前記
周波数差データDf及び、ピーク電圧差データDepを
基に、補正テーブル63の補正データΔDccを参照し
て直流制御電圧設定部64が直流制御電圧Ddccを設
定している。制御電圧設定手段6で設定した直流制御電
圧DdccはD/Aコンバータでアナログ電圧dccに
変換して、前記発振ユニット1の制御入力端子cに入力
している。発振ユニット1では制御入力端子cに入力す
る直流制御電圧dccに基づいて、周波数設定部4で設
定する周波数を発振し、入力する垂直同期信号に同期し
た垂直発振信号を出力端子dより出力している。図3は
設定テーブル5に記憶するデータ例、図4は補正テーブ
ル63に記憶するデータ例を示している。
The operation of the above arrangement will be described below. FIG. 2 shows an example of the signal waveform of each part of FIG.
The frequency detecting section 2 counts the frequency from the oscillation waveform Sosc across the oscillation capacitor 11 and inputs the frequency data fosc to the control voltage setting means 6. Further, the oscillation peak voltage detection unit 3 detects the oscillation peak voltage from the oscillation waveform Sosc across the oscillation capacitor 11 and inputs the oscillation peak voltage data Epo to the control voltage setting means 6. On the other hand, the frequency setting unit 4
The setting frequency fs and the setting peak voltage Eps corresponding to the setting frequency are input to the control voltage setting means 6 by referring to the setting table 5 based on the setting frequency set in step 3. In the control voltage setting means 6, the frequency comparison unit 61 compares the frequency data fosc detected by the frequency comparison unit 61 with the set frequency data fs to be set, and the frequency difference data Df (= fs-f).
osc), and the peak voltage comparison unit 62 compares the detected peak voltage data Epo with the set peak voltage Eps corresponding to the set frequency to be set, and calculates the peak voltage difference data Dep (= Eps-Epo). Based on the frequency difference data Df and the peak voltage difference data Dep, the DC control voltage setting section 64 refers to the correction data ΔDcc of the correction table 63 to set the DC control voltage Ddcc. The DC control voltage Ddcc set by the control voltage setting means 6 is converted into an analog voltage dcc by a D / A converter and input to the control input terminal c of the oscillation unit 1. The oscillation unit 1 oscillates the frequency set by the frequency setting unit 4 based on the DC control voltage dcc input to the control input terminal c, and outputs the vertical oscillation signal synchronized with the input vertical synchronization signal from the output terminal d. There is. 3 shows an example of data stored in the setting table 5, and FIG. 4 shows an example of data stored in the correction table 63.

【0011】[0011]

【発明の効果】以上説明したように、本発明によるVF
O自動調整装置によれば、発振ユニットの発振用コンデ
ンサの両端の発振波形より、その発振周波数と、ピーク
電圧を検出し、発振周波数が周波数設定部で設定した周
波数と一致し、また、発振波形のピーク電圧が所定の値
になるように制御電圧を設定しているので、周波数設定
部で設定した周波数で、ピーク電圧の一定した波形とし
て発振して入力する同期信号にロックするように自動調
整し、一定周期の安定した発振信号を得ることのできる
VFO自動調整装置を提供することができる。
As described above, the VF according to the present invention
According to the O automatic adjustment device, the oscillation frequency and the peak voltage are detected from the oscillation waveforms at both ends of the oscillation capacitor of the oscillation unit, and the oscillation frequency matches the frequency set by the frequency setting unit. Since the control voltage is set so that the peak voltage of is a predetermined value, it is automatically adjusted so that it will oscillate as a waveform with a constant peak voltage at the frequency set by the frequency setting section and lock to the input synchronization signal. However, it is possible to provide a VFO automatic adjustment device that can obtain a stable oscillation signal of a constant cycle.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるVFO自動調整装置の一実施例を
示す回路ブロック図である。
FIG. 1 is a circuit block diagram showing an embodiment of a VFO automatic adjustment device according to the present invention.

【図2】図1の各部信号波形例を示している。FIG. 2 shows an example of a signal waveform of each part in FIG.

【図3】設定テーブルのデータ例を示している。FIG. 3 shows an example of data in a setting table.

【図4】ルックアップテーブルのデータ例を示してい
る。
FIG. 4 shows an example of data in a lookup table.

【図5】図6の各部信号波形例を示している。FIG. 5 shows an example of signal waveforms of respective parts in FIG.

【図6】従来のVFO自動調整装置を示す回路ブロック
図である。
FIG. 6 is a circuit block diagram showing a conventional VFO automatic adjustment device.

【符号の説明】[Explanation of symbols]

1 発振ユニット 2 周波数検出部 3 ピーク電圧検出部 4 周波数設定部 5 設定テーブル 6 制御電圧設定手段 7 D/Aコンバータ 11 発振用コンデンサ 21 高インピーダンスバッファ 22 周波数カウンタ 31 ピークホールド回路 32 A/Dコンバータ 61 周波数比較部 62 ピーク電圧比較部 63 補正テーブル 64 直流制御電圧設定部 a 同期入力端子 b1発振用コンデンサ接続端子 b2発振用コンデンサ接続端子 c 制御入力端子 d 出力端子 DESCRIPTION OF SYMBOLS 1 Oscillation unit 2 Frequency detection part 3 Peak voltage detection part 4 Frequency setting part 5 Setting table 6 Control voltage setting means 7 D / A converter 11 Oscillation capacitor 21 High impedance buffer 22 Frequency counter 31 Peak hold circuit 32 A / D converter 61 Frequency comparison unit 62 Peak voltage comparison unit 63 Correction table 64 DC control voltage setting unit a Synchronization input terminal b1 Oscillation capacitor connection terminal b2 Oscillation capacitor connection terminal c Control input terminal d Output terminal

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 発振用コンデンサを外部に接続し、制御
入力端子に印加する直流電圧を変えることにより発振周
波数を制御し、入力する同期信号に同期する信号を発振
して出力する発振ユニットにおいて、前記制御入力端子
に印加する直流電圧は、前記発振用コンデンサの両端の
発進波形より、発進周波数を検出する発振周波数検出部
と、発振ピーク電圧を検出する発振ピーク電圧検出部
と、発振周波数設定部と、該発振周波数設定部で設定し
た設定周波数に対する設定周波数及び、設定ピーク電圧
を記憶する設定テーブルと、制御電圧設定手段と、D/
Aコンバータとでなり、前記発振周波数検出部よりの発
振周波数及び、発振ピーク電圧検出部よりの発振ピーク
電圧と、前記発振周波数設定部よりの設定周波数に対す
る設定周波数及び、設定ピーク電圧とを各々比較するこ
とにより前記制御入力端子に印加する直流電圧データを
設定し、該直流電圧データをアナログ信号に変換し、該
アナログ信号を前記制御入力端子に印加することを特徴
とするVFO自動調整装置。
1. An oscillation unit for connecting an oscillation capacitor to the outside and controlling an oscillation frequency by changing a DC voltage applied to a control input terminal to oscillate and output a signal synchronized with an input synchronization signal, The DC voltage applied to the control input terminal is an oscillation frequency detection unit that detects the starting frequency from the starting waveform at both ends of the oscillation capacitor, an oscillation peak voltage detection unit that detects the oscillation peak voltage, and an oscillation frequency setting unit. A setting table for storing the set frequency and the set peak voltage with respect to the set frequency set by the oscillation frequency setting unit, control voltage setting means, and D /
An A converter, which compares the oscillation frequency from the oscillation frequency detection unit and the oscillation peak voltage from the oscillation peak voltage detection unit with the set frequency and the set peak voltage with respect to the set frequency from the oscillation frequency setting unit, respectively. By doing so, the DC voltage data to be applied to the control input terminal is set, the DC voltage data is converted into an analog signal, and the analog signal is applied to the control input terminal.
【請求項2】 前記発振周波数検出部は、前記発振用コ
ンデンサの両端の信号を高インピーダンスで受けて出力
する高インピーダンスバッファ回路と、該高インピーダ
ンスバッファ回路よりの信号の周波数をカウントする周
波数カウンタとで成ることを特徴とする請求項1記載の
VFO自動調整装置。
2. The oscillation frequency detection unit includes a high impedance buffer circuit that receives and outputs signals at both ends of the oscillation capacitor with high impedance, and a frequency counter that counts the frequency of the signal from the high impedance buffer circuit. 2. The VFO automatic adjustment device according to claim 1, wherein
【請求項3】 前記発振ピーク電圧検出部は、前記発振
用コンデンサの両端の信号のピーク電圧をホールドする
ピークホールド回路と、該ピークホールド回路よりの信
号をデジタル信号に変換するA/Dコンバータとで成る
ことを特徴とする請求項1記載のVFO自動調整装置。
3. The oscillation peak voltage detection section includes a peak hold circuit that holds the peak voltage of a signal across the oscillation capacitor, and an A / D converter that converts the signal from the peak hold circuit into a digital signal. 2. The VFO automatic adjustment device according to claim 1, wherein
【請求項4】 前記制御電圧設定手段は、前記周波数設
定部よりの周波数に対する設定周波数及び設定ピーク電
圧と、周波数検出部よりの発振周波数データとを比較す
る周波数比較部と、A/Dコンバータよりの発振ピーク
電圧データとを比較するピーク電圧比較部と、前記周波
数の差データおよびピーク電圧の差データに対する制御
電圧補正データを予め記憶する補正テーブルと、直流制
御電圧設定部とでなり、前記周波数比較部よりの差デー
タおよび、ピーク電圧比較部よりの差データを基に、前
記補正テーブルを参照して制御電圧を補正し、直流制御
電圧設定部が直流制御電圧を設定していることを特徴と
する請求項1記載のVFO自動調整装置。
4. The control voltage setting means includes a frequency comparing section for comparing a set frequency and a set peak voltage with respect to the frequency from the frequency setting section with oscillation frequency data from the frequency detecting section, and an A / D converter. A peak voltage comparison unit that compares the peak voltage data with the oscillation peak voltage, a correction table that stores in advance control voltage correction data for the frequency difference data and the peak voltage difference data, and a DC control voltage setting unit. The control voltage is corrected by referring to the correction table based on the difference data from the comparison unit and the difference data from the peak voltage comparison unit, and the DC control voltage setting unit sets the DC control voltage. The VFO automatic adjustment device according to claim 1.
JP7020054A 1995-02-08 1995-02-08 Vfo automatic adjustment device Pending JPH08213903A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7020054A JPH08213903A (en) 1995-02-08 1995-02-08 Vfo automatic adjustment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7020054A JPH08213903A (en) 1995-02-08 1995-02-08 Vfo automatic adjustment device

Publications (1)

Publication Number Publication Date
JPH08213903A true JPH08213903A (en) 1996-08-20

Family

ID=12016366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7020054A Pending JPH08213903A (en) 1995-02-08 1995-02-08 Vfo automatic adjustment device

Country Status (1)

Country Link
JP (1) JPH08213903A (en)

Similar Documents

Publication Publication Date Title
JPH03157018A (en) Frequency synthesizer
JPH08213903A (en) Vfo automatic adjustment device
JPH0635409A (en) Horizontal oscillation frequency controller for multiscanning
JP2644890B2 (en) Phase locked loop
JP3592291B2 (en) Automatic frequency adjustment method and automatic frequency adjustment device for reference clock generator
JP2002353807A (en) Frequency synchronization device and frequency synchronization control method
JPS58131820A (en) Phase locked loop circuit
KR0120615B1 (en) Digital pll
JPS6236944A (en) Carrier recovery system
JP3277432B2 (en) Phase locked loop circuit
JP3263917B2 (en) Horizontal synchronization circuit
JP2852246B2 (en) Reference frequency correction circuit
JP2002314413A (en) Phase locked loop circuit
GB2360152A (en) Control circuit arrangements
JPH01232828A (en) Pll circuit
JPH1155115A (en) External synchronization clock generator
KR0150119B1 (en) Free-running frequency drift compensating apparatus
JPH06261224A (en) Pll circuit
JPH04240921A (en) Phase locked loop circuit
KR100195086B1 (en) Synthesizer circuit of phase locked loop frequency
JPH05172962A (en) Delay time measuring device
JPH01231521A (en) Atomic oscillator
JPS63108875A (en) Video signal synchronizing device
JPH04360417A (en) Pll circuit
JPH03247017A (en) Method and apparatus for 2-stage phase control