JPH08213498A - Package made of ceramic - Google Patents

Package made of ceramic

Info

Publication number
JPH08213498A
JPH08213498A JP7018994A JP1899495A JPH08213498A JP H08213498 A JPH08213498 A JP H08213498A JP 7018994 A JP7018994 A JP 7018994A JP 1899495 A JP1899495 A JP 1899495A JP H08213498 A JPH08213498 A JP H08213498A
Authority
JP
Japan
Prior art keywords
lid
package
solder layer
ceramic
package base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7018994A
Other languages
Japanese (ja)
Inventor
Tetsuya Yamamoto
哲也 山本
Akihiro Hidaka
明弘 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP7018994A priority Critical patent/JPH08213498A/en
Publication of JPH08213498A publication Critical patent/JPH08213498A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: To reduce stress acting by a temperature change on the inner circumferential part of a solder layer sharply than before, and to prevent a fatigue failure of the solder layer caused by the repetition of temperature changes. CONSTITUTION: Concerning a ceramic package composed of a ceramic package base substance 32 having a cavity 23 for putting a semiconductor device in, a ceramic lid 31 for sealing the cavity 23, a solder layer 36 for sealing between the package base substance and the lid airtightly, and a radiating metal board 22 joined to the external surface of the bottom part of the cavity 23 of the package base substance with brazing material, the solder layer is formed between the package-base-substance side metallized layer 40 and a lid 13 side metallized layer 35, and a seal path width W is 1.6mm or more.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はセラミック製パッケージ
に関し、より詳細には放熱板及び半導体素子搭載部を封
止するセラミック製リッド(蓋)を備えたセラミック製
パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic package, and more particularly to a ceramic package provided with a ceramic lid (lid) for sealing a heat sink and a semiconductor element mounting portion.

【0002】[0002]

【従来の技術】集積回路などの半導体素子は、パッケー
ジ基体に設けられた半導体素子搭載部に収納され、該半
導体素子搭載部がリッドで気密に封止されて実用に供さ
れている。アルミナ等のセラミックスは耐熱性、耐久
性、信頼性などに優れるため、このパッケージ基体及び
リッドの材料として好適であり、セラミック製のICパ
ッケージは現在盛んに使用されている。
2. Description of the Related Art A semiconductor element such as an integrated circuit is housed in a semiconductor element mounting portion provided on a package base, and the semiconductor element mounting portion is hermetically sealed with a lid for practical use. Since ceramics such as alumina are excellent in heat resistance, durability, reliability, etc., they are suitable as materials for the package base and lid, and IC packages made of ceramics are now actively used.

【0003】このセラミック製パッケージにおいて、セ
ラミック製のパッケージ基体をセラミック製のリッドで
封止する場合には、封止材として半田が利用される。し
かし、半田とセラミックとを直接接合させるのは難しい
ため、通常パッケージ基体及びリッドの封止部には下地
金属層が形成されている。従って、前記パッケージ基体
と前記リッドとは下地金属層を介して半田によって接合
されることになる。
In this ceramic package, when a ceramic package base is sealed with a ceramic lid, solder is used as a sealing material. However, since it is difficult to directly bond the solder and the ceramic, a base metal layer is usually formed on the package base and the sealing portion of the lid. Therefore, the package base and the lid are joined by solder via the underlying metal layer.

【0004】前記パッケージ基体に形成される前記下地
金属層は、通常パッケージ基体と同時焼成可能なW、M
o等からなる高融点金属メタライズ層と、その上に形成
されるNiめっき層及びAuめっき層により構成されて
いる。この構成によって、封止時の半田との接合性及び
パッケージとしての長期安定性が確保されている。一
方、前記リッドの下地金属層の形成には、Ag−Pt、
Ag−Pd等の金属が使用されることが多い。
The underlying metal layer formed on the package substrate is usually W, M that can be co-fired with the package substrate.
It is composed of a refractory metallization layer made of o or the like, and a Ni plating layer and an Au plating layer formed thereon. With this configuration, the bondability with solder at the time of sealing and the long-term stability as a package are ensured. On the other hand, for forming the underlying metal layer of the lid, Ag-Pt,
Metals such as Ag-Pd are often used.

【0005】次に、一般的な半導体パッケージの構成及
びそれを用いた半導体装置の作製方法を具体的に説明す
る。
Next, the structure of a general semiconductor package and a method of manufacturing a semiconductor device using the same will be specifically described.

【0006】図8はセラミック製のリッドを底面側を上
にして模式的に示した部分断面斜視図であり、図9
(a)及び(b)はセラミック製パッケージを用いた半
導体装置を作製する工程を模式的に示した断面図であ
る。
FIG. 8 is a partial sectional perspective view schematically showing a ceramic lid with the bottom side up.
(A) And (b) is sectional drawing which showed typically the process of manufacturing the semiconductor device using a ceramic package.

【0007】図8に示したように、リッド31は、セラ
ミック基板13、その周縁部(図中上面外周部及び側
面)に形成されたメタライズ層35、及びこのメタライ
ズ層35を覆う封止部材としての半田層36から構成さ
れている。この半田層36は、通常、Pbを主成分と
し、この主成分にBi、Sn、In、Ag等が添加され
た半田を用いて形成されている。
As shown in FIG. 8, the lid 31 serves as a ceramic substrate 13, a metallized layer 35 formed on the peripheral portion (the outer peripheral portion and the side surface of the upper surface in the figure), and a sealing member covering the metallized layer 35. Of the solder layer 36. The solder layer 36 is usually formed by using solder containing Pb as a main component and Bi, Sn, In, Ag, etc. added to the main component.

【0008】一方、パッケージ基体32の中央にはキャ
ビティ部23が形成され、その周囲にはリッド31で封
止する際に用いられるメタライズ層40が形成され、さ
らにメタライズ層40の周囲には図示しないマザーボー
ドに接続するための外部接続ピン21が立てられてい
る。また、キャビティ部23は通常その周辺部分が階段
状に構成されており、中間の階段部分にはワイヤボンデ
ィングのためのパッド19が形成され、底面部分にはL
SI等を載置する半導体素子搭載部17が形成されてい
る。さらに、外部接続ピン21が立てられている面と反
対側の面には半導体素子18から発散される熱を放散す
るための金属製の放熱板22が配設されている。なお、
通常、半導体素子搭載部17にもアース用の金属層(図
示せず)が形成されている。
On the other hand, a cavity portion 23 is formed in the center of the package base 32, a metallization layer 40 used for sealing with the lid 31 is formed around the cavity portion 23, and the metallization layer 40 is not shown around the metallization layer 40. External connection pins 21 for connecting to the motherboard are set up. Further, the cavity portion 23 is usually formed in a stepped shape in its peripheral portion, the pad 19 for wire bonding is formed in the middle stepped portion, and the bottom portion is L-shaped.
A semiconductor element mounting portion 17 on which SI or the like is mounted is formed. Further, a metal heat dissipation plate 22 for dissipating the heat radiated from the semiconductor element 18 is disposed on the surface opposite to the surface on which the external connection pin 21 is erected. In addition,
Usually, a metal layer (not shown) for grounding is also formed on the semiconductor element mounting portion 17.

【0009】このパッケージ基体32及びリッド31を
使用して半導体装置を作製する方法は以下の通りであ
る。
A method of manufacturing a semiconductor device using the package base 32 and the lid 31 is as follows.

【0010】まず、パッケージ基体32の半導体素子搭
載部17に半導体素子18を接着した後、ワイヤボンデ
ィング法により半導体素子18側のパッド部(図示せ
ず)とパッド19とを接続する(図9(a))。
First, after bonding the semiconductor element 18 to the semiconductor element mounting portion 17 of the package base 32, the pad portion (not shown) on the semiconductor element 18 side and the pad 19 are connected by the wire bonding method (see FIG. a)).

【0011】次に、リッド31の半田層36を下側にし
てパッケージ基体32の上面に形成されているメタライ
ズ層40に重ね合わせ、バネ、クリップ等の固定治具に
よってリッド31とパッケージ基体32とを仮固定す
る。この状態で加熱炉内にパッケージ基体32等を搬入
し、リッド31に形成されている半田層36を溶融させ
てリッド31とパッケージ基体32とを接合させ、その
後冷却することによって半導体素子18をパッケージ基
体32内に気密に封止する(図9(b))。
Next, the solder layer 36 of the lid 31 is placed on the lower side and is overlaid on the metallized layer 40 formed on the upper surface of the package base 32, and the lid 31 and the package base 32 are separated by a fixing jig such as a spring or a clip. Temporarily fix. In this state, the package substrate 32 and the like are loaded into the heating furnace, the solder layer 36 formed on the lid 31 is melted to bond the lid 31 and the package substrate 32, and then the semiconductor element 18 is packaged by cooling. The base 32 is hermetically sealed (FIG. 9B).

【0012】[0012]

【発明が解決しようとする課題】このようにパッケージ
基体32とリッド31とは半田層36を介して接合され
ているが、この半導体装置が高温や低温の環境にさらさ
れた場合、パッケージ基体32とリッド31との熱膨張
率の差に起因してパッケージ基体32及びリッド31に
反りが生じる。
As described above, the package base 32 and the lid 31 are bonded to each other via the solder layer 36. However, when the semiconductor device is exposed to a high temperature or low temperature environment, the package base 32 is exposed. The package base 32 and the lid 31 are warped due to the difference in thermal expansion coefficient between the lid 31 and the lid 31.

【0013】特にセラミック製のパッケージ基体32の
外表面に金属製の放熱板22が配設されている場合に
は、パッケージ基体32に比べて金属製の放熱板22の
熱膨張係数が大きいために、パッケージ基体32に大き
な反りが生じやすい。このため、パッケージ基体32と
リッド31に同じ膨張係数の材料を用いていても、両者
の間で反りに相違が生じる。
In particular, when the metal heat dissipation plate 22 is disposed on the outer surface of the ceramic package base 32, the thermal expansion coefficient of the metal heat dissipation plate 22 is larger than that of the package base 32. A large warp is likely to occur in the package base 32. For this reason, even if the package base 32 and the lid 31 are made of materials having the same expansion coefficient, a difference occurs in warpage between them.

【0014】従来の放熱板を備えた半導体装置は、温度
変化が大きい場合には、それによって生じる反り等に耐
え得るような構成となっていない。すなわち、前記半導
体装置を構成する各部材間には、温度変化に伴う熱膨張
により、歪やそれに起因する応力が生じるが、パッケー
ジ基体32とリッド31とを結合している半田層36が
十分な強度を有さない場合、歪に起因する応力により局
所的に塑性変形を起こし、半田層36の内周側を起点と
した疲労破壊が生じるという課題があった。
A conventional semiconductor device provided with a heat sink is not configured to withstand warpage or the like caused by a large temperature change. That is, although a strain or a stress resulting from the strain is generated between the respective members constituting the semiconductor device due to the thermal expansion due to the temperature change, the solder layer 36 connecting the package base 32 and the lid 31 is sufficient. In the case where the solder layer 36 does not have strength, there is a problem in that the plastic deformation is locally caused by the stress caused by the strain, and the fatigue fracture occurs from the inner peripheral side of the solder layer 36 as a starting point.

【0015】[0015]

【課題を解決するための手段】本発明者はこのような課
題に鑑み、熱応力による半田層の破壊をさけることので
きるセラミック製パッケージ(以下、半導体装置のう
ち、半導体素子及びワイヤボンディング等の配線部分を
除いた部分をパッケージという)を設計することを目的
として検討を行った結果、パッケージ基体とリッドとを
結合している半田層のシールパス幅W(シールパス幅の
定義は後記する)が十分に広い場合には、温度変化によ
って生じる引っ張り応力が小さくなるため、半田層は局
所的な塑性変形を起こしにくく、疲労破壊が生じること
がないことを見出し、本発明を完成するに至った。
In view of the above problems, the present inventor has made a ceramic package (hereinafter referred to as a semiconductor device, such as a semiconductor element and a wire bonding of a semiconductor device) capable of avoiding the destruction of the solder layer due to thermal stress. As a result of an examination for the purpose of designing a part excluding the wiring part), the seal path width W (the definition of the seal path width will be described later) of the solder layer connecting the package base and the lid is sufficient. When it is extremely wide, the tensile stress caused by the temperature change becomes small, so that it is difficult for the solder layer to locally undergo plastic deformation and fatigue fracture does not occur, and the present invention has been completed.

【0016】本発明に係るセラミック製パッケージは、
半導体装置を収納するキャビティ部を備えたセラミック
製のパッケージ基体と、該キャビティ部を封止するセラ
ミック製のリッドと、前記パッケージ基体と前記リッド
との間を気密に封着する半田層と、前記パッケージ基体
の前記キャビティ部と反対側の外表面にろう材で接合さ
れた金属製放熱板とで構成されたセラミック製パッケー
ジにおいて、前記半田層が前記パッケージ基体側のメタ
ライズ層及び前記リッド側のメタライズ層の間に形成さ
れ、前記リッドの外周部と、前記パッケージ基体のメタ
ライズ層の内周部もしくは前記リッドのメタライズ層の
内周部のいずれか前記リッドの外周部に近い側との間の
半田層の幅(以下、シールパス幅と記す)Wが1.6m
m以上であることを特徴としている(1)。
The ceramic package according to the present invention is
A ceramic package base having a cavity for housing a semiconductor device; a ceramic lid for sealing the cavity; a solder layer for hermetically sealing the package base and the lid; In a ceramic package composed of a metal radiator plate joined to the outer surface of the package base opposite to the cavity by a brazing material, the solder layer is a metallization layer on the package base and a metallization on the lid. Solder formed between layers and between the outer peripheral portion of the lid and either the inner peripheral portion of the metallized layer of the package base or the inner peripheral portion of the metallized layer of the lid, which is closer to the outer peripheral portion of the lid. Layer width (hereinafter referred to as seal path width) W is 1.6 m
It is characterized by being m or more (1).

【0017】また本発明に係るセラミック製パッケージ
は、上記(1)記載のセラミック製パッケージにおい
て、パッケージ基体及びリッドがアルミナを主成分とし
て構成され、半田層がSn−Ag−In−Bi−Pbの
5成分を含んで構成されていることを特徴としている
(2)。
The ceramic package according to the present invention is the ceramic package according to the above (1), in which the package base and the lid are mainly composed of alumina, and the solder layer is Sn-Ag-In-Bi-Pb. It is characterized by containing five components (2).

【0018】[0018]

【作用】図1(a)は反りが発生していない従来のセラ
ミック製パッケージの要部を模式的に示した拡大断面図
であり、(b)は温度が変化することにより反りが発生
した前記セラミック製パッケージの要部を模式的に示し
た拡大断面図であり、(c)は温度変化により反りが発
生した本発明に係るセラミック製パッケージの要部を模
式的に示した拡大断面図である。また、図1(a)にお
いて、Wで示した幅がシールパス幅であり、(b)、
(c)においては、その表示を省略している。
FIG. 1A is an enlarged cross-sectional view schematically showing the main part of a conventional ceramic package in which no warpage has occurred, and FIG. 1B shows the warpage caused by a change in temperature. It is an expanded sectional view which showed typically the important part of a ceramic package, and (c) is an expanded sectional view which showed typically the important part of the ceramic package concerning the present invention which warped by temperature change. . Further, in FIG. 1A, the width indicated by W is the seal path width, and
In (c), the display is omitted.

【0019】図1(a)に示したように、通常の室温下
では反りは殆ど発生せず、半田層36の内周部にも殆ど
応力(引っ張り応力)は作用しないが、セラミック製パ
ッケージの温度が上昇すると、パッケージ基体32を構
成するアルミナ等の基板に比べて放熱板22の熱膨張係
数が大きいために、パッケージ基体32にリッド31側
が凹部となるような反りが生じる。そのために、図1
(b)に示したように、パッケージ基体32及びリッド
31に曲げモーメントDが生じる。また、パッケージ基
体32にこのような反りが発生すると、半田層36の内
周部には応力B(引っ張り応力)が作用するようにな
る。さらに、パッケージ基体32の温度が下がると反り
のない状態に戻る。このように、温度上昇、温度降下が
繰り返されると、応力Bが半田層36に繰り返し作用す
るので、半田層36に疲労破壊が生じるようになる。
As shown in FIG. 1 (a), warping hardly occurs at normal room temperature, and almost no stress (tensile stress) acts on the inner peripheral portion of the solder layer 36, but the ceramic package has When the temperature rises, since the thermal expansion coefficient of the heat dissipation plate 22 is larger than that of the substrate such as alumina forming the package base 32, the package base 32 is warped such that the lid 31 side becomes a recess. For that purpose,
As shown in (b), a bending moment D is generated in the package base 32 and the lid 31. When such warpage occurs in the package base 32, stress B (tensile stress) acts on the inner peripheral portion of the solder layer 36. Further, when the temperature of the package base 32 decreases, the package base 32 returns to a warp-free state. In this way, when the temperature rise and the temperature decrease are repeated, the stress B repeatedly acts on the solder layer 36, so that fatigue breakdown occurs in the solder layer 36.

【0020】一方、図1(c)に示したように、本発明
に係るセラミック製パッケージはシールパス幅Wを通常
の場合よりも広く(1.6mm以上)とっているので、
同様の大きさの曲げモーメントDがリッド11とパッケ
ージ基体12との間に生じても、てこの原理によりリッ
ド11の端面を支点とした半田層16の内周面に作用す
る引っ張り応力は小さくなる。すなわち、応力Cは小さ
くなり、半田層16に疲労破壊は生じなくなる。
On the other hand, as shown in FIG. 1 (c), the ceramic package according to the present invention has the seal path width W wider (1.6 mm or more) than in the usual case.
Even if a bending moment D having a similar magnitude is generated between the lid 11 and the package base 12, the tensile stress acting on the inner peripheral surface of the solder layer 16 with the end surface of the lid 11 as a fulcrum is reduced by the principle of leverage. . That is, the stress C becomes small, and fatigue failure does not occur in the solder layer 16.

【0021】また本発明に係るセラミック製パッケージ
によれば、上記(1)記載のセラミック製パッケージに
おいて、パッケージ基体及びリッドがアルミナを主成分
として構成され、半田層がSn−Ag−In−Bi−P
bの5成分を含んで構成されているので、半田層は耐熱
衝撃性に優れ、半田層に疲労破壊は生じない。
According to the ceramic package of the present invention, in the ceramic package according to the above (1), the package base and the lid are composed mainly of alumina, and the solder layer is Sn-Ag-In-Bi-. P
Since the solder layer is composed of the five components b, the solder layer has excellent thermal shock resistance, and fatigue failure does not occur in the solder layer.

【0022】[0022]

【実施例及び比較例】まず、図9に示したものと同様の
形状の従来のセラミック製パッケージを用いて、半田層
のどの部分にどの程度の応力が作用するかを、有限要素
法を用いたシミュレーションにより求めた。
EXAMPLES AND COMPARATIVE EXAMPLES First, using a conventional ceramic package having a shape similar to that shown in FIG. 9, the finite element method was used to determine which part of the solder layer and how much stress was applied. It was obtained by the simulation.

【0023】このパッケージ基体32はアルミナ製であ
り、その辺部の長さを44mm×44mm、キャビティ
部23の底部のアルミナ層の厚さを1.32mm、外周
部の厚さを2.80mm、キャビティ部23の外形寸法
を20mm×20mmにそれぞれ設定した。また、パッ
ケージ基体32表面に形成されたWからなるメタライズ
層35の厚さを10μmに、シールパス幅Wを1.27
mmに設定した。このパッケージ基体32に配設されて
いる金属製の放熱板22はW(タングステン)の多孔質
焼結体にCuを含浸させたものであり、外形を30mm
×30mmに、厚さを1.0mmに設定した。
The package base 32 is made of alumina, the side length is 44 mm × 44 mm, the alumina layer at the bottom of the cavity 23 has a thickness of 1.32 mm, and the outer peripheral thickness has a thickness of 2.80 mm. The outer dimensions of the cavity 23 were set to 20 mm × 20 mm. Further, the metallized layer 35 made of W formed on the surface of the package base 32 has a thickness of 10 μm and a seal path width W of 1.27.
It was set to mm. The metal heat dissipation plate 22 disposed on the package base 32 is a W (tungsten) porous sintered body impregnated with Cu and has an outer shape of 30 mm.
The thickness was set to 30 mm and the thickness was set to 1.0 mm.

【0024】またリッド31はアルミナ製であり、その
辺部の長さを25mm×25mm、厚さを0.76m
m、メタライズ層35の材質をAg−Pt合金とし、そ
の厚さを15μm、その幅を1.78mmにそれぞれ設
定した。
The lid 31 is made of alumina, and the length of the side portion is 25 mm × 25 mm and the thickness is 0.76 m.
m, the material of the metallized layer 35 was Ag-Pt alloy, the thickness was set to 15 μm, and the width was set to 1.78 mm.

【0025】さらに、リッド31とパッケージ基体32
とを結合する半田層36を、Sn:4.1wt%、A
g:1.0wt%、In:1.1wt%、Bi:8.2
wt%、残部をPbからなる組成物から構成した。
Further, the lid 31 and the package base 32
Solder layer 36 for bonding with Sn is 4.1 wt%, A
g: 1.0 wt%, In: 1.1 wt%, Bi: 8.2
The composition was composed of wt% and the balance Pb.

【0026】図2は前記セラミック製パッケージの半田
層内周面に作用する応力のシミュレーションを行った箇
所を示している。図3は前記応力のシミュレーションを
行った結果を示したグラフであり、縦軸に応力を横軸に
セラミック製パッケージ中の位置を示している。また、
図3において、σZ はパッケージ基体12の主面に対し
て垂直方向に作用する応力(以下、垂直方向の応力と記
す)を、σX は主応力のX方向成分、σl は主応力を示
している。
FIG. 2 shows a portion where a stress acting on the inner peripheral surface of the solder layer of the ceramic package is simulated. FIG. 3 is a graph showing the result of the simulation of the stress, in which the ordinate represents the stress and the abscissa represents the position in the ceramic package. Also,
In FIG. 3, σ Z is a stress acting in the direction perpendicular to the main surface of the package base 12 (hereinafter, referred to as vertical stress), σ X is the X-direction component of the main stress, and σ l is the main stress. Shows.

【0027】図3に示したグラフより明らかなように、
垂直方向の応力及び主応力は、コーナーから1/4程辺
部に近づいた部分(c)が最も大きい。疲労破壊の原因
となるのは、主に前記垂直方向の応力σZ であるので、
以下においては応力σz が最大値となるcの位置での前
記垂直方向の応力σZ について、シミュレーションを行
った。
As is clear from the graph shown in FIG.
The stress in the vertical direction and the principal stress are greatest in the portion (c) that is closer to the side portion by about 1/4 from the corner. The cause of fatigue failure is mainly the stress σ Z in the vertical direction,
In the following, a simulation was performed for the stress σ Z in the vertical direction at the position c where the stress σ z has the maximum value.

【0028】すなわち、以下の順序でセラミック製パッ
ケージについての条件を種々変化させ、そのときの垂直
方向の応力σZ をシミュレーションにより求めた。な
お、変化させた部分以外の部分については、そのまま一
定の条件でシミュレーションを行っている。
That is, various conditions for the ceramic package were changed in the following order, and the stress σ Z in the vertical direction at that time was obtained by simulation. Note that the simulation is performed as it is under the constant conditions for the portions other than the changed portion.

【0029】 キャビティ底部のアルミナ層の厚さを
変化させる。 放熱板の厚さを変化させる。 放熱板のサイズを変化させる。 シールパス幅を変化させる。 図4はキャビティ底部のアルミナ層の厚さを変化させた
際のキャビティ底部のアルミナ層の厚さと垂直方向の応
力σZ との関係を、図5は放熱板の厚さを変化させた際
の放熱板の厚さと垂直方向の応力σZ との関係を、図6
は放熱板のサイズを変化させた際の放熱板のサイズと垂
直方向の応力σZ との関係を、図7はシールパス幅を変
化させた際のシールパス幅と垂直方向の応力σZ との関
係をそれぞれ示したグラフである。
The thickness of the alumina layer at the bottom of the cavity is changed. Change the thickness of the heat sink. Change the size of the heat sink. Change the seal pass width. 4 shows the relationship between the thickness of the alumina layer at the bottom of the cavity and the stress σ Z in the vertical direction when the thickness of the alumina layer at the bottom of the cavity was changed, and FIG. Figure 6 shows the relationship between the thickness of the heat sink and the vertical stress σ Z.
Is the relationship between the size of the heat sink and the vertical stress σ Z when the size of the heat sink is changed, and FIG. 7 is the relationship between the seal path width and the vertical stress σ Z when the seal path width is changed. It is the graph which showed each.

【0030】図4〜図6に示したグラフより明らかなよ
うに、キャビティ底部のアルミナ層の厚さの変化、放熱
板の厚さの変化、放熱板のサイズの変化によっては、半
田層36に作用する垂直方向の応力σZ の値は殆ど変化
しない。しかし、図7に示したように、シールパス幅W
が大きくなるに従って、半田層36の内周面に作用する
垂直方向の応力σZ は大きく減少している。このよう
に、シールパス幅Wを増大させることにより半田層36
の内周面に作用する垂直方向の応力σZ を大きく減少さ
せることが可能になり、セラミック製パッケージの温度
変化による半田層36の疲労破壊を防止することができ
る。
As is apparent from the graphs shown in FIGS. 4 to 6, the solder layer 36 may be changed depending on the thickness of the alumina layer at the bottom of the cavity, the thickness of the heat sink, and the size of the heat sink. The value of the acting vertical stress σ Z hardly changes. However, as shown in FIG. 7, the seal pass width W
The stress σ Z in the vertical direction acting on the inner peripheral surface of the solder layer 36 is greatly reduced as is increased. In this way, by increasing the seal path width W, the solder layer 36
It is possible to greatly reduce the stress σ Z in the vertical direction acting on the inner peripheral surface of the solder layer 36, and to prevent the fatigue fracture of the solder layer 36 due to the temperature change of the ceramic package.

【0031】半田層36の疲労破壊を防止するために
は、垂直方向の応力σZ が約2.5kgf/mm2 以下
であることが必要であるが、図7よりこのときのシール
パス幅Wは約1.6mmとなる。従って、図1(c)に
示すシールパス幅Wを1.6mm以上とした本発明のセ
ラミック製パッケージについては、セラミック製パッケ
ージの温度変化による半田層16の疲労破壊を防止する
ことができる。
In order to prevent the fatigue fracture of the solder layer 36, it is necessary that the stress σ Z in the vertical direction is about 2.5 kgf / mm 2 or less. From FIG. 7, the seal path width W at this time is It is about 1.6 mm. Therefore, with respect to the ceramic package of the present invention having the seal path width W of 1.6 mm or more shown in FIG. 1C, fatigue failure of the solder layer 16 due to temperature change of the ceramic package can be prevented.

【0032】[0032]

【発明の効果】以上詳述したように本発明に係るセラミ
ック製パッケージにあっては、半導体装置を収納するキ
ャビティ部を備えたセラミック製のパッケージ基体と、
該キャビティ部を封止するセラミック製のリッドと、前
記パッケージ基体と前記リッドとの間を気密に封着する
半田層と、前記パッケージ基体の前記キャビティ部と反
対側の外表面にろう材で接合された金属製放熱板とで構
成されたセラミック製パッケージにおいて、前記半田層
が前記パッケージ基体側のメタライズ層及び前記リッド
側のメタライズ層の間に形成され、シールパス幅Wが
1.6mm以上であるので、てこの原理を利用して温度
変化により前記パッケージの半田層の内周部に働く応力
を従来より大きく低下させることができ、温度変化の繰
り返しによる半田層の疲労破壊を防止することができ
る。
As described above in detail, in the ceramic package according to the present invention, a ceramic package base having a cavity for accommodating a semiconductor device,
A ceramic lid that seals the cavity, a solder layer that hermetically seals the package base and the lid, and a brazing material to the outer surface of the package base opposite to the cavity. In a ceramic package composed of a metal heat dissipation plate, the solder layer is formed between the package base metallization layer and the lid metallization layer, and the seal path width W is 1.6 mm or more. Therefore, by utilizing the lever principle, the stress acting on the inner peripheral portion of the solder layer of the package due to the temperature change can be greatly reduced as compared with the conventional case, and the fatigue breakdown of the solder layer due to the repeated temperature change can be prevented. .

【0033】また本発明に係るセラミック製パッケージ
は、上記(1)記載のセラミック製パッケージにおい
て、パッケージ基体及びリッドがアルミナを主成分とし
て構成され、半田層がSn−Ag−In−Bi−Pbの
5成分を含んで構成されているので、温度変化により前
記パッケージの半田層の内周部に働く応力を従来よりさ
らに大きく低下させることができ、温度変化の繰り返し
による半田層の疲労破壊を防止することができる。
The ceramic package according to the present invention is the ceramic package according to the above (1), in which the package base and the lid are mainly composed of alumina, and the solder layer is Sn-Ag-In-Bi-Pb. Since it is composed of five components, the stress acting on the inner peripheral portion of the solder layer of the package due to the temperature change can be further reduced than ever before, and the fatigue breakdown of the solder layer due to repeated temperature changes can be prevented. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は反りが発生していない従来のセラミッ
ク製パッケージの要部を模式的に示した拡大断面図であ
り、(b)は温度が変化することにより反りが発生した
前記セラミック製パッケージの要部を模式的に示した拡
大断面図であり、(c)は温度変化により反りが発生し
た本発明に係るセラミック製パッケージの要部を模式的
に示した拡大断面図である。
FIG. 1A is an enlarged cross-sectional view schematically showing a main part of a conventional ceramic package in which warpage has not occurred, and FIG. 1B is the ceramic in which warpage has occurred due to temperature change. It is an expanded sectional view which showed typically the principal part of a manufactured package, and (c) is an expanded sectional view which showed typically the important part of the ceramic package which generate | occur | produced the curvature by the temperature change.

【図2】セラミック製パッケージに作用する応力のシミ
ュレーションを行った箇所を示した平面図である。
FIG. 2 is a plan view showing a portion where a stress acting on a ceramic package is simulated.

【図3】応力の測定結果を示したグラフである。FIG. 3 is a graph showing stress measurement results.

【図4】キャビティ底部のアルミナ層の厚さを変化させ
た際のアルミナ層の厚さと垂直方向の応力σZ との関係
を示したグラフである。
FIG. 4 is a graph showing the relationship between the thickness of the alumina layer and the vertical stress σ Z when the thickness of the alumina layer at the bottom of the cavity is changed.

【図5】放熱板の厚さを変化させた際の放熱板の厚さと
垂直方向の応力σZ との関係を示したグラフである。
FIG. 5 is a graph showing the relationship between the thickness of the heat sink and the vertical stress σ Z when the thickness of the heat sink is changed.

【図6】放熱板のサイズを変化させた際の放熱板のサイ
ズと垂直方向の応力σZ との関係を示したグラフであ
る。
FIG. 6 is a graph showing the relationship between the size of the heat dissipation plate and the vertical stress σ Z when the size of the heat dissipation plate is changed.

【図7】シールパス幅を変化させた際のシールパス幅と
垂直方向の応力σZ との関係を示したグラフである。
FIG. 7 is a graph showing the relationship between the seal path width and the vertical stress σ Z when the seal path width is changed.

【図8】セラミック製のリッドを底面側を上にして模式
的に示した部分断面斜視図である。
FIG. 8 is a partial cross-sectional perspective view schematically showing a ceramic lid with the bottom side facing up.

【図9】(a)及び(b)はセラミック製パッケージを
用いた半導体装置を作製する工程を模式的に示した断面
図である。
9A and 9B are cross-sectional views schematically showing a process of manufacturing a semiconductor device using a ceramic package.

【符号の説明】[Explanation of symbols]

11 リッド 12 パッケージ基体 16 半田層 22 放熱板 23 キャビティ部 11 Lid 12 Package Base 16 Solder Layer 22 Heat Sink 23 Cavity

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置を収納するキャビティ部を備
えたセラミック製のパッケージ基体と、該キャビティ部
を封止するセラミック製のリッドと、前記パッケージ基
体と前記リッドとの間を気密に封着する半田層と、前記
パッケージ基体の前記キャビティ部と反対側の外表面に
ろう材で接合された金属製放熱板とで構成されたセラミ
ック製パッケージにおいて、前記半田層が前記パッケー
ジ基体側のメタライズ層及び前記リッド側のメタライズ
層の間に形成され、前記リッドの外周部と、前記パッケ
ージ基体のメタライズ層の内周部もしくは前記リッドの
メタライズ層の内周部のいずれか前記リッドの外周部に
近い側との間の半田層の幅Wが1.6mm以上であるこ
とを特徴とするセラミック製パッケージ。
1. A ceramic package base having a cavity for housing a semiconductor device, a ceramic lid for sealing the cavity, and a hermetic seal between the package base and the lid. In a ceramic package composed of a solder layer and a metal heat dissipation plate joined to the outer surface of the package base opposite to the cavity portion with a brazing material, the solder layer includes a metallization layer on the package base side and It is formed between the metallization layers on the lid side, and either the outer peripheral portion of the lid and the inner peripheral portion of the metallized layer of the package base or the inner peripheral portion of the metallized layer of the lid, which is closer to the outer peripheral portion of the lid. The width W of the solder layer between and is 1.6 mm or more, a ceramic package.
【請求項2】 パッケージ基体及びリッドがアルミナを
主成分として構成され、半田層がSn−Ag−In−B
i−Pbの5成分を含んで構成されていることを特徴と
する請求項1記載のセラミック製パッケージ。
2. The package base and the lid are composed mainly of alumina, and the solder layer is Sn-Ag-In-B.
The ceramic package according to claim 1, which is configured to include five components of i-Pb.
JP7018994A 1995-02-07 1995-02-07 Package made of ceramic Pending JPH08213498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7018994A JPH08213498A (en) 1995-02-07 1995-02-07 Package made of ceramic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7018994A JPH08213498A (en) 1995-02-07 1995-02-07 Package made of ceramic

Publications (1)

Publication Number Publication Date
JPH08213498A true JPH08213498A (en) 1996-08-20

Family

ID=11987127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7018994A Pending JPH08213498A (en) 1995-02-07 1995-02-07 Package made of ceramic

Country Status (1)

Country Link
JP (1) JPH08213498A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048461A1 (en) * 1997-04-18 1998-10-29 Amkor Technology, Inc. Integrated circuit package
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048461A1 (en) * 1997-04-18 1998-10-29 Amkor Technology, Inc. Integrated circuit package
US5950074A (en) * 1997-04-18 1999-09-07 Amkor Technology, Inc. Method of making an integrated circuit package
US6034429A (en) * 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate

Similar Documents

Publication Publication Date Title
US5792984A (en) Molded aluminum nitride packages
US4809135A (en) Chip carrier and method of fabrication
US4703339A (en) Package having a heat sink suitable for a ceramic substrate
JPH07221218A (en) Semiconductor device
US5942796A (en) Package structure for high-power surface-mounted electronic devices
US5465481A (en) Method for fabricating a semiconductor package
JPH08222658A (en) Semiconductor element package and production thereof
JPH08213498A (en) Package made of ceramic
JP5127617B2 (en) Semiconductor device
JPS60257156A (en) Heat conductive cooling module device
JPH09307020A (en) Ceramic package
JPH08181235A (en) Ceramic package
JP2525873B2 (en) Connection structure between semiconductor device parts
JP2531125B2 (en) IC chip carrier module
KR102575288B1 (en) Semiconductor package and manufacturing method thereof
JP3031330B2 (en) Ceramic package
JPH06196614A (en) Lead frame
JPH0964229A (en) Ceramic package with heat sink
JP2926819B2 (en) Case for mounting semiconductor elements
JPS6199359A (en) Hybrid integrated circuit device
JPH05326814A (en) Lead frame for mounting electronic circuit device
JPS62582B2 (en)
JPS59189659A (en) Semiconductor device
JPH08195448A (en) Semiconductor package
JPH0714981A (en) Semiconductor device