JPH08211410A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08211410A JPH08211410A JP4138595A JP4138595A JPH08211410A JP H08211410 A JPH08211410 A JP H08211410A JP 4138595 A JP4138595 A JP 4138595A JP 4138595 A JP4138595 A JP 4138595A JP H08211410 A JPH08211410 A JP H08211410A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- film
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 リード電極による開口率の低下が防止された
高精細かつ高開口率の液晶表示装置を提供する。 【構成】 ２枚の基板間に液晶物質を挟持してなる液晶
表示装置において、少なくとも一方の基板１上にリード
電極２と透明画素電極５が絶縁層４を介して設けられ、
リード電極２はとなり合う画素電極５、５間に隙間無く
設けられ、リード電極２と画素電極５はＭＩＭ素子によ
り接続されていることを特徴とする液晶表示装置。
高精細かつ高開口率の液晶表示装置を提供する。 【構成】 ２枚の基板間に液晶物質を挟持してなる液晶
表示装置において、少なくとも一方の基板１上にリード
電極２と透明画素電極５が絶縁層４を介して設けられ、
リード電極２はとなり合う画素電極５、５間に隙間無く
設けられ、リード電極２と画素電極５はＭＩＭ素子によ
り接続されていることを特徴とする液晶表示装置。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関し、詳
しくは、ＯＡ用、ＴＶ用等のフラットパネルディスプレ
イ等に応用し得るアクティブマトリックス型液晶表示装
置に関する。
しくは、ＯＡ用、ＴＶ用等のフラットパネルディスプレ
イ等に応用し得るアクティブマトリックス型液晶表示装
置に関する。
【０００２】
【従来の技術】ＭＩＭ素子を用いたアクティブマトリッ
クス型液晶表示装置は、ＴＦＴ素子を用いた液晶表示装
置に比べて、素子構成が簡単なためプロセスが簡単であ
ること、開口率が高いことなどの利点を有するため注目
されている。ところが、このタイプの従来の液晶表示装
置では、リード電極と画素電極を同一面上に形成してい
るため、カラー化、高精細化が進むにつれて、画素電極
に対するリード電極の占める面積比が増大し、その結
果、開口率が低下する問題があった。この問題を解決す
るため、透明なリード電極と画素電極とが重なるように
設置した液晶表示装置が特開昭６２−１０６２６号公報
に提案されている。しかし、同公報の装置では、リード
電極に透明導電膜を使用しているため、画素が小さくな
った場合に電極の低抵抗化に限界がある。
クス型液晶表示装置は、ＴＦＴ素子を用いた液晶表示装
置に比べて、素子構成が簡単なためプロセスが簡単であ
ること、開口率が高いことなどの利点を有するため注目
されている。ところが、このタイプの従来の液晶表示装
置では、リード電極と画素電極を同一面上に形成してい
るため、カラー化、高精細化が進むにつれて、画素電極
に対するリード電極の占める面積比が増大し、その結
果、開口率が低下する問題があった。この問題を解決す
るため、透明なリード電極と画素電極とが重なるように
設置した液晶表示装置が特開昭６２−１０６２６号公報
に提案されている。しかし、同公報の装置では、リード
電極に透明導電膜を使用しているため、画素が小さくな
った場合に電極の低抵抗化に限界がある。
【０００３】
【発明が解決しようとする課題】本発明はかかる従来技
術の実状に鑑みてなされたもので、リード電極による開
口率の低下が防止された高精細かつ高開口率の液晶表示
装置を提供することを目的とする。
術の実状に鑑みてなされたもので、リード電極による開
口率の低下が防止された高精細かつ高開口率の液晶表示
装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、２枚の基板間に液晶物質を挟持し
てなる液晶表示装置において、少なくとも一方の基板上
にリード電極と透明画素電極が絶縁層を介して設けら
れ、リード電極はとなり合う画素電極間に隙間無く設け
られ、リード電極と画素電極はＭＩＭ素子により接続さ
れていることを特徴とする液晶表示装置が提供される。
また、本発明によれば、上記構成において、ＭＩＭ素子
がリード電極上に設けられていることを特徴とする液晶
表示装置が提供される。また、本発明によれば、上記構
成において、ＭＩＭ素子のＩ層を硬質炭素膜としたこと
を特徴とする液晶表示装置が提供される。また、本発明
によれば、上記構成において、ＭＩＭ素子のＩ層がリー
ド電極材料の酸化物よりなることを特徴とする液晶表示
装置が提供される。また、本発明によれば、上記構成に
おいて、ＭＩＭ素子のＩ層が透明な絶縁膜で基板全面に
設けられていることを特徴とする液晶表示装置が提供さ
れる。また、本発明によれば、上記構成において、ＭＩ
Ｍ素子のＩ層とリード電極が同一パターンで形成されて
いることを特徴とする液晶表示装置が提供される。ま
た、本発明によれば、上記構成において、ＭＩＭ素子の
Ｉ層が絶縁層と同一材料からなることを特徴とする液晶
表示装置が提供される。また、本発明によれば、上記構
成において、リード電極上のＭＩＭ素子と、リード電極
と一平面上に同一材料で形成された島状電極部上のＭＩ
Ｍ素子と、画素電極とが直列に接続されていることを特
徴とする液晶表示装置が提供される。また、本発明によ
れば、上記構成において、ＭＩＭ素子の上部電極が画素
電極と同一材料からなること特徴とする液晶表示装置が
提供される。さらに、本発明によれば、上記構成におい
て、リード電極と画素電極とを一つの画素に対し２個以
上のＭＩＭ素子で接続したことを特徴とする液晶表示装
置が提供される。
め、本発明によれば、２枚の基板間に液晶物質を挟持し
てなる液晶表示装置において、少なくとも一方の基板上
にリード電極と透明画素電極が絶縁層を介して設けら
れ、リード電極はとなり合う画素電極間に隙間無く設け
られ、リード電極と画素電極はＭＩＭ素子により接続さ
れていることを特徴とする液晶表示装置が提供される。
また、本発明によれば、上記構成において、ＭＩＭ素子
がリード電極上に設けられていることを特徴とする液晶
表示装置が提供される。また、本発明によれば、上記構
成において、ＭＩＭ素子のＩ層を硬質炭素膜としたこと
を特徴とする液晶表示装置が提供される。また、本発明
によれば、上記構成において、ＭＩＭ素子のＩ層がリー
ド電極材料の酸化物よりなることを特徴とする液晶表示
装置が提供される。また、本発明によれば、上記構成に
おいて、ＭＩＭ素子のＩ層が透明な絶縁膜で基板全面に
設けられていることを特徴とする液晶表示装置が提供さ
れる。また、本発明によれば、上記構成において、ＭＩ
Ｍ素子のＩ層とリード電極が同一パターンで形成されて
いることを特徴とする液晶表示装置が提供される。ま
た、本発明によれば、上記構成において、ＭＩＭ素子の
Ｉ層が絶縁層と同一材料からなることを特徴とする液晶
表示装置が提供される。また、本発明によれば、上記構
成において、リード電極上のＭＩＭ素子と、リード電極
と一平面上に同一材料で形成された島状電極部上のＭＩ
Ｍ素子と、画素電極とが直列に接続されていることを特
徴とする液晶表示装置が提供される。また、本発明によ
れば、上記構成において、ＭＩＭ素子の上部電極が画素
電極と同一材料からなること特徴とする液晶表示装置が
提供される。さらに、本発明によれば、上記構成におい
て、リード電極と画素電極とを一つの画素に対し２個以
上のＭＩＭ素子で接続したことを特徴とする液晶表示装
置が提供される。
【０００５】以下本発明の構成につき図面を参照しなが
ら詳細に説明する。図１は本発明の一構成例の一部を示
す平面図、図２は図１のＡ−Ａ′線断面図である。これ
らの図において、１はガラス基板、２はリード電極、３
は層間絶縁膜、４は画素電極、６は上部電極、７はコン
タクトホールである。
ら詳細に説明する。図１は本発明の一構成例の一部を示
す平面図、図２は図１のＡ−Ａ′線断面図である。これ
らの図において、１はガラス基板、２はリード電極、３
は層間絶縁膜、４は画素電極、６は上部電極、７はコン
タクトホールである。
【０００６】リード電極２はＡｌ、Ｃｒ、Ｔａ、Ｔｉ、
Ｍｏ、Ｗ、Ｃｕ、Ａｕ等の単層または２層以上の金属電
極からなる。層間絶縁膜４は、ＳｉＯ2、Ｓｉ3Ｎ4、Ａ
ｌ2Ｏ3等の絶縁体からなる。ＭＩＭ素子のＩ層となる絶
縁層３は、ＭＩＭ素子の特性を決定する重要な部分で硬
質炭素膜（以下ｉ−Ｃ膜）、ＴａＯX、ＳｉＮX、ＳｉＯ
X、ＡｌＯX、ＡｌＮなどの絶縁体または半絶縁体からな
るが、特にｉ−Ｃ膜が好ましい。画素電極５はインジウ
ム錫酸化膜（以下ＩＴＯ膜）等の透明電極からなり、例
えばリード電極２をマスクとしてセルフアラインでパタ
ーニングすることにより、リード電極２と画素電極５の
間隙がないよう設置される。このように、本発明では、
リード電極幅が画素電極間距離と同じに設定されている
ので、リード電極２による開口率の低下はないことにな
る。さらに、このリード電極２は画素電極間の隙間から
の光漏れを防ぐ遮光層の役割も行い、表示装置のコント
ラストをより一層向上させる。上部電極６は層間絶縁膜
２にあけられたコンタクトホール７を通して絶縁層３と
接し、ＭＩＭ素子を形成すると同時に画素電極５と接続
する。この構成のＭＩＭ素子では従来素子の構成（図１
１）における下部電極のステップ部でのショートの問題
がなくなり、且つ、下部電極と上部電極のパターン精度
に依存していた素子面積がコンタクトホールの面積だけ
による為、面内の均一性が向上する利点がある。
Ｍｏ、Ｗ、Ｃｕ、Ａｕ等の単層または２層以上の金属電
極からなる。層間絶縁膜４は、ＳｉＯ2、Ｓｉ3Ｎ4、Ａ
ｌ2Ｏ3等の絶縁体からなる。ＭＩＭ素子のＩ層となる絶
縁層３は、ＭＩＭ素子の特性を決定する重要な部分で硬
質炭素膜（以下ｉ−Ｃ膜）、ＴａＯX、ＳｉＮX、ＳｉＯ
X、ＡｌＯX、ＡｌＮなどの絶縁体または半絶縁体からな
るが、特にｉ−Ｃ膜が好ましい。画素電極５はインジウ
ム錫酸化膜（以下ＩＴＯ膜）等の透明電極からなり、例
えばリード電極２をマスクとしてセルフアラインでパタ
ーニングすることにより、リード電極２と画素電極５の
間隙がないよう設置される。このように、本発明では、
リード電極幅が画素電極間距離と同じに設定されている
ので、リード電極２による開口率の低下はないことにな
る。さらに、このリード電極２は画素電極間の隙間から
の光漏れを防ぐ遮光層の役割も行い、表示装置のコント
ラストをより一層向上させる。上部電極６は層間絶縁膜
２にあけられたコンタクトホール７を通して絶縁層３と
接し、ＭＩＭ素子を形成すると同時に画素電極５と接続
する。この構成のＭＩＭ素子では従来素子の構成（図１
１）における下部電極のステップ部でのショートの問題
がなくなり、且つ、下部電極と上部電極のパターン精度
に依存していた素子面積がコンタクトホールの面積だけ
による為、面内の均一性が向上する利点がある。
【０００７】
【実施例】以下本発明を実施例に基づきさらに詳細に説
明する。
明する。
【０００８】（実施例１）まず図１と図２にしたがって
実施例をより詳しく説明する。ガラス基板にスパッタ法
または蒸着法によりＡｌを１５０ｎｍ製膜し、所定のパ
ターンにエッチングしてリード電極２を形成する。次に
プラズマＣＶＤ法、イオンビーム蒸着法あるいはスパッ
タ法によりｉ−Ｃ膜を１００ｎｍ成膜し、ドライエッチ
法により絶縁層３を形成する。次にプラズマＣＶＤ法に
よりＳｉ3Ｎ4を２５０ｎｍ成膜し、層間絶縁膜４とす
る。この層間絶縁膜４にリード電極２に重なるようにコ
ンタクトホール７をドライエッチ法によりあける。次に
ＩＴＯ膜等の透明導電膜を５０ｎｍ成膜し、ネガ型レジ
ストを塗布し、基板の裏面にリード電極２と直交する方
向に画素電極５を分割するストライプ状パターンのマス
クをあてて露光することにより、このマスクパターンと
リード電極２をマスクとした画素電極パターン５を得
る。次にスパッタ法または蒸着法によりＣｒを２００ｎ
ｍ成膜し、コンタクトホール７と画素電極５を接続する
ように上部電極６をパターン形成し、本発明による液晶
表示装置を得る。
実施例をより詳しく説明する。ガラス基板にスパッタ法
または蒸着法によりＡｌを１５０ｎｍ製膜し、所定のパ
ターンにエッチングしてリード電極２を形成する。次に
プラズマＣＶＤ法、イオンビーム蒸着法あるいはスパッ
タ法によりｉ−Ｃ膜を１００ｎｍ成膜し、ドライエッチ
法により絶縁層３を形成する。次にプラズマＣＶＤ法に
よりＳｉ3Ｎ4を２５０ｎｍ成膜し、層間絶縁膜４とす
る。この層間絶縁膜４にリード電極２に重なるようにコ
ンタクトホール７をドライエッチ法によりあける。次に
ＩＴＯ膜等の透明導電膜を５０ｎｍ成膜し、ネガ型レジ
ストを塗布し、基板の裏面にリード電極２と直交する方
向に画素電極５を分割するストライプ状パターンのマス
クをあてて露光することにより、このマスクパターンと
リード電極２をマスクとした画素電極パターン５を得
る。次にスパッタ法または蒸着法によりＣｒを２００ｎ
ｍ成膜し、コンタクトホール７と画素電極５を接続する
ように上部電極６をパターン形成し、本発明による液晶
表示装置を得る。
【０００９】ここで用いたｉ−Ｃ膜は、ＭＩＭ素子のＩ
層として、他の絶縁膜層であるＴａ2Ｏ5やＳｉＮX等に
比べて、（１）誘電率が低いため高度の微細加工技術を
必要とせず、したがって素子の大面積化に有利であり
（ＭＩＭ素子を用いた液晶表示装置では、ＭＩＭ素子部
の容量を液晶部の容量より小さくする必要があり、誘電
率の大きな材料では素子面積を小さくしなければならず
パターン加工上のばらつきが素子特性のばらつきの原因
となる。この点でｉ−Ｃ膜はより大きな素子面積とする
ことができ面内の素子特性均一性が向上する。）、さら
に誘電率が低いのでより急峻なＩ−Ｖ特性が得られ高デ
ューティーでの駆動が可能である、（２）膜の緻密性が
高く素子欠陥が非常に少ない、（３）成膜条件により膜
の比抵抗などの物性を広範に制御でき、したがってデバ
イス設計上の自由度が大きい、（４）室温に近い低温成
膜が可能でプラスチック基板の使用も可能である、など
の多くの利点を持っている。
層として、他の絶縁膜層であるＴａ2Ｏ5やＳｉＮX等に
比べて、（１）誘電率が低いため高度の微細加工技術を
必要とせず、したがって素子の大面積化に有利であり
（ＭＩＭ素子を用いた液晶表示装置では、ＭＩＭ素子部
の容量を液晶部の容量より小さくする必要があり、誘電
率の大きな材料では素子面積を小さくしなければならず
パターン加工上のばらつきが素子特性のばらつきの原因
となる。この点でｉ−Ｃ膜はより大きな素子面積とする
ことができ面内の素子特性均一性が向上する。）、さら
に誘電率が低いのでより急峻なＩ−Ｖ特性が得られ高デ
ューティーでの駆動が可能である、（２）膜の緻密性が
高く素子欠陥が非常に少ない、（３）成膜条件により膜
の比抵抗などの物性を広範に制御でき、したがってデバ
イス設計上の自由度が大きい、（４）室温に近い低温成
膜が可能でプラスチック基板の使用も可能である、など
の多くの利点を持っている。
【００１０】また上記リード電極２及び上部電極６は、
Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ａｕ、Ｃｕ
など他の金属でも良く、単層または２層以上の多層膜で
も良い。画素電極５は、ＩＴＯ膜の他、Ｉｎ2Ｏ3膜、Ｓ
ｎＯ2膜、ＺｎＯ：Ａｌ膜、ＡｕやＣｒなどの透明金属
薄膜等でも良い。層間絶縁膜４としてはＳｉ3Ｎ4の他、
ＳｉＯ2、Ａｌ2Ｏ3、ｉ−Ｃ膜やポリイミド、エポキシ
樹脂など、透明な絶縁膜を用いることができそれらの多
層膜でも良い。
Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ、Ａｕ、Ｃｕ
など他の金属でも良く、単層または２層以上の多層膜で
も良い。画素電極５は、ＩＴＯ膜の他、Ｉｎ2Ｏ3膜、Ｓ
ｎＯ2膜、ＺｎＯ：Ａｌ膜、ＡｕやＣｒなどの透明金属
薄膜等でも良い。層間絶縁膜４としてはＳｉ3Ｎ4の他、
ＳｉＯ2、Ａｌ2Ｏ3、ｉ−Ｃ膜やポリイミド、エポキシ
樹脂など、透明な絶縁膜を用いることができそれらの多
層膜でも良い。
【００１１】（実施例２）他の実施例を図３にしたがっ
て説明する。本実施例の装置は、実施例１と同様のプロ
セスで作成するが、リード電極２の突出部を無くし、コ
ンタクトホール７をリード電極２上に設けることによ
り、ＭＩＭ素子部をリード電極２上に形成する。これに
より、さらに開口率を向上させることが出来る。
て説明する。本実施例の装置は、実施例１と同様のプロ
セスで作成するが、リード電極２の突出部を無くし、コ
ンタクトホール７をリード電極２上に設けることによ
り、ＭＩＭ素子部をリード電極２上に形成する。これに
より、さらに開口率を向上させることが出来る。
【００１２】（実施例３）他の実施例を図４にしたがっ
て説明する。ガラス基板１にスパッタ法によりＴａを２
００ｎｍ製膜し、所定のパターンにエッチングしてリー
ド電極２を形成する。次に陽極酸化法または熱酸化法に
より、絶縁層３′となるＴａ2Ｏ5膜を約１００ｎｍ形成
する。以降実施例１と同様に、層間絶縁膜４の形成、コ
ンタクトホール７の形成、画素電極５の形成、上部電極
６の形成を順次行い、本発明による装置を得る。本実施
例によれば、絶縁層のパターニング工程が不要で、工程
を短縮できる。
て説明する。ガラス基板１にスパッタ法によりＴａを２
００ｎｍ製膜し、所定のパターンにエッチングしてリー
ド電極２を形成する。次に陽極酸化法または熱酸化法に
より、絶縁層３′となるＴａ2Ｏ5膜を約１００ｎｍ形成
する。以降実施例１と同様に、層間絶縁膜４の形成、コ
ンタクトホール７の形成、画素電極５の形成、上部電極
６の形成を順次行い、本発明による装置を得る。本実施
例によれば、絶縁層のパターニング工程が不要で、工程
を短縮できる。
【００１３】（実施例４）他の実施例を図５にしたがっ
て説明する。本実施例は実施例１において絶縁層（ｉ
層）であるｉ−Ｃ膜の成膜条件を変えてｉ−Ｃ膜の透過
率を向上させ、かつ該ｉ−Ｃ膜を基板全面にわたって設
けたものである。この場合、ｉ−Ｃ膜３″のパターニン
グ工程は不要となり、工程を短縮できる。
て説明する。本実施例は実施例１において絶縁層（ｉ
層）であるｉ−Ｃ膜の成膜条件を変えてｉ−Ｃ膜の透過
率を向上させ、かつ該ｉ−Ｃ膜を基板全面にわたって設
けたものである。この場合、ｉ−Ｃ膜３″のパターニン
グ工程は不要となり、工程を短縮できる。
【００１４】（実施例５）他の実施例を図６にしたがっ
て説明する。ガラス基板１上にスパッタ法等によりＡｌ
を２００ｎｍ成膜し、連続してプラズマＣＶＤ法または
スパッタ法等によりｉ−Ｃ膜を１００ｎｍ成膜する。次
に、ｉ−Ｃ膜をリード電極パターン状３に形成し、同じ
パターンで連続してリード電極２をエッチングする。次
に、層間絶縁膜４として、プラズマＣＶＤ法によりＳｉ
ＮXを３００ｎｍ成膜し、以降実施例１と同様に画素電
極５の形成、コンタクトホール７の形成、上部電極６の
形成を行い、本発明による装置を得る。これにより、大
幅に工程の短縮が可能となる。
て説明する。ガラス基板１上にスパッタ法等によりＡｌ
を２００ｎｍ成膜し、連続してプラズマＣＶＤ法または
スパッタ法等によりｉ−Ｃ膜を１００ｎｍ成膜する。次
に、ｉ−Ｃ膜をリード電極パターン状３に形成し、同じ
パターンで連続してリード電極２をエッチングする。次
に、層間絶縁膜４として、プラズマＣＶＤ法によりＳｉ
ＮXを３００ｎｍ成膜し、以降実施例１と同様に画素電
極５の形成、コンタクトホール７の形成、上部電極６の
形成を行い、本発明による装置を得る。これにより、大
幅に工程の短縮が可能となる。
【００１５】（実施例６）他の実施例を図７にしたがっ
て説明する。実施例１において、ｉ−Ｃ膜の成膜及びパ
ターニングは行わずに、リード電極２を形成後、層間絶
縁膜としてプラズマＣＶＤ法等によりＳｉＮXを３００
ｎｍ成膜し、コンタクトホール形成時に約１００ｎｍ残
して、プラズマエッチングを終了する。この残った部分
をＭＩＭ素子のＩ層として使うことにより、本発明によ
る装置を得る。これにより、大幅に工程の短縮が可能と
なる。
て説明する。実施例１において、ｉ−Ｃ膜の成膜及びパ
ターニングは行わずに、リード電極２を形成後、層間絶
縁膜としてプラズマＣＶＤ法等によりＳｉＮXを３００
ｎｍ成膜し、コンタクトホール形成時に約１００ｎｍ残
して、プラズマエッチングを終了する。この残った部分
をＭＩＭ素子のＩ層として使うことにより、本発明によ
る装置を得る。これにより、大幅に工程の短縮が可能と
なる。
【００１６】（実施例７）他の実施例を図８にしたがっ
て説明する。プロセスは実施例１と同様である。スパッ
タ法により、ガラス基板上１にＡｌとＣｒの２層膜を成
膜し、リード電極２をパターン形成すると同時にリード
電極２とは離れた位置に島状下部電極２′を形成する。
また絶縁層３としてＳｉＮX膜１００ｎｍをリード電極
２上の一部と島状下部電極２′上の一部にパターン形成
する。次に層間絶縁膜４として、スパッタ法によりＡｌ
2Ｏ3膜を３００ｎｍ成膜する。次に画素電極５を実施例
１と同様にリード電極２と島状下部電極２′をマスクと
して裏面からの露光によりパターン形成する。次にリー
ド電極２および島状下部電極２′上の絶縁層３の上にコ
ンタクトホールをあけ、同時に島状下部電極２′上にも
う一つのコンタクトホールをあける。次に、上部電極６
としてＣｒ膜をパターン形成する。上記前者２つのコン
タクトホール部はＭＩＭ素子を形成し、上部電極６によ
りリード電極２から直列に接続され、さらに残りの島状
下部電極２′上に設けられたコンタクトホールにより画
素電極５と接続される。一般にＭＩＭ素子では電流の流
れる方向によって非対称性があり、ＬＣＤの焼き付きや
液晶の劣化の原因となっているが、本実施例の構成では
電流がリード電極側から流れてもその逆でも同じになる
ように２つのＭＩＭ素子を直列に接続しているため、素
子特性の対称性が良く上記問題を解決できる。
て説明する。プロセスは実施例１と同様である。スパッ
タ法により、ガラス基板上１にＡｌとＣｒの２層膜を成
膜し、リード電極２をパターン形成すると同時にリード
電極２とは離れた位置に島状下部電極２′を形成する。
また絶縁層３としてＳｉＮX膜１００ｎｍをリード電極
２上の一部と島状下部電極２′上の一部にパターン形成
する。次に層間絶縁膜４として、スパッタ法によりＡｌ
2Ｏ3膜を３００ｎｍ成膜する。次に画素電極５を実施例
１と同様にリード電極２と島状下部電極２′をマスクと
して裏面からの露光によりパターン形成する。次にリー
ド電極２および島状下部電極２′上の絶縁層３の上にコ
ンタクトホールをあけ、同時に島状下部電極２′上にも
う一つのコンタクトホールをあける。次に、上部電極６
としてＣｒ膜をパターン形成する。上記前者２つのコン
タクトホール部はＭＩＭ素子を形成し、上部電極６によ
りリード電極２から直列に接続され、さらに残りの島状
下部電極２′上に設けられたコンタクトホールにより画
素電極５と接続される。一般にＭＩＭ素子では電流の流
れる方向によって非対称性があり、ＬＣＤの焼き付きや
液晶の劣化の原因となっているが、本実施例の構成では
電流がリード電極側から流れてもその逆でも同じになる
ように２つのＭＩＭ素子を直列に接続しているため、素
子特性の対称性が良く上記問題を解決できる。
【００１７】（実施例８）他の実施例を図９にしたがっ
て説明する。実施例７において、画素電極５をパターン
形成するときに上部電極６の部分のパターンも残してお
く。ここでは裏面からの露光ではリード電極２と島状下
部電極２′の上は露光されないので、さらに表面から上
部電極６のパターンを露光する。これにより、上部電極
６の代わりに画素電極５を用いることができ、工程の短
縮ができる。
て説明する。実施例７において、画素電極５をパターン
形成するときに上部電極６の部分のパターンも残してお
く。ここでは裏面からの露光ではリード電極２と島状下
部電極２′の上は露光されないので、さらに表面から上
部電極６のパターンを露光する。これにより、上部電極
６の代わりに画素電極５を用いることができ、工程の短
縮ができる。
【００１８】（実施例９）他の実施例を図１０にしたが
って説明する。実施例１において、コンタクトホール７
を２箇所以上あけ、一つの画素電極５に対し２個以上の
ＭＩＭ素子を設けることにより、冗長性を高めパネルの
歩留まり向上、信頼性向上ができる。
って説明する。実施例１において、コンタクトホール７
を２箇所以上あけ、一つの画素電極５に対し２個以上の
ＭＩＭ素子を設けることにより、冗長性を高めパネルの
歩留まり向上、信頼性向上ができる。
【００１６】
【発明の効果】本発明によれば、上記構成を採用したの
で、以下のような顕著なる効果が得られる。請求項１の
液晶表示装置では、リード電極が隣合う画素電極の間に
隙間無く設けられているので、開口率が大幅にアップす
ると共に、画素電極からの光漏れを防ぎ、高コントラス
トの表示を得ることが出来る。その結果、高容量のＬＣ
Ｄが実現できる。請求項２の液晶表示装置では、ＭＩＭ
素子部をリード電極上に設けているのでさらに開口率を
アップすることが出来る。請求項３の液晶表示装置で
は、さらにＭＩＭ素子のＩ層に硬質炭素膜を使用してい
るので、高開口率であるだけでなく面内表示ばらつきが
少なく、高容量、高階調の表示を得ることが出来る。ま
た、プロセス温度を下げることが出来るので基板にプラ
スチックなど耐熱性の低いものも使うことができ、基板
の軽量薄型化が可能である。請求項４の液晶表示装置で
は、ＭＩＭ素子のＩ層をリード電極材料の酸化により形
成するので、Ｉ層のパターン形成が不要で工程を短縮し
て高開口率の表示が得られる。請求項５の液晶表示装置
では、ＭＩＭ素子のＩ層を透明な絶縁層としているの
で、Ｉ層のパターン形成が不要で工程を短縮して高開口
率の表示が得られる。請求項６の液晶表示装置では、Ｍ
ＩＭ素子のＩ層とリード電極を同一パターンで形成して
いるので、リード電極の断線を防ぎ、かつ工程を短縮し
て高開口率の表示が得られる。請求項７の液晶表示装置
では、ＭＩＭ素子のＩ層を層間絶縁層と同一の材料とし
ているので、Ｉ層の成膜及びパターン形成が不要で大幅
に工程を短縮して高開口率の表示が得られる。請求項８
の液晶表示装置では、リード電極上のＭＩＭ素子と、リ
ード電極と同一平面上に同一材料で形成された島状電極
部上のＭＩＭ素子と、画素電極とが直列に接続されるの
で、ＭＩＭ素子のＩ−Ｖ特性の対称性がよくなり、した
がって表示の焼き付きが無く高信頼性かつ高開口率の表
示が得られる。請求項９の液晶表示装置では、リード電
極上のＭＩＭ素子と、リード電極と同一平面上に同一材
料で形成された島状電極部上のＭＩＭ素子と、画素電極
とが直列に接続され、かつＭＩＭ素子の上部電極と画素
電極が同一材料であるので、ＭＩＭ素子のＩ−Ｖ特性の
対称性がよくなり、したがって表示の焼き付きが無く高
信頼性かつ高開口率の表示が得られ、さらに工程が短縮
される。請求項１０の液晶表示装置では、一つの画素電
極に対し並列に２個以上のＭＩＭ素子でリード電極と接
続されているので、冗長性が高まり、高信頼性かつ高開
口率の表示が高歩留まりで得られる。
で、以下のような顕著なる効果が得られる。請求項１の
液晶表示装置では、リード電極が隣合う画素電極の間に
隙間無く設けられているので、開口率が大幅にアップす
ると共に、画素電極からの光漏れを防ぎ、高コントラス
トの表示を得ることが出来る。その結果、高容量のＬＣ
Ｄが実現できる。請求項２の液晶表示装置では、ＭＩＭ
素子部をリード電極上に設けているのでさらに開口率を
アップすることが出来る。請求項３の液晶表示装置で
は、さらにＭＩＭ素子のＩ層に硬質炭素膜を使用してい
るので、高開口率であるだけでなく面内表示ばらつきが
少なく、高容量、高階調の表示を得ることが出来る。ま
た、プロセス温度を下げることが出来るので基板にプラ
スチックなど耐熱性の低いものも使うことができ、基板
の軽量薄型化が可能である。請求項４の液晶表示装置で
は、ＭＩＭ素子のＩ層をリード電極材料の酸化により形
成するので、Ｉ層のパターン形成が不要で工程を短縮し
て高開口率の表示が得られる。請求項５の液晶表示装置
では、ＭＩＭ素子のＩ層を透明な絶縁層としているの
で、Ｉ層のパターン形成が不要で工程を短縮して高開口
率の表示が得られる。請求項６の液晶表示装置では、Ｍ
ＩＭ素子のＩ層とリード電極を同一パターンで形成して
いるので、リード電極の断線を防ぎ、かつ工程を短縮し
て高開口率の表示が得られる。請求項７の液晶表示装置
では、ＭＩＭ素子のＩ層を層間絶縁層と同一の材料とし
ているので、Ｉ層の成膜及びパターン形成が不要で大幅
に工程を短縮して高開口率の表示が得られる。請求項８
の液晶表示装置では、リード電極上のＭＩＭ素子と、リ
ード電極と同一平面上に同一材料で形成された島状電極
部上のＭＩＭ素子と、画素電極とが直列に接続されるの
で、ＭＩＭ素子のＩ−Ｖ特性の対称性がよくなり、した
がって表示の焼き付きが無く高信頼性かつ高開口率の表
示が得られる。請求項９の液晶表示装置では、リード電
極上のＭＩＭ素子と、リード電極と同一平面上に同一材
料で形成された島状電極部上のＭＩＭ素子と、画素電極
とが直列に接続され、かつＭＩＭ素子の上部電極と画素
電極が同一材料であるので、ＭＩＭ素子のＩ−Ｖ特性の
対称性がよくなり、したがって表示の焼き付きが無く高
信頼性かつ高開口率の表示が得られ、さらに工程が短縮
される。請求項１０の液晶表示装置では、一つの画素電
極に対し並列に２個以上のＭＩＭ素子でリード電極と接
続されているので、冗長性が高まり、高信頼性かつ高開
口率の表示が高歩留まりで得られる。
【図１】本発明による基本的な装置構成例を示す平面図
であり、実施例１の説明図でもある。
であり、実施例１の説明図でもある。
【図２】図１のＡ−Ａ′線断面図で、ＭＩＭ素子を含む
説明図である。
説明図である。
【図３】実施例２の説明平面図である。
【図４】実施例３の説明断面図である。
【図５】実施例４の説明断面図である。
【図６】実施例５の説明断面図である。
【図７】実施例６の説明断面図である。
【図８】実施例７の説明断面図である。
【図９】実施例８の説明断面図である。
【図１０】実施例９の説明平面図である。
【図１１】従来素子の構成を示す平面図である。
１ ガラス基板 ２ リード電極 ２′島状下部電極 ３ 絶縁層 ４ 層間絶縁膜 ５ 画素電極 ６ 上部電極 ７ コンタクトホ
ール
ール
Claims (10)
- 【請求項１】 ２枚の基板間に液晶物質を挟持してなる
液晶表示装置において、少なくとも一方の基板上にリー
ド電極と透明画素電極が絶縁層を介して設けられ、リー
ド電極はとなり合う画素電極間に隙間無く設けられ、リ
ード電極と画素電極はＭＩＭ素子により接続されている
ことを特徴とする液晶表示装置。 - 【請求項２】 ＭＩＭ素子がリード電極上に設けられて
いることを特徴とする請求項１に記載の液晶表示装置。 - 【請求項３】 ＭＩＭ素子のＩ層を硬質炭素膜としたこ
とを特徴とする請求項１に記載の液晶表示装置。 - 【請求項４】 ＭＩＭ素子のＩ層がリード電極材料の酸
化物よりなることを特徴とする請求項１に記載の液晶表
示装置。 - 【請求項５】 ＭＩＭ素子のＩ層が透明な絶縁膜で基板
全面に設けられていることを特徴とする請求項１に記載
の液晶表示装置。 - 【請求項６】 ＭＩＭ素子のＩ層とリード電極が同一パ
ターンで形成されていることを特徴とする請求項１に記
載の液晶表示装置。 - 【請求項７】 ＭＩＭ素子のＩ層が絶縁層と同一材料か
らなることを特徴とする請求項１に記載の液晶表示装
置。 - 【請求項８】 リード電極上のＭＩＭ素子と、リード電
極と一平面上に同一材料で形成された島状電極部上のＭ
ＩＭ素子と、画素電極とが直列に接続されていることを
特徴とする請求項１に記載の液晶表示装置。 - 【請求項９】 ＭＩＭ素子の上部電極が画素電極と同一
材料からなること特徴とする請求項８に記載の液晶表示
装置。 - 【請求項１０】リード電極と画素電極とを一つの画素に
対し２個以上のＭＩＭ素子で接続したことを特徴とする
請求項１に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4138595A JPH08211410A (ja) | 1995-02-07 | 1995-02-07 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4138595A JPH08211410A (ja) | 1995-02-07 | 1995-02-07 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08211410A true JPH08211410A (ja) | 1996-08-20 |
Family
ID=12606931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4138595A Pending JPH08211410A (ja) | 1995-02-07 | 1995-02-07 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08211410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012169198A1 (ja) * | 2011-06-10 | 2012-12-13 | パナソニック株式会社 | 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置 |
-
1995
- 1995-02-07 JP JP4138595A patent/JPH08211410A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012169198A1 (ja) * | 2011-06-10 | 2012-12-13 | パナソニック株式会社 | 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置 |
| JP5270809B2 (ja) * | 2011-06-10 | 2013-08-21 | パナソニック株式会社 | 不揮発性記憶素子、及び不揮発性記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP4676390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US8049854B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR101175561B1 (ko) | 저항을 감소시키는 공통전극을 포함하는 액정표시소자 및그 제조방법 | |
| US8243218B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US6927814B2 (en) | Array substrate for LCD and method of fabricating the same | |
| US7646443B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US20040209407A1 (en) | Thin film transistor array gate electrode for liquid crystal display device | |
| JP3738975B2 (ja) | 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法 | |
| US7206054B2 (en) | LCD with bent split pixel electrodes with transistor for each partition | |
| JP2002229068A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| JPH1096955A (ja) | 液晶表示装置 | |
| KR100983716B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20060032034A (ko) | 횡전계방식 액정표시장치 | |
| KR20110056962A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| TWI333693B (en) | Thin film transistor array panel and manufacturing method thereof | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| KR20120072817A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JPH08211410A (ja) | 液晶表示装置 | |
| JP2002026335A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101130873B1 (ko) | 액정표시패널의 제조방법 | |
| US20030164908A1 (en) | Thin film transistor panel | |
| KR20110058519A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR101035927B1 (ko) | Ips 모드 액정표시소자의 제조방법 | |
| KR101583602B1 (ko) | 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 |