JPH08195438A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08195438A
JPH08195438A JP500095A JP500095A JPH08195438A JP H08195438 A JPH08195438 A JP H08195438A JP 500095 A JP500095 A JP 500095A JP 500095 A JP500095 A JP 500095A JP H08195438 A JPH08195438 A JP H08195438A
Authority
JP
Japan
Prior art keywords
film
oxide film
semiconductor device
silicon oxide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP500095A
Other languages
Japanese (ja)
Inventor
Kazufumi Maeda
一史 前田
Toru Koyama
小山  徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP500095A priority Critical patent/JPH08195438A/en
Publication of JPH08195438A publication Critical patent/JPH08195438A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a manufacturing method of a semiconductor device, in which an insulating film can be made flat without lowering the reliability of the semiconductor device. CONSTITUTION: A doped polysilicon film 4 is formed on a TEOS oxide film 3 whose surface has differences in level. After that, impurities in the doped polysilicon film 4 are diffused into the TEOS oxide film 3. Then, the doped polysilicon film 4 is removed, an etching operation whose selectivity with reference to a heavily doped silicon nitride film is executed, and a TEOS oxide film 3a into which the impurities have been diffused is etched. Since the diffusion boundary face S of the impurities in the TEOS oxide film 3 is formed to be nearly flat, the surface of an insulating film is flattened by an etching operation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、配線間に層間絶縁膜
を備えた半導体装置の製造方法に関するものであり、特
にその層間絶縁膜の平坦化に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having an interlayer insulating film between wirings, and more particularly to flattening the interlayer insulating film.

【0002】[0002]

【従来の技術】現在、LSIのような半導体装置(I
C)では、回路の高集積化の傾向が強く、配線パターン
の微細化や配線の多層化が日々進められている。このよ
うな多層構造の半導体装置では、配線上に形成される絶
縁膜に段差が生じ易くなるとともに、配線層数の増加に
より、上層側の絶縁膜等には、各層毎の段差が蓄積され
て、表面には凹凸の大きな段差が生じるようになる。そ
して、このような段差は、転写、エッチング、成膜等に
種々の不良を招く要因となっており、半導体装置の製造
上大きな障害となるため、絶縁膜の段差を低減する平坦
化プロセスの開発が進めされている。
2. Description of the Related Art Currently, semiconductor devices such as LSI (I
In C), there is a strong tendency toward high integration of circuits, and miniaturization of wiring patterns and multilayering of wiring are being promoted every day. In such a semiconductor device having a multi-layer structure, a step is likely to occur in the insulating film formed on the wiring, and due to the increase in the number of wiring layers, a step for each layer is accumulated in the insulating film on the upper layer side. A large unevenness is generated on the surface. Since such a step causes various defects in transfer, etching, film formation, etc., and becomes a major obstacle in manufacturing a semiconductor device, a flattening process for reducing the step of the insulating film is developed. Is being advanced.

【0003】平坦化プロセスとしては種々の方法がある
が、一例として、例えばシリコン酸化物を溶剤に溶か
し、この粘性液体を配線上に滴下した後高速回転して均
一なSOG膜を形成する方法が知られている。この方法
では、毛管現象と遠心力との釣り合いにより回転塗布膜
であるSOG膜は凹部に厚く塗布されることにより平坦
な表面を持つ絶縁膜が形成される。
There are various methods for the flattening process. One example is a method of dissolving silicon oxide in a solvent, dropping this viscous liquid on the wiring, and then rotating at high speed to form a uniform SOG film. Are known. In this method, the SOG film, which is a spin coating film, is thickly applied to the recesses by the balance between the capillarity and the centrifugal force to form an insulating film having a flat surface.

【0004】また、例えばTEOS(Tetra-Ethyl-Orth
o-Silicate,Si(C25 OH)5 )を原料ガスとし
てCVDによって配線パターン上にシリコン酸化膜(以
下TEOS酸化膜という。)を形成する方法が知られて
いる。
Also, for example, TEOS (Tetra-Ethyl-Orth)
A method of forming a silicon oxide film (hereinafter referred to as TEOS oxide film) on a wiring pattern by CVD using o-Silicate, Si (C 2 H 5 OH) 5 ) as a source gas is known.

【0005】また、CVDによって配線パターン上にB
(ボロン)およびP(リン)を含むように形成されたシ
リコン酸化膜(以下BPSG膜という。)を形成し、そ
の後リフロー(BPSG膜に熱を加えて流動化させ
る。)によりBPSG膜の表面を平坦化する方法が知ら
れている。
Also, B is formed on the wiring pattern by CVD.
A silicon oxide film (hereinafter referred to as a BPSG film) formed so as to contain (boron) and P (phosphorus) is formed, and then the surface of the BPSG film is subjected to reflow (heat is applied to the BPSG film to fluidize it). A method of flattening is known.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、高速回
転して形成されるSOG膜の半導体装置の場合、凹部の
膜厚が厚くなると、溶媒の蒸発でシリコン酸化物の固化
の際に生じるストレスも大きくなり、クラックが発生し
易くなったり、また狭い隙間に粘性液体が入りにくいと
いったように、下地形状の影響を受け易いという課題が
あった。
However, in the case of a semiconductor device having an SOG film formed by rotating at a high speed, when the film thickness of the recess is increased, the stress generated when the silicon oxide is solidified by the evaporation of the solvent is also increased. Therefore, there is a problem that the base shape is apt to be affected such that cracks are easily generated and the viscous liquid is hard to enter the narrow gap.

【0007】また、TEOS酸化膜により平坦化を図っ
た半導体装置の場合、TEOS酸化膜は狭い隙間や穴を
充分に埋め込むようには形成されるが、多層構造の半導
体装置ではまだまだ充分には、層間絶縁膜の平坦化は図
れないという課題があった。
Further, in the case of a semiconductor device which is flattened by a TEOS oxide film, the TEOS oxide film is formed so as to sufficiently fill a narrow gap or hole, but in a semiconductor device having a multilayer structure, it is still sufficient. There is a problem that the interlayer insulating film cannot be flattened.

【0008】また、リフローによってBPSG膜の平坦
化を図った半導体装置の場合、リフロー時の熱処理によ
ってBPSG膜の下側に位置した配線にまで酸化種(O
2)が拡散し、この配線が酸化されてしまい、半導体装
置の信頼度が低下してしまうという課題があった。
Further, in the case of a semiconductor device in which the BPSG film is flattened by reflow, an oxidizing species (O) is formed even in the wiring located under the BPSG film by heat treatment during reflow.
2 ) diffuses and oxidizes this wiring, which reduces the reliability of the semiconductor device.

【0009】この発明は、上記のような課題を解消する
ためになされたもので、半導体装置の信頼度を低下させ
ることなく、充分に平坦な絶縁膜が形成できる半導体装
置の製造方法を提供することを目的とする。
The present invention has been made to solve the above problems, and provides a method for manufacturing a semiconductor device in which a sufficiently flat insulating film can be formed without lowering the reliability of the semiconductor device. The purpose is to

【0010】[0010]

【課題を解決するための手段】この発明の請求項1の半
導体装置の製造方法では、シリコン酸化膜上にドープト
ポリシリコン膜を形成後、このドープトポリシリコン膜
中の不純物を前記シリコン酸化膜中に拡散させ、つぎ
に、前記ドープトポリシリコン膜を除去した後、不純物
濃度の高いシリコン酸化膜に対して選択性の高いエッチ
ングを施して、前記不純物の拡散した前記シリコン酸化
膜をエッチング処理するものである。
In the method of manufacturing a semiconductor device according to the first aspect of the present invention, after forming a doped polysilicon film on a silicon oxide film, impurities in the doped polysilicon film are removed from the silicon oxide film. Then, the doped polysilicon film is removed, and then the silicon oxide film having a high impurity concentration is subjected to highly selective etching to etch the silicon oxide film in which the impurities are diffused. It is something to process.

【0011】この発明の請求項2の半導体装置の製造方
法では、シリコン酸化膜上に塗布形成膜を形成して表面
を平坦化した後、この塗布形成膜の表面から窒素イオン
を注入して、前記シリコン酸化膜中に平坦なシリコン窒
化膜を形成し、つぎに、シリコン窒化膜よりもシリコン
酸化膜に対する選択性が高いエッチングを施して、前記
シリコン窒化膜が表面に表れるまで前記シリコン酸化膜
のエッチング処理を行なうものである。
In the method of manufacturing a semiconductor device according to a second aspect of the present invention, after forming a coating forming film on the silicon oxide film to flatten the surface, nitrogen ions are implanted from the surface of the coating forming film, A flat silicon nitride film is formed in the silicon oxide film, and then etching having a higher selectivity to the silicon oxide film than the silicon nitride film is performed, so that the silicon oxide film is formed until the silicon nitride film appears on the surface. Etching processing is performed.

【0012】この発明の請求項3の半導体装置の製造方
法では、請求項1または請求項2記載の半導体装置の製
造方法において、シリコン酸化膜は、TEOSを原料ガ
スとしてCVDにより形成されたTEOS酸化膜である
ものである。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first or second aspect, wherein the silicon oxide film is a TEOS oxide film formed by CVD using TEOS as a source gas. It is a film.

【0013】この発明の請求項4の半導体装置の製造方
法では、請求項3記載の半導体装置の製造方法におい
て、不純物であるPをTEOS酸化膜中に熱拡散させ、
CF4によるドライエッチングでドープトポリシリコン
膜を除去した後、フッ酸によるウエットエッチングでT
EOS酸化膜をエッチングするものである。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the third aspect, wherein P, which is an impurity, is thermally diffused into the TEOS oxide film.
After removing the doped polysilicon film by dry etching with CF 4 , T is wet-etched with hydrofluoric acid.
The EOS oxide film is etched.

【0014】この発明の請求項5の半導体装置の製造方
法では、請求項2または請求項3記載の半導体装置の製
造方法において、塗布形成膜は、シリコン酸化膜上にス
ピンコートにより平坦化されて形成されているものであ
る。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the second or third aspect, wherein the coating film is planarized by spin coating on the silicon oxide film. It has been formed.

【0015】この発明の請求項6の半導体装置の製造方
法では、請求項2記載の半導体装置の製造方法におい
て、エッチングとしてバッファードフッ酸をエッチング
液として用いたものである。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the second aspect, wherein buffered hydrofluoric acid is used as an etching solution for etching.

【0016】この発明の請求項7の半導体装置の製造方
法では、表面に段差のついているBPSG膜中に窒素イ
オンを注入して、このBPSG膜中に平坦なシリコン窒
化膜を形成後、シリコン窒化膜上のBPSG膜をリフロ
ーして前記BPSG膜の表面を平坦化するものである。
In the method of manufacturing a semiconductor device according to a seventh aspect of the present invention, nitrogen ions are implanted into a BPSG film having a step on the surface to form a flat silicon nitride film in the BPSG film, and then a silicon nitride film is formed. The BPSG film on the film is reflowed to flatten the surface of the BPSG film.

【0017】[0017]

【作用】この発明の請求項1の半導体装置の製造方法に
おいては、表面に段差のついているシリコン酸化膜中
に、ドープトポリシリコン膜中の不純物を拡散させ、こ
の不純物の拡散境界面をシリコン酸化膜中に平坦に形成
する。つぎに、不純物濃度の高いシリコン酸化膜に対し
て選択性が高いエッチングを施し、シリコン酸化膜をエ
ッチング処理することにより、表面が不純物の拡散境界
面にほぼ沿った平坦なシリコン酸化膜が形成される。
In the method of manufacturing a semiconductor device according to the first aspect of the present invention, the impurity in the doped polysilicon film is diffused into the silicon oxide film having a step on the surface, and the diffusion boundary surface of the impurity is silicon. It is formed flat in the oxide film. Next, a highly selective etching is performed on the silicon oxide film having a high impurity concentration, and the silicon oxide film is etched to form a flat silicon oxide film whose surface is substantially along the impurity diffusion boundary surface. It

【0018】この発明の請求項2の半導体装置の製造方
法においては、表面に段差のついているシリコン酸化膜
中に、塗布形成膜を介して、窒素イオンを注入し、この
シリコン酸化膜中に平坦なシリコン窒化膜を形成する。
つぎにシリコン窒化膜よりもシリコン酸化膜に対する選
択性が高いエッチングを施し、シリコン酸化膜をエッチ
ング処理することにより、表面にシリコン窒化膜が現れ
た平坦な絶縁膜が形成される。
In the method of manufacturing a semiconductor device according to a second aspect of the present invention, nitrogen ions are implanted into the silicon oxide film having a step on the surface through the coating forming film to flatten the silicon oxide film. A simple silicon nitride film is formed.
Next, etching having a higher selectivity for the silicon oxide film than the silicon nitride film is performed, and the silicon oxide film is etched to form a flat insulating film having the silicon nitride film on the surface.

【0019】この発明の請求項3の半導体装置の製造方
法においては、シリコン酸化膜として、TEOSを原料
ガスとして用いてCVDにより配線上にTEOS酸化膜
を形成する。
In a method of manufacturing a semiconductor device according to a third aspect of the present invention, a TEOS oxide film is formed on a wiring by CVD using TEOS as a source gas as a silicon oxide film.

【0020】この発明の請求項4の半導体装置の製造方
法においては、CF4によるドライエッチングでドープ
トポリシリコン膜は効率よく除去され、またTEOS酸
化膜はフッ酸によるウエットエッチングで効率よく除去
される。
In the method of manufacturing a semiconductor device according to a fourth aspect of the present invention, the doped polysilicon film is efficiently removed by dry etching with CF 4 , and the TEOS oxide film is efficiently removed by wet etching with hydrofluoric acid. It

【0021】この発明の請求項5の半導体装置の製造方
法においては、シリコン酸化膜上には塗装形成膜がスピ
ンコートにより簡単に平坦化される。
In the method of manufacturing the semiconductor device according to the fifth aspect of the present invention, the coating film is easily planarized on the silicon oxide film by spin coating.

【0022】この発明の請求項6の半導体装置の製造方
法においては、シリコン酸化膜はバッファードフッ酸に
より効率よくエッチングされる。
In the method of manufacturing a semiconductor device according to the sixth aspect of the present invention, the silicon oxide film is efficiently etched by buffered hydrofluoric acid.

【0023】この発明の請求項7の半導体装置の製造方
法においては、表面に段差のついているBPSG膜中に
シリコン窒化膜を形成後、リフローしてBPSG膜の表
面を平坦化することにより、表面に平坦な絶縁膜を形成
する。この場合、BPSG膜中のシリコン窒化膜によっ
て、リフロー時における絶縁膜下方の配線の酸化が防止
される。
In the method of manufacturing a semiconductor device according to a seventh aspect of the present invention, after the silicon nitride film is formed in the BPSG film having a step on the surface, the surface of the BPSG film is flattened by reflowing to form a surface. A flat insulating film is formed on. In this case, the silicon nitride film in the BPSG film prevents oxidation of the wiring below the insulating film during reflow.

【0024】[0024]

【実施例】以下、この発明の実施例を図面を参照しつつ
説明する。 実施例1.図1はこの発明の一実施例に係る半導体装置
の製造方法の説明図である。図において、1は導電性の
配線で、この配線1は、例えば、幅0.6μm 、配線間
ピッチ0.3μm 、膜厚2000オングストローム(以
下Aで示す)のサイズを有している。3は配線1上にT
EOS(Tetra-Ethyl-Ortho-Silicate,Si(C25
OH)5 )を原料ガスとしてCVDによって形成された
シリコン酸化膜であるTEOS酸化膜である。平坦性に
優れたTEOS酸化膜3の上部には境界面Sを境として
不純物の拡散したドーピング層3aが形成されている。
4はTEOS酸化膜3上に、CVDによって形成された
ドープトポリシリコン膜である。このドープトポリシリ
コン膜4中には、例えばP(リン)がドープされてい
る。
Embodiments of the present invention will be described below with reference to the drawings. Example 1. FIG. 1 is an explanatory diagram of a method of manufacturing a semiconductor device according to an embodiment of the present invention. In the figure, reference numeral 1 is a conductive wiring, and the wiring 1 has a size of, for example, a width of 0.6 μm, a pitch between wirings of 0.3 μm, and a film thickness of 2000 angstrom (hereinafter referred to as A). 3 is T on the wiring 1
EOS (Tetra-Ethyl-Ortho-Silicate, Si (C 2 H 5
It is a TEOS oxide film which is a silicon oxide film formed by CVD using OH) 5 ) as a source gas. Above the TEOS oxide film 3 having excellent flatness, a doping layer 3a in which impurities are diffused is formed with the boundary S as a boundary.
Reference numeral 4 is a doped polysilicon film formed by CVD on the TEOS oxide film 3. The doped polysilicon film 4 is doped with P (phosphorus), for example.

【0025】つぎに、配線1上に平坦なTEOS酸化膜
3を形成する半導体装置の製造方法について説明する。
配線1上にTEOS酸化膜3を例えば8000Aの膜厚
で形成すると、TEOS酸化膜3の上面には、配線1間
の隙間の影響を受けた凹凸状の段差が形成される。ただ
し、TEOS酸化膜3は平坦性がよく狭い隙間や穴を充
分に埋め込むように形成されるため、表面側の凸部3b
に比べ、凹部3cの溝は狭く形成される。
Next, a method of manufacturing a semiconductor device in which the flat TEOS oxide film 3 is formed on the wiring 1 will be described.
When the TEOS oxide film 3 is formed on the wiring 1 to have a film thickness of, for example, 8000 A, an uneven step which is affected by the gap between the wirings 1 is formed on the upper surface of the TEOS oxide film 3. However, since the TEOS oxide film 3 has good flatness and is formed so as to sufficiently fill the narrow gaps and holes, the convex portion 3b on the front surface side is formed.
The groove of the concave portion 3c is formed narrower than that of.

【0026】つぎに、TEOS酸化膜3上にドープトポ
リシリコン膜4を例えば3000Aの膜厚でCVDによ
り形成後、このドープトポリシリコン膜4側に熱を加え
て、ドープトポリシリコン膜4中の不純物(P)をTE
OS酸化膜3中に熱拡散させる。そして、TEOS酸化
膜3中に、例えば膜厚が6000Aで、不純物(P)濃
度が10mol%程となったドーピング層3aを形成す
る。この場合、TEOS酸化膜3の凸部3bに比べて凹
部3cの溝は充分に狭いため、配線1から遠い凸部3b
側に比べ、配線1に近い凹部3c側からの不純物(P)
の拡散量は少なく、結果として、ドーピング層3aと不
純物拡散のなされないTEOS酸化膜3との境界面Sは
充分に平坦性を有したものとなる。
Next, a doped polysilicon film 4 is formed on the TEOS oxide film 3 by CVD with a film thickness of 3000 A, for example, and then the doped polysilicon film 4 side is heated to form the doped polysilicon film 4 therein. Impurity (P) in TE
Heat is diffused into the OS oxide film 3. Then, a doping layer 3a having a film thickness of 6000 A and an impurity (P) concentration of about 10 mol% is formed in the TEOS oxide film 3. In this case, since the groove of the concave portion 3c is sufficiently narrower than the convex portion 3b of the TEOS oxide film 3, the convex portion 3b far from the wiring 1 is formed.
Impurities (P) from the recess 3c side closer to the wiring 1 than the side
Is small, and as a result, the boundary surface S between the doping layer 3a and the TEOS oxide film 3 in which no impurity is diffused is sufficiently flat.

【0027】つぎに、例えばCFを使用したドライエ
ッチングによりドープトポリシリコン膜4を除去した
後、不純物濃度の高いTEOS酸化膜に対して選択性の
あるエッチング方法、この実施例では、例えばフッ酸を
エッチング液としたウエットエッチングにより、TEO
S酸化膜3をエッチング処理する。この場合、ドーピン
グ層3aは速くエッチングされるとともに、不純物
(P)を含まないTEOS酸化膜3はゆっくりエッチン
グされる。したがって、例えば配線1上の不純物(P)
を含まないTEOS酸化膜3の膜厚が2500A程度に
なるまでエッチングすることにより、配線1上に境界面
Sに沿った平坦なTEOS酸化膜3を形成できることと
なる。
Next, after removing the doped polysilicon film 4 by dry etching using, for example, CF 4 , an etching method having selectivity for the TEOS oxide film having a high impurity concentration, in this embodiment, for example, a fluorine film is used. Wet etching using acid as an etching solution provides TEO
The S oxide film 3 is etched. In this case, the doping layer 3a is etched quickly, and the TEOS oxide film 3 containing no impurity (P) is etched slowly. Therefore, for example, impurities (P) on the wiring 1
By etching until the film thickness of the TEOS oxide film 3 which does not include is about 2500 A, the flat TEOS oxide film 3 along the boundary surface S can be formed on the wiring 1.

【0028】以上のように、この半導体装置の製造方法
では、表面に段差のあるTEOS酸化膜3の上部に、ド
ープトポリシリコン膜4を介して、境界面Sが平坦とな
るようにドーピング層3aを形成した後、不純物濃度の
高いシリコン酸化膜に対して選択性のあるエッチング方
法により、TEOS酸化膜3をエッチング処理をするよ
うにしているため、配線1上に平坦なTEOS酸化膜を
形成できる。すなわち、この半導体装置の製造方法で
は、配線1上に充分に平坦な絶縁膜を容易に形成するこ
とができる。
As described above, in this method of manufacturing a semiconductor device, the doping layer is formed on the upper surface of the TEOS oxide film 3 having a stepped surface so that the boundary surface S is flattened through the doped polysilicon film 4. After forming 3a, the TEOS oxide film 3 is etched by an etching method having a selectivity with respect to a silicon oxide film having a high impurity concentration, so that a flat TEOS oxide film is formed on the wiring 1. it can. That is, in this semiconductor device manufacturing method, a sufficiently flat insulating film can be easily formed on the wiring 1.

【0029】実施例2.図2はこの発明の他の実施例に
係る半導体装置の製造方法の説明図である。なお、実施
例1で示したものと同一部分には同一符合を付しその説
明を省略する。図において、5はTEOS酸化膜3上に
形成された塗布形成膜である。この塗布形成膜は、例え
ば溶剤に溶けたガラス溶液をTEOS酸化膜3上にスピ
ンコートした後、加熱処理して形成されるシリコン酸化
膜としてのSOG膜である。6は塗布形成膜5の表面側
に加速される窒素イオン、7はTEOS酸化膜3と配線
1間に形成されたシリコン窒化膜である。
Example 2. FIG. 2 is an explanatory diagram of a method of manufacturing a semiconductor device according to another embodiment of the present invention. The same parts as those shown in the first embodiment are designated by the same reference numerals and the description thereof will be omitted. In the figure, 5 is a coating film formed on the TEOS oxide film 3. This coating formation film is, for example, a SOG film as a silicon oxide film formed by spin-coating a glass solution dissolved in a solvent on the TEOS oxide film 3 and then performing heat treatment. Reference numeral 6 is nitrogen ions accelerated on the surface side of the coating formation film 5, and 7 is a silicon nitride film formed between the TEOS oxide film 3 and the wiring 1.

【0030】つぎに、この実施例の半導体装置の製造方
法について説明する。配線1上にTEOS酸化膜3を8
000Aの膜厚で形成後、このTEOS酸化膜3の表面
の段差を埋めるように、このTEOS酸化膜3上に塗布
形成膜5をスピンコート法により形成し、表面を平坦化
する。つぎに、塗布形成膜5の平坦な表面側から、例え
ば、300Kevの注入エネルギーで窒素イオン6を注
入し、塗布形成膜5の表面から例えば深さ6000Aの
TEOS酸化膜3中にシリコン窒化膜7を形成する。こ
の場合、窒素イオン6の注入面は塗布形成膜5により平
坦に形成されているため、シリコン窒化膜7は配線1と
平行になるように平坦に形成される。
Next, a method of manufacturing the semiconductor device of this embodiment will be described. A TEOS oxide film 3 is formed on the wiring 1.
After the film having a thickness of 000 A is formed, a coating formation film 5 is formed on the TEOS oxide film 3 by a spin coating method so as to fill the step on the surface of the TEOS oxide film 3, and the surface is flattened. Next, nitrogen ions 6 are implanted from the flat surface side of the coating formation film 5 at an implantation energy of, for example, 300 Kev, and the silicon nitride film 7 is formed in the TEOS oxide film 3 having a depth of 6000 A from the surface of the coating formation film 5. To form. In this case, since the implantation surface of the nitrogen ions 6 is formed flat by the coating formation film 5, the silicon nitride film 7 is formed flat so as to be parallel to the wiring 1.

【0031】つぎに、シリコン窒化膜7よりもシリコン
酸化膜に対する選択性が高いエッチング方法、この実施
例ではバッファードフッ酸をエッチング液としたウェッ
トエッチングにより、シリコン窒化膜7上のTEOS酸
化膜3および塗布形成膜5をエッチング処理して除去す
る。この場合、エッチングは、シリコン窒化膜7が現れ
た時点で反応が停止するため、配線1上には、TEOS
酸化膜3をシリコン窒化膜7で覆った平坦な絶縁膜が形
成される。
Next, the TEOS oxide film 3 on the silicon nitride film 7 is formed by an etching method having a higher selectivity for the silicon oxide film than the silicon nitride film 7, that is, wet etching using buffered hydrofluoric acid as an etching solution in this embodiment. And the coating formation film 5 is removed by etching. In this case, the etching stops the reaction when the silicon nitride film 7 appears, so that TEOS is not formed on the wiring 1.
A flat insulating film is formed by covering the oxide film 3 with the silicon nitride film 7.

【0032】以上のように、この半導体装置の製造方法
においても、実施例1の半導体装置の製造方法の場合と
同様に、配線1上に平坦な絶縁膜を容易に形成すること
ができる。また、クラックの生じ易いSOG膜である塗
布形成膜5は最終的には除かれており、信頼性の高い半
導体装置が得られる。
As described above, also in this semiconductor device manufacturing method, as in the case of the semiconductor device manufacturing method of the first embodiment, a flat insulating film can be easily formed on the wiring 1. Further, the coating formation film 5, which is an SOG film that easily causes cracks, is finally removed, and a highly reliable semiconductor device can be obtained.

【0033】実施例3.図3はこの発明のさらに他の実
施例に係る半導体装置の製造方法の説明図である。な
お、実施例1で示したものと同一部分には同一符合を付
しその説明を省略する。図において、8は配線1上に、
CVDによってボロン(B)およびリン(P)を含むよ
うに形成され、実施例1および2のTEOS酸化膜3よ
りも融点の低いシリコン酸化膜であるBPSG膜であ
る。9はBPSG膜8中に形成されたシリコン窒化膜で
ある。
Example 3. FIG. 3 is an explanatory view of a method of manufacturing a semiconductor device according to still another embodiment of the present invention. The same parts as those shown in the first embodiment are designated by the same reference numerals and the description thereof will be omitted. In the figure, 8 is on the wiring 1,
It is a BPSG film which is a silicon oxide film having a melting point lower than that of the TEOS oxide film 3 of the first and second embodiments, which is formed by CVD so as to contain boron (B) and phosphorus (P). 9 is a silicon nitride film formed in the BPSG film 8.

【0034】つぎに、配線1上に平坦な絶縁膜(この場
合はBPSG膜8とシリコン窒化膜9)を形成する半導
体装置の製造方法について説明する。まず、配線1上に
BPSG膜8を、例えば、8000Aの膜厚で形成す
る。この場合、BPSG膜8の上面は、配線1の段差
(配線間隙間)の影響を受けて、凹凸状の段差が形成さ
れる。つぎに、BPSG膜8の表面から、例えば300
Kevの注入エネルギーで窒素イオン6を注入し、BP
SG膜8中に、表面から例えば深さ6000Aの位置に
シリコン窒化膜9を形成する。この場合、このシリコン
窒化膜9は、BPSG膜8の表面の凹凸を反映して、表
面とシリコン窒化膜9との距離は一定だが全体に凹凸状
に形成される。
Next, a method of manufacturing a semiconductor device in which a flat insulating film (BPSG film 8 and silicon nitride film 9 in this case) is formed on the wiring 1 will be described. First, the BPSG film 8 is formed on the wiring 1 to have a film thickness of 8000 A, for example. In this case, an uneven step is formed on the upper surface of the BPSG film 8 under the influence of the step (inter-wiring gap) of the wire 1. Next, from the surface of the BPSG film 8, for example, 300
Nitrogen ion 6 is implanted with the implantation energy of Kev, and BP is
A silicon nitride film 9 is formed in the SG film 8 at a depth of 6000 A from the surface, for example. In this case, the silicon nitride film 9 reflects the unevenness of the surface of the BPSG film 8, and the distance between the surface and the silicon nitride film 9 is constant, but is formed in an uneven shape as a whole.

【0035】つぎに、シリコン窒化膜9より上のBPS
G膜8をリフローし(BPSG膜8に熱を加えてこのB
PSG膜8を流動化させる)、BPSG膜8の表面を平
坦化する。リフローにあたり、空気中の酸素やBPSG
膜8中の酸素が配線1側に移動して、配線1を酸化させ
ようとするが、シリコン窒化膜9が配線1側への酸素の
移動を阻止するため、配線1に酸化はほとんど生じな
い。なお、BPSG膜8はTEOS酸化膜3のような他
の絶縁膜に比べ、リフロー温度が低いため、リフローが
容易になされる。
Next, BPS above the silicon nitride film 9
The G film 8 is reflowed (heat is applied to the BPSG film 8 to
The PSG film 8 is fluidized) and the surface of the BPSG film 8 is flattened. When reflowing, oxygen in the air and BPSG
Oxygen in the film 8 moves to the wiring 1 side and tries to oxidize the wiring 1. However, since the silicon nitride film 9 blocks the movement of oxygen to the wiring 1 side, the wiring 1 is hardly oxidized. . Since the BPSG film 8 has a lower reflow temperature than other insulating films such as the TEOS oxide film 3, reflow is facilitated.

【0036】以上のように、この半導体装置の製造方法
においても、実施例1の場合と同様に、配線1上に平坦
な絶縁膜を容易に形成することができる。また、リフロ
ーの際、シリコン窒化膜9により配線の酸化は防止さ
れ、信頼性の高い半導体装置が得られる。
As described above, also in this semiconductor device manufacturing method, a flat insulating film can be easily formed on the wiring 1 as in the case of the first embodiment. Further, during the reflow, the silicon nitride film 9 prevents the wiring from being oxidized, so that a highly reliable semiconductor device can be obtained.

【0037】なお、上記各実施例では、シリコン酸化膜
を形成する原料としてTEOSを用いたが、SiH4
SiH2Cl2、Si48244等であってもよい。
Although TEOS was used as the raw material for forming the silicon oxide film in each of the above embodiments, SiH 4 ,
It may be SiH 2 Cl 2 , Si 4 C 8 H 24 O 4 or the like.

【0038】[0038]

【発明の効果】以上説明したように、この発明の請求項
1の半導体装置の製造方法によれば、シリコン酸化膜中
に、ドープトポリシリコン膜中の不純物を拡散させ、こ
の不純物の拡散境界面をシリコン酸化膜中に平坦に形成
し、つぎに不純物濃度の高いシリコン酸化膜に対して選
択性が高いエッチングを施し、シリコン酸化膜をエッチ
ング処理することにより、平坦なシリコン酸化膜が簡単
に形成されるという効果がある。
As described above, according to the method of manufacturing the semiconductor device of the first aspect of the present invention, the impurity in the doped polysilicon film is diffused into the silicon oxide film, and the impurity diffusion boundary is formed. A flat surface can be easily formed by forming a flat surface in the silicon oxide film, then performing etching with high selectivity on the silicon oxide film with a high impurity concentration, and etching the silicon oxide film. It has the effect of being formed.

【0039】また、この発明の請求項2の半導体装置の
製造方法によれば、シリコン酸化膜中に、塗布形成膜を
介して、窒素イオンを注入し、このシリコン酸化膜中に
平坦なシリコン窒化膜を形成し、つぎにシリコン窒化膜
よりもシリコン酸化膜に対する選択性が高いエッチング
を施し、シリコン酸化膜をエッチング処理することによ
り、表面にシリコン窒化膜が現れた平坦な絶縁膜が簡単
に形成されるという効果がある。
Further, according to the method of manufacturing a semiconductor device of the second aspect of the present invention, nitrogen ions are implanted into the silicon oxide film through the coating formation film, and flat silicon nitride is formed in the silicon oxide film. A flat insulating film with a silicon nitride film on the surface is easily formed by forming a film, then performing etching with higher selectivity to the silicon oxide film than the silicon nitride film, and etching the silicon oxide film. There is an effect that is done.

【0040】また、この発明の請求項3の半導体装置の
製造方法によれば、請求項1または請求項2の半導体装
置の製造方法において、シリコン酸化膜として、TEO
Sを原料ガスとして用いてCVDにより配線上にTEO
S酸化膜を形成するので、請求項1または請求項2記載
の発明の効果に加えて、配線上にはより平坦なTEOS
酸化膜が形成されるという効果もある。
Further, according to the method of manufacturing a semiconductor device of claim 3 of the present invention, in the method of manufacturing a semiconductor device of claim 1 or 2, the silicon oxide film is TEO.
TEO on the wiring by CVD using S as a source gas
Since the S oxide film is formed, in addition to the effect of the invention according to claim 1 or 2, TEOS flatter on the wiring is formed.
There is also an effect that an oxide film is formed.

【0041】また、この発明の請求項4の半導体装置の
製造方法によれば、請求項3の半導体装置の製造方法に
おいて、請求項3記載の発明の効果に加えて、CF4
よるドライエッチングでドープトポリシリコン膜は効率
よく除去され、またTEOS酸化膜はフッ酸によるウエ
ットエッチングで効率よく除去される効果もある。
According to the method of manufacturing a semiconductor device of claim 4 of the present invention, in addition to the effect of the invention of claim 3, dry etching by CF 4 is performed in the method of manufacturing a semiconductor device of claim 3. The doped polysilicon film is efficiently removed, and the TEOS oxide film is also effectively removed by wet etching with hydrofluoric acid.

【0042】また、この発明の請求項5の半導体装置の
製造方法によれば、請求項2または請求項3の半導体装
置の製造方法において、請求項2、請求項3に記載の効
果に加えて、シリコン酸化膜上には塗装形成膜がスピン
コートにより簡単に平坦化されるという効果もある。
According to the semiconductor device manufacturing method of the fifth aspect of the present invention, in addition to the effects of the second and third aspects, in the semiconductor device manufacturing method of the second or third aspect. Another effect is that the coating film is easily flattened on the silicon oxide film by spin coating.

【0043】また、この発明の請求項6の半導体装置の
製造方法によれば、請求項2に記載の発明の効果に加え
て、シリコン酸化膜はバッファードフッ酸により効率よ
くエッチングされる効果もある。
According to the semiconductor device manufacturing method of the sixth aspect of the present invention, in addition to the effect of the second aspect of the invention, the silicon oxide film is effectively etched by the buffered hydrofluoric acid. is there.

【0044】また、この発明の請求項7の半導体装置の
製造方法によれば、BPSG膜中にシリコン窒化膜を形
成後、リフローしてBPSG膜の表面が簡単に平坦化さ
れる効果がある。また、BPSG膜中のシリコン窒化膜
によって、リフロー時における絶縁膜下方の配線の酸化
が防止され、信頼性の高い半導体装置が得られる効果も
ある。
According to the semiconductor device manufacturing method of the seventh aspect of the present invention, there is an effect that the surface of the BPSG film is easily planarized by forming the silicon nitride film in the BPSG film and then reflowing. In addition, the silicon nitride film in the BPSG film prevents the wiring under the insulating film from being oxidized during the reflow process, so that a highly reliable semiconductor device can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施例1に係る半導体装置の製造
方法を説明するための説明図である。
FIG. 1 is an explanatory diagram illustrating a method for manufacturing a semiconductor device according to a first embodiment of the invention.

【図2】この発明の実施例2に係る半導体装置の製造方
法を説明するための説明図である。
FIG. 2 is an explanatory diagram illustrating a method for manufacturing a semiconductor device according to a second embodiment of the invention.

【図3】 この発明の実施例3に係る半導体装置の製造
方法を説明するための説明図である。
FIG. 3 is an explanatory diagram illustrating a method for manufacturing a semiconductor device according to a third embodiment of the invention.

【符号の説明】[Explanation of symbols]

3 TEOS酸化膜、3a ドーピング層、4 ドープ
トポリシリコン膜、5塗布形成膜、6 窒素イオン、7
シリコン窒化膜、8 BPSG膜、9 シリコン窒化
膜。
3 TEOS oxide film, 3a doping layer, 4 doped polysilicon film, 5 coating film, 6 nitrogen ion, 7
Silicon nitride film, 8 BPSG film, 9 silicon nitride film.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 シリコン酸化膜上にドープトポリシリコ
ン膜を形成後、このドープトポリシリコン膜中の不純物
を前記シリコン酸化膜中に拡散させ、つぎに、前記ドー
プトポリシリコン膜を除去した後、不純物濃度の高いシ
リコン酸化膜に対して選択性の高いエッチングを施し
て、前記不純物の拡散した前記シリコン酸化膜をエッチ
ング処理することを特徴とする半導体装置の製造方法。
1. A doped polysilicon film is formed on a silicon oxide film, impurities in the doped polysilicon film are diffused into the silicon oxide film, and then the doped polysilicon film is removed. After that, a method for manufacturing a semiconductor device is characterized in that the silicon oxide film having a high impurity concentration is subjected to etching with high selectivity to etch the silicon oxide film in which the impurities are diffused.
【請求項2】 シリコン酸化膜上に塗布形成膜を形成し
て表面を平坦化した後、この塗布形成膜の表面から窒素
イオンを注入して、前記シリコン酸化膜中に平坦なシリ
コン窒化膜を形成し、つぎに、シリコン窒化膜よりもシ
リコン酸化膜に対する選択性が高いエッチングを施し
て、前記シリコン窒化膜が表面に表れるまで前記シリコ
ン酸化膜のエッチング処理を行なうことを特徴とする半
導体装置の製造方法。
2. A coating formation film is formed on a silicon oxide film to planarize the surface, and then nitrogen ions are implanted from the surface of the coating formation film to form a flat silicon nitride film in the silicon oxide film. Formed, and then etching having a higher selectivity for a silicon oxide film than a silicon nitride film is performed, and the etching process of the silicon oxide film is performed until the silicon nitride film appears on the surface of the semiconductor device. Production method.
【請求項3】 シリコン酸化膜は、TEOSを原料ガス
としてCVDにより形成されたTEOS酸化膜であるこ
とを特徴とする請求項1または請求項2記載の半導体装
置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the silicon oxide film is a TEOS oxide film formed by CVD using TEOS as a source gas.
【請求項4】 不純物であるPをTEOS酸化膜中に熱
拡散させ、CF4によるドライエッチングでドープトポ
リシリコン膜を除去した後、フッ酸によるウエットエッ
チングでTEOS酸化膜をエッチングすることを特徴と
する請求項3記載の半導体装置の製造方法。
4. The TEOS oxide film is etched by wet etching with hydrofluoric acid after the impurity P is thermally diffused into the TEOS oxide film, the doped polysilicon film is removed by dry etching with CF 4. The method for manufacturing a semiconductor device according to claim 3.
【請求項5】 塗布形成膜は、シリコン酸化膜上にスピ
ンコートにより平坦化されて形成されていることを特徴
とする請求項2または請求項3記載の半導体装置の製造
方法。
5. The method of manufacturing a semiconductor device according to claim 2, wherein the coating formation film is formed by planarizing the silicon oxide film by spin coating.
【請求項6】 エッチングとしてバッファードフッ酸を
エッチング液として用いたことを特徴とする請求項2記
載の半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 2, wherein buffered hydrofluoric acid is used as an etching solution for etching.
【請求項7】 BPSG膜中に窒素イオンを注入して、
このBPSG膜中に平坦なシリコン窒化膜を形成後、シ
リコン窒化膜上のBPSG膜をリフローして前記BPS
G膜の表面を平坦化することを特徴とする半導体装置の
製造方法。
7. A nitrogen ion is implanted into the BPSG film,
After forming a flat silicon nitride film in the BPSG film, the BPSG film on the silicon nitride film is reflowed to form the BPS film.
A method of manufacturing a semiconductor device, which comprises planarizing a surface of a G film.
JP500095A 1995-01-17 1995-01-17 Manufacture of semiconductor device Pending JPH08195438A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP500095A JPH08195438A (en) 1995-01-17 1995-01-17 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP500095A JPH08195438A (en) 1995-01-17 1995-01-17 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08195438A true JPH08195438A (en) 1996-07-30

Family

ID=11599319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP500095A Pending JPH08195438A (en) 1995-01-17 1995-01-17 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08195438A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093905A (en) * 2000-08-31 2002-03-29 Hynix Semiconductor Inc Method for manufacturing semiconductor element
JP2008210893A (en) * 2007-02-23 2008-09-11 Fujitsu Ltd Semiconductor device and method for manufacturing the same
US9865617B2 (en) 2016-05-12 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093905A (en) * 2000-08-31 2002-03-29 Hynix Semiconductor Inc Method for manufacturing semiconductor element
JP2008210893A (en) * 2007-02-23 2008-09-11 Fujitsu Ltd Semiconductor device and method for manufacturing the same
US8598045B2 (en) 2007-02-23 2013-12-03 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US9865617B2 (en) 2016-05-12 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP3152788B2 (en) Method for manufacturing semiconductor device
US6239017B1 (en) Dual damascene CMP process with BPSG reflowed contact hole
JPH08195438A (en) Manufacture of semiconductor device
JP3094909B2 (en) Method for manufacturing semiconductor device
KR100254567B1 (en) Method of forming contact plug and planarization of insulator layer of semiconductor device
JPWO2008120348A1 (en) Manufacturing method of semiconductor device
JPH0541457A (en) Manufacture of semiconductor device
US7838427B2 (en) Method for planarization
EP0797251A2 (en) Semiconductor device planarization method
JP3052892B2 (en) Method for manufacturing semiconductor integrated circuit device
KR0154766B1 (en) Fabrication method of contact hole of semiconductor
KR0144912B1 (en) Method of contact hole in semiconductor device
JP3039447B2 (en) Method for manufacturing semiconductor device
JPH04164330A (en) Manufacture of semiconductor device
KR100604587B1 (en) Method of manufacturing a semiconductor device
KR0147648B1 (en) Method for planarization interlayer insulating film of semiconductor device
JP2003218116A (en) Semiconductor device and its manufacturing method
JPH0555389A (en) Manufacture of semiconductor device
US8216484B2 (en) Method for fabricating capacitor
KR0186099B1 (en) Method of forming contact hole of semiconductor device
KR100218246B1 (en) Process for forming contact hole
JPH03198365A (en) Manufacture of semiconductor device
JP2005243978A (en) Method for manufacturing semiconductor element
JPH1174355A (en) Manufacture of semiconductor device
JPH06124914A (en) Manufacture of semiconductor