JPH08181730A - Digital automatic gain control circuit - Google Patents
Digital automatic gain control circuitInfo
- Publication number
- JPH08181730A JPH08181730A JP31968094A JP31968094A JPH08181730A JP H08181730 A JPH08181730 A JP H08181730A JP 31968094 A JP31968094 A JP 31968094A JP 31968094 A JP31968094 A JP 31968094A JP H08181730 A JPH08181730 A JP H08181730A
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- data
- input data
- digital
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はディジタル自動利得制御
回路に係り、特に位相変調方式で変調された信号を受信
復調するディジタル復調器で用いられるディジタル自動
利得制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital automatic gain control circuit, and more particularly to a digital automatic gain control circuit used in a digital demodulator for receiving and demodulating a signal modulated by a phase modulation method.
【0002】[0002]
【従来の技術】従来より、ディジタル信号を伝送する場
合、送信側ではベースバンド帯のディジタル信号を変調
信号として搬送波に種々の変調方式のうち所定の変調方
式を施して変調波を生成し、その変調波を伝送系へ送信
する。受信側では伝送系を経て受信した上記の変調波に
対して、ディジタル復調器内のディジタル自動利得制御
(AGC)回路によりレベル補正した後、搬送波再生、
及びクロック再生を行い、伝送されたベースバンド帯の
ディジタル信号を復調信号として再生する。また、畳み
込み符号化/ビタビ復号方式を代表とする誤り訂正が施
されている場合、復調信号に対して誤り訂正復号処理が
行われる。2. Description of the Related Art Conventionally, when a digital signal is transmitted, a transmitting side generates a modulated wave by applying a predetermined modulation method among various modulation methods to a carrier as a baseband digital signal as a modulation signal. The modulated wave is transmitted to the transmission system. On the receiving side, the above-mentioned modulated wave received through the transmission system is level-corrected by the digital automatic gain control (AGC) circuit in the digital demodulator, and then the carrier wave is reproduced.
And the clock reproduction is performed, and the transmitted baseband digital signal is reproduced as a demodulation signal. In addition, when the error correction represented by the convolutional coding / Viterbi decoding system is performed, the error correction decoding process is performed on the demodulated signal.
【0003】このようなディジタル信号通信システムに
おいて用いられる変調方式として、BPSK(Bina
ry Phase Shift Keying)方式や
QPSK(Quadrature Phase Shi
ft Keying)方式などの位相変調(位相偏移変
調)方式が知られている。周知のように、BPSK方式
の変調波は、変調信号である2値のディジタル信号の”
1”、”0”が搬送波の位相の0度、180度に対応さ
れている。また、QPSK方式の変調波は、変調信号で
ある2値のディジタル信号の2ビットの値の組合せの4
値が、それぞれ搬送波の位相の0度、90度、180度
及び270度に対応されている。As a modulation method used in such a digital signal communication system, BPSK (Bina) is used.
ry Phase Shift Keying method and QPSK (Quadrature Phase Shii)
A phase modulation (phase shift keying) method such as an ft Keying method is known. As is well known, the modulated wave of the BPSK method is a binary digital signal that is a modulated signal.
1 "and" 0 "correspond to 0 degrees and 180 degrees of the phase of the carrier wave. Further, the modulated wave of the QPSK system is a combination of 2-bit values of a binary digital signal which is a modulation signal.
Values correspond to 0, 90, 180 and 270 degrees of the carrier phase, respectively.
【0004】このうち、QPSK方式の変調波を復調す
るディジタル復調器により復調されたディジタル信号の
信号点は、X−Y表示すると図3に黒丸で示すように、
4つの象限にそれぞれ信号点が1つずつ位置する。ま
た、黒丸の周囲の部分は雑音を示す。ディジタル復調器
では、受信変調波の振幅が大きく変動すると、受信信号
の信号点が上記の4つの信号点のうち本来の信号点位置
から大きくずれ、ビットエラー率(BER)特性が劣化
する。Of these, the signal points of the digital signal demodulated by the digital demodulator for demodulating the QPSK modulated wave are represented by black circles in FIG.
One signal point is located in each of the four quadrants. Also, the area around the black circle indicates noise. In the digital demodulator, when the amplitude of the received modulated wave fluctuates greatly, the signal point of the received signal largely shifts from the original signal point position among the above four signal points, and the bit error rate (BER) characteristic deteriorates.
【0005】従って、ビットエラー率特性を改善し、ク
ロック再生(補正)やキャリア再生(補正)の機能を十
分に維持するためには、受信変調波の振幅変動を補正
し、信号振幅レベルを一定に制御するためのディジタル
AGC回路が用いられる。このディジタルAGC回路に
よるレベル補正は、従来、ディジタル復調器においては
復調データの同相成分Pと直交成分Qとを利用し、復調
データの2乗平均が一定レベルになるように(入力信号
平均電力が一定になるように)行われる。このレベル補
正動作を次式で表すものとする。Therefore, in order to improve the bit error rate characteristic and sufficiently maintain the functions of clock recovery (correction) and carrier recovery (correction), the amplitude fluctuation of the received modulated wave is corrected and the signal amplitude level is kept constant. A digital AGC circuit for controlling the above is used. Conventionally, the level correction by the digital AGC circuit utilizes the in-phase component P and the quadrature component Q of the demodulated data in the digital demodulator so that the root mean square of the demodulated data becomes a constant level (the average power of the input signal is (To be constant). This level correction operation is represented by the following equation.
【0006】AVE{P2+Q2}=一定 ここで、AVE{X}はXの平均値を示す(以下、同
じ)。AVE {P 2 + Q 2 } = constant Here, AVE {X} indicates the average value of X (hereinafter the same).
【0007】以下、QPSK方式の復調について説明す
る。送信データが[−1又は1]のランダムデータの場
合、復調データ(P,Q)の振幅分布は次式で表される
ような、図4に示す正規分布と考えることができる。The QPSK demodulation will be described below. When the transmission data is random data of [−1 or 1], the amplitude distribution of the demodulated data (P, Q) can be considered to be the normal distribution shown in FIG.
【0008】[0008]
【数1】 ただし、上式中、σ1はPの標準偏差、σ2はQの標準偏
差、μ1はPの平均(期待値)、μ2はQの平均(期待
値)であり、これらは定数である。また、ρは相関係数
であり、ここではPとQは互いに独立であるので、ρ=
0である。また、−∞<P,Q<∞、σ1=σ2>0、μ
1=μ2>0の関係がある。更に、μ1及びμ2の前の符号
は図3の第1象限ではμ1及びμ2共に負、第2象限では
μ1が正でμ2が負、第3象限ではμ1及びμ2共に正、第
4象限ではμ1が負でμ2が正である。[Equation 1] However, in the above equation, σ 1 is the standard deviation of P, σ 2 is the standard deviation of Q, μ 1 is the average of P (expected value), μ 2 is the average of Q (expected value), and these are constants. is there. Further, ρ is a correlation coefficient, and here P and Q are independent of each other, so ρ =
0. Also, −∞ <P, Q <∞, σ 1 = σ 2 > 0, μ
There is a relation of 1 = μ 2 > 0. Further, mu 1 and mu 2 of the previous code first in quadrant mu 1 and mu 2 are both negative 3, in the second quadrant mu 1 is 2 positive mu negative, in the third quadrant mu 1 and mu 2 Both are positive, and in the fourth quadrant, μ 1 is negative and μ 2 is positive.
【0009】上記の数式で説明してもよいが、ここでは
分かり易いように、以下図を用いて説明することとす
る。復調データ(P,Q)の分布は、ビット当りのエネ
ルギー対雑音電力密度比(Eb/No)が高いとき、つ
まりノイズ(雑音電力)が少ない状態のときに図5
(A)に示すような分布を示す。なお、図5では正負で
対称であるので、正部のみ示してある。The above equation may be used for explanation, but here, for ease of understanding, explanation will be given below with reference to the drawings. The demodulated data (P, Q) distribution is shown in FIG. 5 when the energy-to-noise power density ratio (Eb / No) per bit is high, that is, when the noise (noise power) is small.
A distribution as shown in (A) is shown. It should be noted that in FIG. 5, the positive and negative parts are symmetrical, so only the positive part is shown.
【0010】一方、Eb/Noが低いとき、すなわち、
ノイズが多い状態のときには、復調データ(P,Q)の
分布は図5(B)に示すように、分散σ2 が大きい状態
となる。ところが、分散σ2が大きくなると、 AVE{P2+Q2}=一定 という条件を維持しようとすると、図5(C)に示すよ
うに、平均μ1及びμ2は小さくなる方向に移動する。つ
まり、低Eb/No状態になるほど、復調座標分布は全
体的に原点に近付くことになる。On the other hand, when Eb / No is low, that is,
When there is a lot of noise, the demodulated data (P, Q)
The distribution is the variance σ, as shown in FIG.2 Is large
Becomes However, the variance σ2Becomes larger, AVE {P2+ Q2If we try to maintain the condition that} = constant, it will be as shown in Fig. 5 (C).
Sea urchin average μ1And μ2Moves in the direction of becoming smaller. One
The lower the Eb / No state, the more the demodulation coordinate distribution becomes.
You will physically approach the origin.
【0011】[0011]
【発明が解決しようとする課題】しかるに、従来のディ
ジタル自動利得制御回路では、振幅レベルの2乗平均が
一定レベルになるように制御を行っているため、ノイズ
フリーに近い高Eb/No時と、低Eb/No時とを比
較した場合、Eb/Noが悪くなるに従い、単にノイズ
成分により復調データの振幅、位相成分のばらつきが大
きくなってくるだけでなく、復調データ座標分布が全体
的に原点に近付く(平均値が原点に近付く)ことにな
る。However, in the conventional digital automatic gain control circuit, the control is performed so that the mean square of the amplitude level becomes a constant level. , And when the Eb / No is low, as the Eb / No becomes worse, not only the amplitude and phase components of the demodulated data become larger due to noise components, but also the demodulated data coordinate distribution is It approaches the origin (the average value approaches the origin).
【0012】この場合、符号の反転等は生じることはな
いが、平均振幅レベルが小さくなるため、復調データ
(P,Q)の振幅値の加減演算からキャリア位相、クロ
ック位相の誤差を求めているような場合、正しい誤差値
を示さず、キャリア再生、クロック再生の特性劣化をも
たらすという問題がある。In this case, although the sign is not inverted, since the average amplitude level becomes small, the error of the carrier phase and the clock phase is obtained from the addition / subtraction calculation of the amplitude value of the demodulated data (P, Q). In such a case, there is a problem that the correct error value is not shown and the characteristics of carrier reproduction and clock reproduction are deteriorated.
【0013】更に、復調データに対し、ビタビ復号等の
誤り訂正処理を行う場合において、軟判定処理を行う場
合、誤り訂正復号器に入力される復調データ振幅レベル
と誤り訂正復号器の入力レンジが一致しているとき(誤
り訂正復号器の入力レンジが±2αのとき、入力データ
の平均値をμとすると、図6に実線で示すようにα=μ
のとき)、符号化利得は最大となるが、図6に破線で示
すように、誤り訂正復号器の入力レンジと入力される復
調データ振幅レベルが一致していないときには符号化利
得は小さくなり、そのため期待した符号化利得が得られ
なくなる。このため、軟判定誤り訂正を行う場合、低E
b/No時のビットエラー率(BER)特性は期待する
符号化利得が得られないという問題がある。Further, in the case of performing error correction processing such as Viterbi decoding on the demodulated data, when performing soft decision processing, the demodulated data amplitude level input to the error correction decoder and the input range of the error correction decoder are When they match (when the input range of the error correction decoder is ± 2α and the average value of the input data is μ, α = μ as shown by the solid line in FIG.
, The coding gain becomes maximum, but as shown by the broken line in FIG. 6, when the input range of the error correction decoder and the input demodulated data amplitude level do not match, the coding gain becomes small. Therefore, the expected coding gain cannot be obtained. Therefore, when performing soft-decision error correction, low E
The bit error rate (BER) characteristic at b / No has a problem that the expected coding gain cannot be obtained.
【0014】なお、従来より雑音による影響を極力除去
した制御電圧を復調データから生成して、受信PSK変
調波に雑音が重畳した低Eb/Noの状態であっても、
受信PSK変調波を増幅するAGC増幅器を制御するこ
とにより、受信PSK変調波を雑音に影響されることな
く一定レベルに制御するようにしたAGC回路も知られ
ているが(特開平4−335174号公報)、復調信号
電力に基づいて演算操作が多数回必要であるという問題
がある。Even in a low Eb / No state in which noise is superimposed on the received PSK modulated wave, a control voltage from which the influence of noise has been removed as much as possible is generated from demodulated data.
There is also known an AGC circuit in which the received PSK modulated wave is controlled to a constant level by being controlled by an AGC amplifier for amplifying the received PSK modulated wave, without being affected by noise (Japanese Patent Laid-Open No. 4-335174). However, there is a problem that a number of arithmetic operations are required based on the demodulated signal power.
【0015】本発明は以上の点に鑑みなされたもので、
少ない演算回数で低Eb/No時でもクロック再生及び
キャリア再生の特性の劣化をもたらすことのないディジ
タル自動利得制御回路を提供することを目的とする。The present invention has been made in view of the above points,
It is an object of the present invention to provide a digital automatic gain control circuit which does not cause deterioration of characteristics of clock reproduction and carrier reproduction even at low Eb / No with a small number of calculations.
【0016】また、本発明の他の目的は、ビタビ復号等
の誤り訂正においても、常に符号化利得を理論値通り得
ることができるディジタル自動利得制御回路を提供する
ことにある。Another object of the present invention is to provide a digital automatic gain control circuit which can always obtain a coding gain in accordance with a theoretical value even in error correction such as Viterbi decoding.
【0017】[0017]
【課題を解決するための手段】本発明は上記の目的を達
成するため、ベースバンド帯のディジタル信号で搬送波
を位相変調して得られた変調波を復調して元のディジタ
ル信号の復調データを得るディジタル復調器に用いられ
るディジタル自動利得制御回路において、ディジタル復
調器より出力される同相成分の復調データと直交成分の
復調データとからそれぞれの復調データの大きさの和の
平均の期待値からのずれを利得制御入力データとして算
出する利得制御入力データ算出手段と、ディジタル復調
器より出力される同相成分の復調データと直交成分の復
調データのそれぞれの2乗の和から期待値の2乗の2倍
の値を差し引く演算を行い、得られた値を初期利得制御
入力データとして出力する初期利得制御入力データ算出
回路と、搬送波引き込み過程では初期利得制御入力デー
タを選択し、搬送波が引き込まれた状態では利得制御入
力データを選択する選択手段と、選択手段の出力データ
に基づいて制御電圧を算出する制御電圧算出回路と、制
御電圧に相当する利得でディジタル復調器の入力信号の
振幅を制御する振幅制御手段とから構成したものであ
る。To achieve the above object, the present invention demodulates a modulated wave obtained by phase-modulating a carrier wave with a baseband digital signal to obtain demodulated data of the original digital signal. In the digital automatic gain control circuit used in the obtained digital demodulator, from the expected value of the average of the sum of the sizes of the demodulated data of the in-phase component and the demodulated data of the quadrature component output from the digital demodulator, Gain control input data calculation means for calculating the deviation as gain control input data, and the square of the expected value from the sum of the squares of the demodulated data of the in-phase component and the demodulated data of the quadrature component output from the digital demodulator. The initial gain control input data calculation circuit that performs the operation of subtracting the doubled value and outputs the obtained value as the initial gain control input data, and the carrier wave subtraction The initial gain control input data in the locking process, and the gain control input data in the state where the carrier wave is pulled in; the control voltage calculation circuit for calculating the control voltage based on the output data of the selection device; And an amplitude control means for controlling the amplitude of the input signal of the digital demodulator with a gain corresponding to the voltage.
【0018】また、本発明では、利得制御入力データ算
出手段を、ディジタル復調器より出力される同相成分の
復調データと直交成分の復調データのそれぞれの絶対値
を算出する絶対値算出回路と、絶対値算出回路の出力信
号の和から期待値を差し引いた値を算出して利得制御入
力データとして出力する利得制御入力データ算出回路と
より構成し、振幅制御手段を受信変調波より得られたデ
ィジタル実虚信号と前記制御電圧算出回路よりの制御電
圧とを乗算し、その乗算結果をディジタル復調器へ供給
する乗算器とより構成することが、簡単な演算処理によ
り振幅レベルの制御ができるので望ましい。In the present invention, the gain control input data calculating means is an absolute value calculating circuit for calculating the absolute value of each of the demodulated data of the in-phase component and the demodulated data of the quadrature component output from the digital demodulator, and an absolute value calculating circuit. The gain control input data calculation circuit calculates a value obtained by subtracting the expected value from the sum of the output signals of the value calculation circuit and outputs it as gain control input data, and the amplitude control means is a digital signal obtained from the received modulated wave. It is desirable that the imaginary signal is multiplied by the control voltage from the control voltage calculation circuit and that the multiplication result is supplied to the digital demodulator, because the amplitude level can be controlled by a simple arithmetic process.
【0019】[0019]
【作用】本発明では、搬送波が引き込まれた状態(搬送
波同期状態)では、ディジタル復調器より出力される同
相成分の復調データと直交成分の復調データとから利得
制御入力データ算出手段によりそれぞれの復調データの
大きさの和の平均の期待値からのずれを利得制御入力デ
ータとして算出し、これを選択手段を介して制御電圧算
出回路に供給し、制御電圧算出回路で算出した制御電圧
に相当する利得でディジタル復調器の入力信号の振幅を
制御するようにしたため、上記のそれぞれの復調データ
の振幅の平均値をほぼ上記の期待値に維持することがで
きる。According to the present invention, when the carrier is pulled in (carrier synchronized state), the demodulation data of the in-phase component and the demodulation data of the quadrature component output from the digital demodulator are demodulated by the gain control input data calculating means. The deviation of the average of the sum of the data sizes from the expected value is calculated as gain control input data, which is supplied to the control voltage calculation circuit via the selection means and corresponds to the control voltage calculated by the control voltage calculation circuit. Since the gain controls the amplitude of the input signal of the digital demodulator, the average value of the amplitudes of the demodulated data can be maintained at the expected value.
【0020】[0020]
【実施例】次に、本発明の実施例について説明する。図
1は本発明の一実施例のブロック図を示す。同図に示す
ように、本実施例のディジタルAGC回路20は、中間
周波信号(IF信号)入力端子11よりのIF信号を増
幅及び周波数変換する低雑音増幅器・周波数変換器1
2、A/D変換器13、ディジタル復調器14、復調デ
ータ出力端子15a、15b、スイッチ切換制御信号作
成部16を有する受信機内に設けられている。この受信
機は各種の位相変調方式で変調された各変調波の受信に
適用可能であるが、ここでは主としてQPSK方式で変
調された変調波の受信を例にとって説明する。Next, an embodiment of the present invention will be described. FIG. 1 shows a block diagram of an embodiment of the present invention. As shown in the figure, the digital AGC circuit 20 of the present embodiment is a low noise amplifier / frequency converter 1 that amplifies and frequency-converts an IF signal from an intermediate frequency signal (IF signal) input terminal 11.
2, the A / D converter 13, the digital demodulator 14, the demodulated data output terminals 15a and 15b, and the switch switching control signal generating unit 16 are provided in the receiver. This receiver can be applied to reception of each modulated wave modulated by various phase modulation methods, but here, the reception of the modulated wave modulated by the QPSK method will be mainly described as an example.
【0021】ここで、周知のように、QPSK方式は2
系列の2値ディジタル信号のそれぞれで位相が90度互
いに異なる二つの搬送波のそれぞれを2相位相変調して
直交関係にある二つの被変調波を生成した後、これら被
変調波を加え合わせて4相位相変調波として送信するデ
ィジタル信号の変調方式である。As is well known, the QPSK method is 2
Each of the two binary digital signals of the sequence has two phases that are different from each other by 90 degrees and two-phase phase-modulates to generate two modulated waves that are in an orthogonal relationship. It is a modulation method of a digital signal transmitted as a phase-modulated wave.
【0022】ディジタルAGC回路20は、絶対値算出
回路21、初期利得制御入力データ算出回路22、利得
制御入力データ算出回路23、スイッチ回路24、制御
電圧算出回路25及び乗算器26より構成されている。
スイッチ回路24は切換端子24a及び24bを有し、
スイッチ切換制御信号作成部16よりのスイッチ切換制
御信号に基づいて、切換端子24a及び24bの一方の
入力信号を共通端子24cを介して制御電圧算出回路2
5へ供給する。The digital AGC circuit 20 comprises an absolute value calculation circuit 21, an initial gain control input data calculation circuit 22, a gain control input data calculation circuit 23, a switch circuit 24, a control voltage calculation circuit 25 and a multiplier 26. .
The switch circuit 24 has switching terminals 24a and 24b,
Based on the switch switching control signal from the switch switching control signal creation unit 16, one of the input signals of the switching terminals 24a and 24b is supplied to the control voltage calculation circuit 2 via the common terminal 24c.
Supply to 5.
【0023】制御電圧算出回路25は、スイッチ回路2
4の出力データと定数との乗算結果の累積値を1から差
し引いた値を算出し、この値を利得Gに相当する制御電
圧として乗算器26へ出力する。このディジタルAGC
回路20は、乗算器26による乗算演算により、ディジ
タル復調器14に供給される受信ディジタル信号が一定
振幅となるようにレベル補正を行う。この乗算器26に
よるレベル補正の値は、復調データ(軟データP及び
Q)をもとに作られる。The control voltage calculation circuit 25 includes the switch circuit 2
A value obtained by subtracting the cumulative value of the multiplication result of the output data of 4 and the constant from 1 is calculated, and this value is output to the multiplier 26 as a control voltage corresponding to the gain G. This digital AGC
The circuit 20 corrects the level by the multiplication operation of the multiplier 26 so that the received digital signal supplied to the digital demodulator 14 has a constant amplitude. The value of the level correction by the multiplier 26 is created based on the demodulated data (soft data P and Q).
【0024】次に、本実施例の動作について説明する。
QPSK方式の変調波は、図示しないアンテナにより受
信された後、高周波部で増幅及びIF信号に変換された
後、入力端子11を介して低雑音増幅器・周波数変換器
12に供給され、ここで低雑音増幅され、更にベースバ
ンド信号に周波数変換される。このベースバンド信号
は、A/D変換器13に供給されてディジタル実虚信号
に変換された後、乗算器26で後述する制御電圧算出回
路25よりの制御電圧と乗算されてからディジタル復調
器14に供給される。Next, the operation of this embodiment will be described.
The modulated wave of the QPSK system is received by an antenna (not shown), amplified in a high frequency section and converted into an IF signal, and then supplied to a low noise amplifier / frequency converter 12 via an input terminal 11, where low frequency It is amplified by noise and frequency-converted into a baseband signal. This baseband signal is supplied to the A / D converter 13, converted into a digital real / imaginary signal, and then multiplied by a control voltage from a control voltage calculation circuit 25, which will be described later, in a multiplier 26, and then the digital demodulator 14 Is supplied to.
【0025】このディジタル復調器14は、入力ディジ
タル実虚信号に対して互いに90度位相の異なる再生用
搬送波を用いた公知の同期検波等により、同相成分の復
調データPと直交成分の復調データQを復調して出力端
子15a及び15bへ出力する一方、スイッチ切換制御
信号作成部16に供給する。The digital demodulator 14 performs demodulation data P of the in-phase component and demodulation data Q of the quadrature component by known coherent detection using a reproducing carrier wave having a phase difference of 90 degrees with respect to the input digital real / imaginary signal. Is demodulated and output to the output terminals 15a and 15b, and is also supplied to the switch switching control signal generation unit 16.
【0026】また、本実施例では、上記の復調データP
及びQは、絶対値算出回路21及び初期利得制御入力デ
ータ算出回路22にそれぞれ入力される。絶対値算出回
路21は上記の復調データP及びQをそれぞれ入力信号
として受け、入力信号の絶対値|P|及び|Q|を算出
する。Further, in this embodiment, the demodulated data P
And Q are input to the absolute value calculation circuit 21 and the initial gain control input data calculation circuit 22, respectively. The absolute value calculation circuit 21 receives the demodulated data P and Q as input signals, respectively, and calculates absolute values | P | and | Q | of the input signals.
【0027】ここで、ディジタル復調器14の出力復調
データP及びQの振幅レベルを一定に保つためには、次
式Here, in order to keep the amplitude levels of the output demodulated data P and Q of the digital demodulator 14 constant,
【0028】[0028]
【数2】 の値の平均が零になるように制御を行えばよい。そこ
で、利得制御入力データ算出回路23は、次式により利
得制御データΔを算出し、このデータをスイッチ回路2
4の切換端子24bに供給する。[Equation 2] The control may be performed so that the average of the values of is zero. Therefore, the gain control input data calculation circuit 23 calculates the gain control data Δ by the following equation, and uses this data as the switch circuit 2
4 switching terminals 24b.
【0029】[0029]
【数3】 搬送波が引き込まれた状態にあるとき、つまり復調デー
タをX−Y座標表示したとき、図2(A)に示すような
4点に復調データの信号点が集中しているときに、上記
のΔの平均値が零に保たれるように制御を行うことによ
り、復調データの平均値がほぼ一定値(期待値)”μ”
に維持することができ、これにより前記の従来の課題を
解決することができる。(Equation 3) When the carrier wave is pulled in, that is, when the demodulated data is displayed in XY coordinates, and the signal points of the demodulated data are concentrated at four points as shown in FIG. By controlling so that the average value of is kept at zero, the average value of demodulated data is almost constant (expected value) “μ”
Therefore, the conventional problems described above can be solved.
【0030】ただし、搬送波が引き込み過程にあると
き、つまり、復調データをX−Y座標表示したときに、
図2(B)に示すように復調データが離散して存在して
いないとき、利得制御入力データ算出回路23により算
出された利得制御入力データΔを一定に保とうとする
と、このディジタルAGC回路20によるレベル補正が
正しく行われず、振幅レベルに揺らぎ(振幅変動)が生
じ、クロック再生、キャリア再生に影響して引き込み特
性が悪くなる。However, when the carrier wave is in the process of pulling in, that is, when the demodulated data is displayed in XY coordinates,
As shown in FIG. 2B, when demodulation data does not exist in a discrete manner, if the gain control input data Δ calculated by the gain control input data calculation circuit 23 is to be kept constant, the digital AGC circuit 20 Level correction is not performed correctly, fluctuations in amplitude level (amplitude fluctuations) occur, and clock recovery and carrier recovery are affected, leading to poor pull-in characteristics.
【0031】そこで、本実施例では従来方式と同様に、
初期利得制御入力データ算出回路22により、ディジタ
ル復調器14の出力復調データP及びQに基づいて、 Δ=P2+Q2−2μ2 (3) なる演算を行って算出した値Δを、搬送波引き込み過程
(搬送波非同期状態時)の利得制御入力データとしてス
イッチ回路24の切換端子24aに入力する。Therefore, in this embodiment, similarly to the conventional method,
The initial gain control input data calculation circuit 22 performs a calculation Δ = P 2 + Q 2 −2μ 2 (3) on the basis of the output demodulation data P and Q of the digital demodulator 14 to obtain a value Δ, It is input to the switching terminal 24a of the switch circuit 24 as gain control input data in the process (in the state of carrier asynchronous).
【0032】スイッチ回路24はスイッチ切換制御信号
作成部16よりのスイッチ切換制御信号により、搬送波
引き込み過程(搬送波非同期状態時)である時には切換
端子24aに入力されている初期利得制御入力データ算
出回路22の出力初期利得制御入力データを選択して共
通端子24cより制御電圧算出回路25へ供給し、搬送
波が引き込まれた状態(搬送波同期状態時)である時に
は、切換端子24bに入力されている利得制御入力デー
タ算出回路23の出力利得制御入力データΔを選択して
共通端子24cより制御電圧算出回路25へ供給する。The switch circuit 24 is responsive to the switch switching control signal from the switch switching control signal creating section 16 to input the initial gain control input data calculation circuit 22 which is input to the switching terminal 24a during the carrier wave pulling process (in the carrier wave asynchronous state). Output initial gain control input data is supplied to the control voltage calculation circuit 25 from the common terminal 24c, and the gain control input to the switching terminal 24b when the carrier wave is pulled in (during carrier wave synchronization state). The output gain control input data Δ of the input data calculation circuit 23 is selected and supplied to the control voltage calculation circuit 25 from the common terminal 24c.
【0033】ここで、スイッチ切換制御信号作成部16
は搬送波が引き込まれた状態(搬送波同期状態時)か、
搬送波引き込み過程(搬送波非同期状態時)かを以下の
方法で検出して、その検出状態に応じた論理値のスイッ
チ切換制御信号を生成する。すなわち、搬送波が引き込
まれた状態(搬送波同期状態時)では、復調データは図
2(A)に示すような信号点配置を示す(QPSKの場
合)。一方、搬送波引き込み過程(搬送波非同期状態
時)では、復調データは図2(B)に示したような分布
を示す。Here, the switch changeover control signal producing section 16
Is the state where the carrier wave is pulled in (when the carrier wave is in sync),
Whether the carrier wave pulling process (in the carrier wave asynchronous state) is detected by the following method, and a switch switching control signal having a logical value according to the detected state is generated. That is, in the state where the carrier wave is pulled in (during carrier wave synchronization state), the demodulated data shows the signal point arrangement as shown in FIG. 2A (in the case of QPSK). On the other hand, in the carrier wave pull-in process (in the carrier wave asynchronous state), the demodulated data has a distribution as shown in FIG.
【0034】そこで、スイッチ切換制御信号作成部16
は、例えば位相誤差平均 AVE{P−Q} を設定した閾値と比較することにより、同期状態、非同
期状態の判断を行い(BPSKの場合は、AVE{Q}
を閾値と比較する)、判断結果に応じて論理値”1”又
は”0”のスイッチ切換制御信号を作成してスイッチ回
路24へ出力する。なお、同期状態、非同期状態を判断
するアルゴリズムは、他にも種々提案されており、その
処理のいずれでもスイッチ切換制御信号作成部16に適
用できる。Therefore, the switch switching control signal generating section 16
Compares the phase error average AVE {P-Q} with a set threshold value to determine the synchronous state or the asynchronous state (in the case of BPSK, AVE {Q}.
Is compared with a threshold value), and a switch switching control signal having a logical value “1” or “0” is created according to the determination result and output to the switch circuit 24. Various other algorithms for determining the synchronous state and the asynchronous state have been proposed, and any of the processes can be applied to the switch switching control signal generating unit 16.
【0035】制御電圧算出回路25は、このようにして
スイッチ回路24により選択された、(2)式又は
(3)式で表される利得制御入力データΔを入力信号と
して受け、次式に基づいて近似的に制御電圧である利得
(具体的には、乗算器26にてディジタル実虚信号と乗
算を行う値)Gを求めることができる。The control voltage calculation circuit 25 receives the gain control input data Δ selected by the switch circuit 24 in this way and represented by the formula (2) or (3) as an input signal, and based on the following formula: As a result, a gain (specifically, a value by which the multiplier 26 multiplies the digital real / imaginary signal) G can be obtained as a control voltage.
【0036】[0036]
【数4】 ただし、上式中、βは定数である。[Equation 4] However, in the above equation, β is a constant.
【0037】この利得Gの算出に際しては、復調データ
(軟データ)P及びQに基づいて(2)、(3)及び
(4)式の演算だけを行うことで求められ、殆ど加減算
及び乗算で、除算は”2”を除数とする極めて簡単な除
算だけでよいため、前記公開公報記載の従来回路に比し
演算回数が少なく簡単に制御電圧(利得)Gを算出する
ことができる。The calculation of the gain G is obtained by only performing the operations of the equations (2), (3) and (4) on the basis of the demodulated data (soft data) P and Q. Since only a very simple division using “2” as a divisor is required for the division, the number of operations is smaller than that of the conventional circuit described in the above-mentioned publication, and the control voltage (gain) G can be easily calculated.
【0038】この制御電圧(利得)Gは、乗算器26に
供給されて、ディジタル実虚信号と乗算された後にディ
ジタル復調器14に供給されることが繰り返されること
により、搬送波引き込み過程では(3)式に示したΔが
零に保たれるような制御が実行され、また搬送波が引き
込まれた状態では、(2)式に示したΔの平均値が零に
保たれるように制御が行われる。This control voltage (gain) G is supplied to the multiplier 26, is multiplied by the digital real / imaginary signal, and is then supplied to the digital demodulator 14 repeatedly. ) Is executed such that Δ is maintained at zero, and when the carrier wave is pulled in, control is performed so that the average value of Δ shown in expression (2) is maintained at zero. Be seen.
【0039】これにより、搬送波引き込み過程では、復
調データ(軟データ)P及びQの平均値は、低Eb/N
o時は高Eb/No時に比し、前記したように小さめの
値となるが、利得制御入力データ算出回路23で求めた
(2)式の利得制御入力データを(4)式に用いて利得
制御した場合のような、復調データ(軟データ)P及び
Qの振幅レベルの揺らぎ(振幅変動)は生じないため、
引き込み特性はその場合よりもよく、また従来回路と比
較して引き込み特性が劣化することもない(同一の引き
込み特性を示す)。As a result, in the process of pulling in the carrier wave, the average value of the demodulated data (soft data) P and Q is low Eb / N.
The value at the time of o is smaller than that at the time of high Eb / No as described above, but the gain control input data of the equation (2) obtained by the gain control input data calculation circuit 23 is used in the equation (4) to obtain the gain. Since there is no fluctuation (amplitude fluctuation) in the amplitude level of the demodulated data (soft data) P and Q as in the case of control,
The pull-in characteristic is better than that, and the pull-in characteristic does not deteriorate as compared with the conventional circuit (shows the same pull-in characteristic).
【0040】一方、搬送波引き込み状態では、(2)式
に示したΔの平均値が零に保たれるように制御が行われ
る結果、復調データ(軟データ)P及びQの振幅レベル
を一定に保つことができる。従って、低Eb/No時で
も平均振幅レベルが小さくなってしまうことによるクロ
ック再生、キャリア再生の特性の劣化を生じることな
く、また、ビタビ復号等の誤り訂正において、軟判定に
よる符号化利得を理論値通り得ることができる。On the other hand, in the carrier pull-in state, control is performed so that the average value of Δ shown in the equation (2) is maintained at zero, and as a result, the amplitude levels of the demodulated data (soft data) P and Q are made constant. Can be kept. Therefore, even when the Eb / No is low, the characteristics of the clock reproduction and the carrier reproduction are not deteriorated due to the decrease of the average amplitude level, and the coding gain based on the soft decision is theoretically used in error correction such as Viterbi decoding. You can get it for the price.
【0041】なお、ディジタルAGC回路20を例えば
ディジタル・シグナル・プロセッサ(DSP)で構成す
る場合、除算演算が可能であれば、実施例で説明したよ
りも複雑な演算ができるため、より精度の高い利得制御
を行うことができる。When the digital AGC circuit 20 is composed of, for example, a digital signal processor (DSP), if the division operation is possible, more complicated operation can be performed than that described in the embodiment, so that the accuracy is higher. Gain control can be performed.
【0042】なお、本発明は上記の実施例に限定される
ものではなく、例えばQPSK方式以外のBPSK方
式、π/4シフトQPSK方式、オフセットQPSK方
式などの他の位相変調方式にも適用できる。ここで、π
/4シフトQPSK方式は図3に示したような信号平面
上の同じ4つの信号点のうちの一つを伝送するQPSK
方式と異なり、ある時刻では直交する2チャネルの信号
の信号平面上の4つの信号点のうちの一つを伝送し、次
の時刻では上記の4つの信号点を信号平面上π/4シフ
トした4つの信号点のうちの一つを伝送する方式であ
る。The present invention is not limited to the above embodiment, but can be applied to other phase modulation methods such as a BPSK method other than the QPSK method, a π / 4 shift QPSK method, an offset QPSK method, and the like. Where π
The / 4 shift QPSK system transmits QPSK that transmits one of the same four signal points on the signal plane as shown in FIG.
Unlike the method, at one time, one of the four signal points on the signal plane of two orthogonal channel signals is transmitted, and at the next time, the above four signal points are shifted by π / 4 on the signal plane. This is a method of transmitting one of four signal points.
【0043】また、オフセットQPSK方式は、同相チ
ャネルと直交チャネルの2系列の2値ディジタル信号の
変化点が同一時刻で生じるQPSK方式に対し、2系列
のデータの変化点が互いのデータの伝送期間の中央で生
じるようにした変調方式である。In the offset QPSK method, the change points of two series of binary digital signals of the in-phase channel and the quadrature channel occur at the same time, whereas the change points of two series of data are transmission periods of data of each other. This is a modulation method that occurs at the center of.
【0044】[0044]
【発明の効果】以上説明したように、本発明によれば、
搬送波が引き込まれた状態(搬送波同期状態)では、復
調データの電力レベルを一定にする従来回路と異なり、
ディジタル復調器より出力される同相成分の復調データ
と直交成分の復調データの振幅の平均値をほぼ期待値に
維持するように制御するため、低Eb/No時において
も復調データの平均振幅レベルが小さくなってしまうこ
とによるクロック再生、キャリア再生の特性の劣化を生
じることを防止できる。As described above, according to the present invention,
Unlike the conventional circuit that keeps the power level of the demodulated data constant when the carrier is pulled in (carrier synchronized state),
Since the average value of the amplitudes of the demodulated data of the in-phase component and the demodulated data of the quadrature component output from the digital demodulator is controlled so as to be maintained at an almost expected value, the average amplitude level of the demodulated data remains low even at low Eb / No. It is possible to prevent the characteristics of clock reproduction and carrier reproduction from being deteriorated due to the reduction of the size.
【0045】また、本発明によれば、搬送波が引き込ま
れた状態(搬送波同期状態)では、復調データの振幅レ
ベルの平均値を一定に維持するように制御しているた
め、ビタビ復号等の誤り訂正において軟データを用いる
際に、中心(平均)レベルの整合性を維持でき、よって
軟判定による符号化利得を理論値通り得ることができ
る。Further, according to the present invention, when the carrier wave is pulled in (carrier wave synchronization state), the average value of the amplitude level of the demodulated data is controlled to be constant, so that an error such as Viterbi decoding occurs. When soft data is used for correction, the consistency of the center (average) level can be maintained, and thus the coding gain by soft decision can be obtained according to the theoretical value.
【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
【図2】図1の動作説明用の信号点配置図である。FIG. 2 is a signal point arrangement diagram for explaining the operation of FIG.
【図3】QPSK方式の信号点配置図である。FIG. 3 is a signal point constellation diagram of the QPSK system.
【図4】QPSK方式の復調データの振幅分布を示す図
である。FIG. 4 is a diagram showing an amplitude distribution of demodulated data of the QPSK method.
【図5】復調データの分布の各例を示す図である。FIG. 5 is a diagram showing an example of distribution of demodulated data.
【図6】軟判定入力レンジと入力信号レベルの整合性を
説明する図である。FIG. 6 is a diagram illustrating consistency between a soft decision input range and an input signal level.
11 IF信号入力端子 12 低雑音増幅器・周波数変換器 13 A/D変換器 14 ディジタル復調器 15a、15b 復調データ(軟データ)出力端子 16 スイッチ切換制御信号作成部 20 ディジタルAGC回路 21 絶対値算出回路 22 初期利得制御入力データ算出回路 23 利得制御入力データ算出回路 24 スイッチ回路 25 制御電圧算出回路 26 乗算器 11 IF Signal Input Terminal 12 Low Noise Amplifier / Frequency Converter 13 A / D Converter 14 Digital Demodulator 15a, 15b Demodulated Data (Soft Data) Output Terminal 16 Switch Switching Control Signal Creating Section 20 Digital AGC Circuit 21 Absolute Value Calculation Circuit 22 initial gain control input data calculation circuit 23 gain control input data calculation circuit 24 switch circuit 25 control voltage calculation circuit 26 multiplier
Claims (4)
波を位相変調して得られた変調波を復調して元のディジ
タル信号の復調データを得るディジタル復調器に用いら
れるディジタル自動利得制御回路において、 前記ディジタル復調器より出力される同相成分の復調デ
ータと直交成分の復調データとからそれぞれの復調デー
タの大きさの和の平均の期待値からのずれを利得制御入
力データとして算出する利得制御入力データ算出手段
と、 前記ディジタル復調器より出力される同相成分の復調デ
ータと直交成分の復調データのそれぞれの2乗の和から
期待値の2乗の2倍の値を差し引く演算を行い、得られ
た値を初期利得制御入力データとして出力する初期利得
制御入力データ算出回路と、 搬送波引き込み過程では前記初期利得制御入力データを
選択し、搬送波が引き込まれた状態では前記利得制御入
力データを選択する選択手段と、 該選択手段の出力データに基づいて制御電圧を算出する
制御電圧算出回路と、 該制御電圧に相当する利得で前記ディジタル復調器の入
力信号の振幅を制御する振幅制御手段とを有することを
特徴とするディジタル自動利得制御回路。1. A digital automatic gain control circuit used in a digital demodulator for demodulating a modulated wave obtained by phase-modulating a carrier wave with a baseband digital signal to obtain demodulated data of an original digital signal. Gain control input data calculation that calculates the deviation from the average expected value of the sum of the size of each demodulation data from the demodulation data of the in-phase component and the demodulation data of the quadrature component output from the digital demodulator And a value obtained by subtracting a value that is twice the square of the expected value from the sum of the squares of the demodulated data of the in-phase component and the demodulated data of the quadrature component output from the digital demodulator. Initial gain control input data calculation circuit for outputting as the initial gain control input data, and the initial gain control input data in the carrier pulling process. Selecting means for selecting the gain control input data when the carrier wave is pulled in, a control voltage calculating circuit for calculating a control voltage based on the output data of the selecting means, and a gain corresponding to the control voltage. And an amplitude control means for controlling the amplitude of the input signal of the digital demodulator.
記ディジタル復調器より出力される同相成分の復調デー
タと直交成分の復調データのそれぞれの絶対値を算出す
る絶対値算出回路と、該絶対値算出回路の出力信号の和
から前記期待値を差し引いた値を算出して前記利得制御
入力データとして出力する利得制御入力データ算出回路
とよりなり、 前記振幅制御手段は受信変調波より得られたディジタル
実虚信号と前記制御電圧算出回路よりの制御電圧とを乗
算し、その乗算結果を前記ディジタル復調器へ供給する
乗算器とよりなることを特徴とする請求項1記載のディ
ジタル自動利得制御回路。2. The gain control input data calculating means calculates an absolute value of each of the demodulation data of the in-phase component and the demodulation data of the quadrature component output from the digital demodulator, and the absolute value calculation circuit. A gain control input data calculation circuit for calculating a value obtained by subtracting the expected value from the sum of the output signals of the calculation circuit and outputting it as the gain control input data, wherein the amplitude control means is a digital signal obtained from a received modulated wave. 2. The digital automatic gain control circuit according to claim 1, further comprising a multiplier for multiplying a real / imaginary signal by a control voltage from the control voltage calculation circuit and supplying the multiplication result to the digital demodulator.
の出力データと定数との乗算結果の累積値を1から差し
引いた値を算出し、この値を利得に相当する制御電圧と
して出力することを特徴とする請求項1又は2記載のデ
ィジタル自動利得制御回路。3. The control voltage calculation circuit calculates a value obtained by subtracting the cumulative value of the multiplication result of the output data of the selection means and a constant from 1, and outputs this value as a control voltage corresponding to the gain. The digital automatic gain control circuit according to claim 1 or 2, characterized in that:
より出力される同相成分の復調データと直交成分の復調
データに基づいて搬送波引き込み状態であるか否かを検
出してその検出結果に応じたスイッチ切換制御信号を出
力するスイッチ切換制御信号作成部と、該スイッチ切換
制御信号作成部からの該スイッチ切換制御信号により前
記利得制御入力データ算出回路と前記初期利得制御入力
データ算出回路の出力データの一方を選択するスイッチ
回路とよりなることを特徴とする請求項1記載のディジ
タル自動利得制御回路。4. The selecting means detects, based on the demodulated data of the in-phase component and the demodulated data of the quadrature component output from the digital demodulator, whether or not the carrier is in a pull-in state and responds to the detection result. A switch switching control signal generating section for outputting a switch switching control signal, and output data of the gain control input data calculating circuit and the initial gain control input data calculating circuit according to the switch switching control signal from the switch switching control signal generating section. 2. A digital automatic gain control circuit according to claim 1, further comprising a switch circuit for selecting one of them.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31968094A JPH08181730A (en) | 1994-12-22 | 1994-12-22 | Digital automatic gain control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31968094A JPH08181730A (en) | 1994-12-22 | 1994-12-22 | Digital automatic gain control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08181730A true JPH08181730A (en) | 1996-07-12 |
Family
ID=18112998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31968094A Pending JPH08181730A (en) | 1994-12-22 | 1994-12-22 | Digital automatic gain control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08181730A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002077769A (en) * | 2000-06-13 | 2002-03-15 | Matsushita Electric Ind Co Ltd | Digital broadcast receiver |
US6483883B1 (en) | 1998-05-20 | 2002-11-19 | Nec Corporation | Automatic gain control type demodulation apparatus having single automatic gain control circuit |
JP2007312430A (en) * | 1999-08-31 | 2007-11-29 | Interdigital Technol Corp | Adaptive rf amplifier prelimiter |
JP2008131511A (en) * | 2006-11-22 | 2008-06-05 | Fujitsu Ltd | Reception synchronization control device, reception synchronization control method, and program for the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61278218A (en) * | 1985-06-04 | 1986-12-09 | Fujitsu Ltd | Method for regenerating timing of data sink |
JPH04122153A (en) * | 1990-09-13 | 1992-04-22 | Fujitsu Ltd | Agc circuit for 4-phase psk demodulator |
JPH06216954A (en) * | 1993-01-20 | 1994-08-05 | Nec Corp | Agc circuit for burst signal |
JPH06216955A (en) * | 1993-01-20 | 1994-08-05 | Nec Corp | Agc circuit for burst signal |
JPH06338917A (en) * | 1993-05-28 | 1994-12-06 | Matsushita Electric Ind Co Ltd | Automatic gain control circuit |
-
1994
- 1994-12-22 JP JP31968094A patent/JPH08181730A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61278218A (en) * | 1985-06-04 | 1986-12-09 | Fujitsu Ltd | Method for regenerating timing of data sink |
JPH04122153A (en) * | 1990-09-13 | 1992-04-22 | Fujitsu Ltd | Agc circuit for 4-phase psk demodulator |
JPH06216954A (en) * | 1993-01-20 | 1994-08-05 | Nec Corp | Agc circuit for burst signal |
JPH06216955A (en) * | 1993-01-20 | 1994-08-05 | Nec Corp | Agc circuit for burst signal |
JPH06338917A (en) * | 1993-05-28 | 1994-12-06 | Matsushita Electric Ind Co Ltd | Automatic gain control circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483883B1 (en) | 1998-05-20 | 2002-11-19 | Nec Corporation | Automatic gain control type demodulation apparatus having single automatic gain control circuit |
JP2007312430A (en) * | 1999-08-31 | 2007-11-29 | Interdigital Technol Corp | Adaptive rf amplifier prelimiter |
JP2002077769A (en) * | 2000-06-13 | 2002-03-15 | Matsushita Electric Ind Co Ltd | Digital broadcast receiver |
JP2008131511A (en) * | 2006-11-22 | 2008-06-05 | Fujitsu Ltd | Reception synchronization control device, reception synchronization control method, and program for the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3200547B2 (en) | CDMA mobile communication system | |
US7630455B2 (en) | Apparatus and method for digital wireless communication | |
JP2643792B2 (en) | Demodulator | |
GB2580494A (en) | Improved device and method for demodulating information | |
US5550506A (en) | DQPSK demodulator capable of improving a symbol error rate without decreasing a transmission rate | |
US20070036248A1 (en) | Frequency offset estimator | |
EP0736986A1 (en) | Data reception apparatus, data transmission apparatus and method thereof which use reference data inserted into a transmission signal in order to estimate the transmission channel quality | |
JP3166705B2 (en) | Wireless device and transmission method | |
JP5046114B2 (en) | Multilevel QAM demodulator, demodulating method thereof, and radio communication system | |
US7804918B2 (en) | Apparatus for independently extracting streams from hierarchically-modulated signal and performing soft-decision, and method thereof | |
JP3348660B2 (en) | Symbol synchronizer and frequency hopping receiver | |
JP2003018230A (en) | Demodulator, broadcasting system and semiconductor device | |
JP3205313B2 (en) | PSK demodulator, PSK demodulation method, and phase noise detection method | |
EP0987863B1 (en) | Soft decision method and apparatus for 8PSK demodulation | |
JPH08181730A (en) | Digital automatic gain control circuit | |
EP1051006A2 (en) | Method and system for carrier recovery of a suppressed carrier modulated signal | |
US7027529B1 (en) | Demodulation method and demodulation apparatus | |
JP2000134273A (en) | Radio communication equipment | |
JP3178138B2 (en) | Frame synchronization circuit and frame synchronization method | |
JP3006382B2 (en) | Frequency offset correction device | |
EP1047235A1 (en) | Carrier phase estimator device and demodulator | |
JP3355147B2 (en) | Automatic frequency control method | |
JP2001345869A (en) | Carrier-reproducing circuit and digital signal receiver | |
JP3980017B2 (en) | Transmitting apparatus and communication method | |
JP3660930B2 (en) | Automatic frequency control signal generation circuit, reception device, base station device, wireless transmission / reception system, and frequency error detection method in wireless communication device |