JPH08181214A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH08181214A JPH08181214A JP33670994A JP33670994A JPH08181214A JP H08181214 A JPH08181214 A JP H08181214A JP 33670994 A JP33670994 A JP 33670994A JP 33670994 A JP33670994 A JP 33670994A JP H08181214 A JPH08181214 A JP H08181214A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- metal wiring
- insulating film
- interlayer insulating
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【０００１】[0001]
【産業状の利用分野】本発明は、ビアホール部における
層間絶縁膜から脱離した水分による配線不良を防止でき
る半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device capable of preventing wiring failure due to moisture desorbed from an interlayer insulating film in a via hole portion.
【０００２】[0002]
【従来の技術】従来、半導体装置において２層の金属配
線層の間の絶縁を図るために層間絶縁膜が両者の間に形
成されている。この層間絶縁膜の材料には、隣り合う金
属配線間に生じる溝部の埋込み性に優れていること、お
よび、形成温度が金属配線材料の融点よりも低いことが
要求される。例えば、金属配線材料がアルミニウムであ
る場合、層間絶縁材料の形成温度は、アルミニウムの溶
解温度である５００℃未満であることが要求される。2. Description of the Related Art Conventionally, in a semiconductor device, an interlayer insulating film is formed between two metal wiring layers in order to insulate them. The material of this interlayer insulating film is required to be excellent in the burying property of the groove portion formed between the adjacent metal wirings and to be formed at a temperature lower than the melting point of the metal wiring material. For example, when the metal wiring material is aluminum, the formation temperature of the interlayer insulating material is required to be less than 500 ° C. which is the melting temperature of aluminum.
【０００３】このような条件を満たす材料としては、従
来、ＳＯＧ（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）、Ｏ3 −Ｔ
ＥＯＳ等が使用されている。しかしながら、これらの材
料は一般的に高い吸湿性を有している。このため、これ
らの材料を層間絶縁膜に使用した場合、この層間絶縁膜
中に吸収された水分が脱離して金属配線層と接触する。
この結果、金属配線層が腐蝕し、断線を起こしたり、金
属配線層の抵抗が大きくなる等の配線不良を起こすこと
がある。Conventionally, materials satisfying such conditions are SOG (Spin-On-Glass) and O 3 -T.
EOS or the like is used. However, these materials generally have high hygroscopicity. Therefore, when these materials are used for the interlayer insulating film, the moisture absorbed in the interlayer insulating film is desorbed and comes into contact with the metal wiring layer.
As a result, the metal wiring layer may be corroded to cause wire breakage, or wiring failure such as increase in resistance of the metal wiring layer may occur.
【０００４】このような問題を解決するために、層間絶
縁膜中に吸収された水を金属配線層に接触させないため
に、図３に示すように、層間絶縁膜３１の上下面に、例
えば低温酸化膜（ＬＴＯ）のような比較的吸湿性が低い
シリコン酸化膜３２、３３を形成したサンドイッチ構造
とすることが行われている。In order to solve such a problem, in order to prevent water absorbed in the interlayer insulating film from contacting the metal wiring layer, as shown in FIG. A sandwich structure in which silicon oxide films 32 and 33 having a relatively low hygroscopic property such as an oxide film (LTO) are formed is performed.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述の
層間絶縁膜３１の上下面に低吸湿性のシリコン酸化膜３
２、３３を形成した場合、図３から明らかなように、層
間絶縁膜３１のビアホール（金属配線間接続孔）３４に
露出した部分３１ａにおいて、層間絶縁膜３１に吸収さ
れた水分が外部に拡散する。この結果、ビアホ−ル３４
ではシリコン酸化膜３２、３３による水分拡散の抑制効
果はほとんどない。この結果、ビアホール３４内の第１
金属配線層３５および第２金属配線層３６が腐蝕し、こ
れらの金属配線層の間で接続不良が起こることがある。However, the low hygroscopic silicon oxide film 3 is formed on the upper and lower surfaces of the above-described interlayer insulating film 31.
When 2 and 33 are formed, as is apparent from FIG. 3, in the portion 31a exposed in the via hole (metal wiring connection hole) 34 of the interlayer insulating film 31, the water absorbed in the interlayer insulating film 31 diffuses to the outside. To do. As a result, the via hole 34
Then, the silicon oxide films 32 and 33 have almost no effect of suppressing the diffusion of water. As a result, the first inside the via hole 34
The metal wiring layer 35 and the second metal wiring layer 36 may be corroded, resulting in poor connection between these metal wiring layers.
【０００６】本発明は、かかる点に鑑みてなされたもの
であり、層間絶縁膜からの水分の脱離による金属配線層
の腐蝕を完全に防止することができる半導体装置を提供
する。The present invention has been made in view of the above circumstances, and provides a semiconductor device capable of completely preventing corrosion of a metal wiring layer due to desorption of moisture from an interlayer insulating film.
【０００７】[0007]
【課題を解決しようとする課題】本発明は、第１金属配
線層と、前記第１金属配線層上に水分遮蔽膜を介して形
成された前記層間絶縁膜と、前記水分遮蔽膜および前記
層間絶縁膜に第１金属配線層の表面の一部を露出するよ
うに形成されたビアホールと、前記ビアホール内に充填
された導電性金属からなる充填部と、前記充填部とビア
ホール内に面した前記層間絶縁膜および前記水分遮蔽膜
の間に形成された水分遮蔽膜と、前記層間絶縁膜上に水
分遮蔽膜を介して形成され、かつ、前記充填部を介して
前記第１金属配線層と電気的に接続された第２金属配線
層とを具備することを特徴とする半導体装置を提供す
る。SUMMARY OF THE INVENTION The present invention is directed to a first metal wiring layer, the interlayer insulating film formed on the first metal wiring layer via a moisture shielding film, the moisture shielding film and the interlayer. A via hole formed in the insulating film so as to expose a part of the surface of the first metal wiring layer, a filling portion made of a conductive metal filled in the via hole, the filling portion and the via hole facing the inside. A moisture shielding film formed between the interlayer insulating film and the moisture shielding film, and electrically connected to the first metal wiring layer via the moisture shielding film formed on the interlayer insulating film and the filling portion. And a second metal wiring layer electrically connected to each other.
【０００８】[0008]
【作用】本発明の半導体装置によれば、層間絶縁膜と第
１および第２金属配線層との間だけでなく、ビアホール
部の内部に面する層間絶縁膜の側面部にも吸湿性が低い
水分遮蔽膜が形成されている。従って、水分放出源であ
る層間絶縁膜は、第１および第２金属配線層並びに充填
部から完全に隔離される。このため、層間絶縁膜内に吸
収された水分が脱離して第１および第２金属配線層に接
触することが防止される。According to the semiconductor device of the present invention, the hygroscopicity is low not only between the interlayer insulating film and the first and second metal wiring layers but also on the side surface portion of the interlayer insulating film facing the inside of the via hole portion. A moisture shielding film is formed. Therefore, the interlayer insulating film, which is a moisture release source, is completely isolated from the first and second metal wiring layers and the filling portion. Therefore, it is possible to prevent moisture absorbed in the interlayer insulating film from coming off and coming into contact with the first and second metal wiring layers.
【０００９】[0009]
【実施例】以下、本発明の実施例を図面を参照して説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【００１０】図１は、本実施例の半導体装置の接続部構
造を示す断面図である。図中１１は、シリコン基板であ
る。シリコン基板１１の表面上には、第１金属配線層１
２が所望の配線パターンで形成されている。第１金属配
線層１２の材質は、例えば、アルミニウム、タングステ
ン、銅である。第１金属配線層２２の膜厚は、例えば、
５００ｎｍである。FIG. 1 is a sectional view showing the structure of a connecting portion of a semiconductor device of this embodiment. In the figure, 11 is a silicon substrate. The first metal wiring layer 1 is formed on the surface of the silicon substrate 11.
2 is formed in a desired wiring pattern. The material of the first metal wiring layer 12 is, for example, aluminum, tungsten, or copper. The film thickness of the first metal wiring layer 22 is, for example,
It is 500 nm.
【００１１】第１金属配線層１２を含むシリコン基板１
１の表面上には、水分遮蔽層１３を介して層間絶縁膜ｌ
４が形成されている。水分遮蔽層１３は、吸湿性が低
く、かつ、水分を遮断し、水分拡散を防止できる材質か
らなる。具体的には、例えば、低温酸化膜（ＬＴＯ）、
プラズマＣＶＤにより形成される窒化シリコン膜、酸窒
化シリコン（オキシナイトライド）膜のような材質を使
用できる。水分遮蔽層１３の膜厚は、例えば、５０〜２
００ｎｍの範囲内であるが、使用する材質の吸湿性等に
応じて適宜選択されるべきである。Silicon substrate 1 including first metal wiring layer 12
1 on the surface of which an interlayer insulating film l
4 are formed. The moisture shielding layer 13 is made of a material that has low hygroscopicity and that blocks moisture and prevents diffusion of moisture. Specifically, for example, a low temperature oxide film (LTO),
Materials such as a silicon nitride film and a silicon oxynitride (oxynitride) film formed by plasma CVD can be used. The film thickness of the moisture shielding layer 13 is, for example, 50 to 2
Although it is within the range of 00 nm, it should be appropriately selected depending on the hygroscopicity of the material used.
【００１２】一方、層間絶縁膜１４の材質は、一般的に
使用されているものであれば特に限定されない。層間絶
縁膜１４は、吸湿性の比較的高い材質であっても良い。
具体的には、ＳＯＧまたはＯ3 −ＴＥＯＳである。On the other hand, the material of the interlayer insulating film 14 is not particularly limited as long as it is a commonly used material. The interlayer insulating film 14 may be made of a material having a relatively high hygroscopicity.
Specifically, it is SOG or O 3 -TEOS.
【００１３】水分遮蔽層１３および層間絶縁膜１４に
は、第１金属配線層１２の表面の一部を露出するように
ビアホール１５が形成されている。ビアホール１５内に
は、導電性金属からなる充填部１６が、水分遮蔽層１７
を介して形成されている。この充填部１６は、後述する
第２金属配線層１９の一部であっても良いし、例えば、
タングステン、銅のような導電性金属を充填してなるプ
ラグであっても良い。ビアホール１５内の層間絶縁膜１
４の側面部に形成された水分遮蔽層１７は、上述の第１
金属配線層１２および層間絶縁膜１４の間に形成された
水分遮蔽層１３と同様の材質からなる。A via hole 15 is formed in the moisture shielding layer 13 and the interlayer insulating film 14 so as to expose a part of the surface of the first metal wiring layer 12. A filling portion 16 made of a conductive metal is provided in the via hole 15 and a moisture shielding layer 17 is provided.
Is formed through. The filling portion 16 may be a part of the second metal wiring layer 19 described later, or, for example,
It may be a plug filled with a conductive metal such as tungsten or copper. Interlayer insulating film 1 in via hole 15
The moisture shielding layer 17 formed on the side surface of
It is made of the same material as the moisture shielding layer 13 formed between the metal wiring layer 12 and the interlayer insulating film 14.
【００１４】層間絶縁膜１４上には水分遮蔽膜１８を介
して第２金属配線層１９が形成されている。この第２金
属配線層１９は充填部を介して第１金属配線層１２と電
気的に接続さている。この第２金属配線層１９は、第１
金属配線層と同様の材質からなる。A second metal wiring layer 19 is formed on the interlayer insulating film 14 with a moisture shielding film 18 interposed therebetween. The second metal wiring layer 19 is electrically connected to the first metal wiring layer 12 via the filling portion. This second metal wiring layer 19 is
It is made of the same material as the metal wiring layer.
【００１５】図２（Ａ）〜（Ｅ）は、本発明の半導体装
置におけるビアホール部の形成方法の一実施例の各工程
を示す工程図である。FIGS. 2A to 2E are process drawings showing the steps of an embodiment of a method for forming a via hole in a semiconductor device according to the present invention.
【００１６】図２（Ａ）に示すように、シリコン基板２
１の表面上に、膜厚５００ｎｍのアルミニウムからなる
第１金属配線層２２を形成する。第１金属配線層２２
は、例えば、アルミニウムをスパッタリング（power=10
kW(DC),Gap=50mm,Press=3mTorr,Ar=80sccm,Temp=150
℃）によりシリコン基板２１の上に堆積させ、次いで、
第１金属配線層２２は、常法に従って所望のパターンに
パターニングすることにより形成される。As shown in FIG. 2A, the silicon substrate 2
A first metal wiring layer 22 made of aluminum and having a film thickness of 500 nm is formed on the surface of 1. First metal wiring layer 22
For example, sputtering aluminum (power = 10
kW (DC), Gap = 50mm, Press = 3mTorr, Ar = 80sccm, Temp = 150
C.) on the silicon substrate 21 and then
The first metal wiring layer 22 is formed by patterning into a desired pattern according to a conventional method.
【００１７】次に、第１金属配線層２２を含むシリコン
基板２１の表面上に、水分遮蔽膜として窒化シリコン膜
２３を形成する。窒化シリコン膜２３は、例えば、ソー
スガスとして、シランガス（流量２６９ｓｃｃｍ）、窒
素ガス（流量２３００ｓｃｃｍ）およびアンモニアガス
（流量１２０ｓｃｃｍ）を用い、圧力４．３Ｔｏｒｒ、
温度４００℃、高周波出力６５０ＷにおけるプラズマＣ
ＶＤにより堆積させる。、窒化シリコン膜２３の膜厚は
例えば１００ｎｍである。Next, a silicon nitride film 23 is formed as a moisture shielding film on the surface of the silicon substrate 21 including the first metal wiring layer 22. For the silicon nitride film 23, for example, silane gas (flow rate 269 sccm), nitrogen gas (flow rate 2300 sccm) and ammonia gas (flow rate 120 sccm) are used as the source gas, and the pressure is 4.3 Torr.
Plasma C at a temperature of 400 ° C and high-frequency output of 650W
Deposit by VD. The film thickness of the silicon nitride film 23 is, for example, 100 nm.
【００１８】この後、窒化シリコン膜２３の表面上に、
ＳＯＧからなる層間絶縁膜２４を形成する。層間絶縁膜
２４は、ＳＯＧ（東京応用化学製ＯＣＤ−Ｔ１４００）
を使用し、９０００オングストロームの厚さで回転塗布
した後、４３５℃で４０分間焼成して得られる。After that, on the surface of the silicon nitride film 23,
An interlayer insulating film 24 made of SOG is formed. The interlayer insulating film 24 is SOG (OCD-T1400 manufactured by Tokyo Applied Chemistry).
Is spin coated at a thickness of 9000 angstroms and then baked at 435 ° C. for 40 minutes.
【００１９】次に、層間絶縁膜２４の表面には、窒化シ
リコン膜２５が形成される。この窒化シリコン膜２５
は、上述の窒化シリコン膜２３と同じ材質からなり、同
様の方法および条件で形成される。また、これらの膜厚
も同じである。Next, a silicon nitride film 25 is formed on the surface of the interlayer insulating film 24. This silicon nitride film 25
Is made of the same material as the above-mentioned silicon nitride film 23 and is formed by the same method and conditions. Further, these film thicknesses are also the same.
【００２０】図２（Ｂ）に示すように、シリコン基板２
１の上に積層された窒化シリコン膜２５、層間絶縁膜２
４および窒化シリコン膜２３に、第１金属配線層２２の
表面の一部を露出するビアホール２６を形成する。ビア
ホール２６は、窒化シリコン膜２５、層間絶縁膜２４お
よび窒化シリコン膜２３を、所定のオープニングパター
ンを有するレジストマスク（図示せず）を用いて順次エ
ッチングにより選択的に除去することにより形成され
る。As shown in FIG. 2B, the silicon substrate 2
1, a silicon nitride film 25 and an interlayer insulating film 2 laminated on
A via hole 26 exposing a part of the surface of the first metal wiring layer 22 is formed in the silicon nitride film 4 and the silicon nitride film 23. The via hole 26 is formed by sequentially removing the silicon nitride film 25, the interlayer insulating film 24, and the silicon nitride film 23 by sequential etching using a resist mask (not shown) having a predetermined opening pattern.
【００２１】次に、図２（Ｃ）に示すように、ビアホー
ル２６の内部に露出した第１金属配線層２２の表面およ
び窒化シリコン膜２３、層間絶縁膜２４および窒化シリ
コン膜２５の側面部を含む窒化シリコン膜２５の表面上
に窒化シリコン膜２７を、窒化シリコン膜２３と同様に
形成する。Next, as shown in FIG. 2C, the surface of the first metal wiring layer 22 exposed inside the via hole 26 and the side surfaces of the silicon nitride film 23, the interlayer insulating film 24 and the silicon nitride film 25 are removed. A silicon nitride film 27 is formed on the surface of the containing silicon nitride film 25 in the same manner as the silicon nitride film 23.
【００２２】次いで、図２（Ｄ）に示すように、窒化シ
リコン膜２７を、異方性エッチングによりエッチバック
して、第１金属配線層２２の表面上および窒化シリコン
膜２５の表面上の窒化シリコン膜２７を除去し、ビアホ
ール２６の内部に露出した第１金属配線層２２の表面お
よび窒化シリコン膜２３、層間絶縁膜２４および窒化シ
リコン膜２５の側面部を覆う窒化シリコン膜２７の側壁
部２７ａ，２７ｂのみを残す。このエッチバック処理
は、例えば、圧力８００ｍＴｏｒｒ／電極間距離１．０
ｃｍ／高周波出力３００Ｗ／Ａｒ８５０ｓｃｃｍ／Ｏ2
１６０ｓｃｃｍ／ＣＦ4 ８０ｓｃｃｍ／での反応性イオ
ンエッチングにより行う。Next, as shown in FIG. 2D, the silicon nitride film 27 is etched back by anisotropic etching to nitride the surface of the first metal wiring layer 22 and the surface of the silicon nitride film 25. The silicon film 27 is removed, and the sidewall portion 27a of the silicon nitride film 27 that covers the surface of the first metal wiring layer 22 exposed inside the via hole 26 and the side surfaces of the silicon nitride film 23, the interlayer insulating film 24, and the silicon nitride film 25. , 27b are left. This etch-back process is performed, for example, at a pressure of 800 mTorr / electrode distance of 1.0
cm / high frequency output 300W / Ar850sccm / O 2
It is performed by reactive ion etching at 160 sccm / CF 4 80 sccm /.
【００２３】最後に、図２（Ｅ）に示すように、ビアホ
ール２６の内部に露出した第１金属配線層２２の表面お
よび窒化シリコン膜２７の側壁部２７ａ，２７ｂの表面
を含む窒化シリコン膜２５の表面上に第２金属配線層２
８を形成する。第２金属配線層２８は、上述の第１金属
配線層２２と同様の材質からなり、同様の手順および条
件で形成される。Finally, as shown in FIG. 2E, the silicon nitride film 25 including the surface of the first metal wiring layer 22 exposed inside the via hole 26 and the surfaces of the side wall portions 27a and 27b of the silicon nitride film 27. The second metal wiring layer 2 on the surface of the
8 is formed. The second metal wiring layer 28 is made of the same material as the first metal wiring layer 22 described above, and is formed by the same procedure and conditions.
【００２４】以上説明した本実施例の半導体装置によれ
ば、層間絶縁膜２４は、窒化シリコン膜２３、２５、２
７により取り囲まれている。これらの窒化シリコン膜２
３、２５、２７は、吸湿性が低く、水分の移動を遮るこ
とができる。このため、層間絶縁膜２４は、第１および
第２金属配線層２２、２８から完全に遮断され、層間絶
縁膜２４内に吸収された水分が周囲に拡散し、第１およ
び第２金属配線層２２、２８に接触することがない。従
って、ビアホール２６において、第１および第２金属配
線層２２、２８が腐蝕して断線したり、酸化による抵抗
値の増加を起こしたりする等の配線不良を防止すること
ができる。この結果、半導体装置の歩留まりを著しく向
上することができる。According to the semiconductor device of the present embodiment described above, the interlayer insulating film 24 is formed of the silicon nitride films 23, 25, 2
Surrounded by 7. These silicon nitride films 2
Nos. 3, 25, and 27 have low hygroscopicity and can block the movement of water. Therefore, the interlayer insulating film 24 is completely shielded from the first and second metal wiring layers 22 and 28, the moisture absorbed in the interlayer insulating film 24 diffuses to the surroundings, and the first and second metal wiring layers No contact with 22, 28. Therefore, in the via hole 26, it is possible to prevent wiring failure such as corrosion and disconnection of the first and second metal wiring layers 22 and 28 or increase in resistance value due to oxidation. As a result, the yield of semiconductor devices can be significantly improved.
【００２５】[0025]
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置は、層間絶縁膜と金属配線層の間だけでな
く、ビアホールに面する層間絶縁膜の側面にも水分遮蔽
層が設けられている。このため、水分発生源である層間
絶縁膜を金属配線層から完全に隔離されているので、層
間絶縁膜に吸収された水分が脱離して金属配線層に接触
することがない。従って、ビアホール２６において、第
１および第２金属配線層２２、２８が腐蝕して断線した
り、酸化による抵抗値の増加を起こしたりする等の配線
不良を防止することができる。この結果、半導体装置の
歩留まりを著しく向上することができる。As is apparent from the above description, in the semiconductor device of the present invention, the moisture shielding layer is provided not only between the interlayer insulating film and the metal wiring layer but also on the side surface of the interlayer insulating film facing the via hole. Has been. For this reason, since the interlayer insulating film, which is a moisture generation source, is completely isolated from the metal wiring layer, the water absorbed by the interlayer insulating film does not desorb and come into contact with the metal wiring layer. Therefore, in the via hole 26, it is possible to prevent wiring failure such as corrosion and disconnection of the first and second metal wiring layers 22 and 28 or increase in resistance value due to oxidation. As a result, the yield of semiconductor devices can be significantly improved.
【図面の簡単な説明】[Brief description of drawings]
【図１】本実施例の半導体装置の接続部構造を示す断面
図。FIG. 1 is a cross-sectional view showing a structure of a connecting portion of a semiconductor device of this embodiment.
【図２】（Ａ）〜（Ｅ）は本発明の半導体装置における
ビアホール部の形成方法の一実施例の各工程を示す工程
図。2A to 2E are process diagrams showing each step of an embodiment of a method of forming a via hole portion in a semiconductor device of the present invention.
【図３】従来の半導体装置におけるビアホール部を示す
断面図。FIG. 3 is a cross-sectional view showing a via hole portion in a conventional semiconductor device.
１１…シリコン基板、１２…第１金属配線層、１３、１
７、１８…水分遮蔽層、１４…層間絶縁膜、１５…ビア
ホール、１６…充填部、１９…第２金属配線層。11 ... Silicon substrate, 12 ... First metal wiring layer, 13, 1
7, 18 ... Moisture shielding layer, 14 ... Interlayer insulating film, 15 ... Via hole, 16 ... Filling section, 19 ... Second metal wiring layer.
Claims (1)
前記層間絶縁膜と、 前記水分遮蔽膜および前記水分遮蔽膜に前記第１金属配
線層の表面の一部を露出するように形成されたビアホー
ルと、 前記ビアホール内に充填された導電性金属からなる充填
部と、 前記充填部とビアホール内に面した前記層間絶縁膜およ
び前記水分遮蔽膜の間に形成された水分遮蔽膜と、 前記層間絶縁膜上に水分遮蔽膜を介して形成され、か
つ、前記充填部を介して前記第１金属配線層と電気的に
接続された第２金属配線層とを具備することを特徴とす
る半導体装置。1. A first metal wiring layer, an interlayer insulating film formed on the first metal wiring layer via a moisture shielding film, the moisture shielding film and the first metal wiring on the moisture shielding film. A via hole formed so as to expose a part of the surface of the layer, a filling portion made of a conductive metal filled in the via hole, the interlayer insulating film facing the filling portion and the via hole, and the moisture shield A moisture shielding film formed between the films, and a second film formed on the interlayer insulating film via the moisture shielding film and electrically connected to the first metal wiring layer via the filling portion. A semiconductor device comprising a metal wiring layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33670994A JPH08181214A (en) | 1994-12-26 | 1994-12-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33670994A JPH08181214A (en) | 1994-12-26 | 1994-12-26 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181214A true JPH08181214A (en) | 1996-07-12 |
Family
ID=18301985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33670994A Pending JPH08181214A (en) | 1994-12-26 | 1994-12-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181214A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003302917A (en) * | 2002-04-09 | 2003-10-24 | Semiconductor Energy Lab Co Ltd | Semiconductor display device |
| JP2003308027A (en) * | 2002-04-15 | 2003-10-31 | Semiconductor Energy Lab Co Ltd | Semiconductor display device |
| JP2004004757A (en) * | 2002-04-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | Display device and its manufacturing method |
| JP2013077011A (en) * | 2002-05-17 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | Display device |
| US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
-
1994
- 1994-12-26 JP JP33670994A patent/JPH08181214A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP2003302917A (en) * | 2002-04-09 | 2003-10-24 | Semiconductor Energy Lab Co Ltd | Semiconductor display device |
| US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| JP2003308027A (en) * | 2002-04-15 | 2003-10-31 | Semiconductor Energy Lab Co Ltd | Semiconductor display device |
| JP2004004757A (en) * | 2002-04-15 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | Display device and its manufacturing method |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2013077011A (en) * | 2002-05-17 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | Display device |
| US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100509189B1 (en) | Self-aligned copper silicide formation for improved adhesion/electromigration | |
| JPH10189733A (en) | Metal coating method for porous dielectric | |
| KR100415045B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5502006A (en) | Method for forming electrical contacts in a semiconductor device | |
| JPH06318644A (en) | Forming method for plug for electrical connection | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JPH06349950A (en) | Semiconductor device and manufacture thereof | |
| US5786637A (en) | Interconnection with metal plug and reduced step | |
| JPH08181214A (en) | Semiconductor device | |
| JP2000243836A (en) | Wiring forming method of semiconductor element | |
| JPH0917869A (en) | Preparation of insulation film between metal wirings of semiconductor element | |
| JPH05234935A (en) | Semiconductor device and its manufacture | |
| JP3400162B2 (en) | Method for manufacturing semiconductor device | |
| JPH08139190A (en) | Manufacture of semiconductor device | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JP2981366B2 (en) | Method for manufacturing semiconductor device | |
| JP3407516B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0465129A (en) | Contact structure of semiconductor device | |
| JPH05114578A (en) | Semiconductor device and manufacture thereof | |
| JP2002184858A (en) | Method for fabricating semiconductor element | |
| JPH0831930A (en) | Manufacture of semiconductor device | |
| JPH07106323A (en) | Semiconductor device and its manufacture | |
| JPH11195703A (en) | Manufacture of semiconductor device | |
| JPH05304218A (en) | Fabrication of semiconductor device | |
| JPH06236931A (en) | Wiring structure and its manufacture |