JPH0818008A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 無駄な電力消費の少ない半導体集積回路を得
る。 【構成】 複数の機能ブロック４〜１１が存在する半導
体集積回路１において、主クロック端子２は、クロック
制御回路１２に入力され、クロック制御レジスタ１３
は、クロック制御回路１２をコントロールする。クロッ
ク制御回路１２から内部分岐クロックが出力され、各機
能ブロック４〜１１に供給される。 【効果】 使用されていない機能ブロックによって無駄
に電力が消費されることがなくなって低消費電力化が可
能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の機能ブロック
を有した半導体集積回路装置に関するものである。

【０００２】

【従来の技術】図７は、従来の半導体集積回路装置であ
る。図において、１は複数の機能ブロックを内蔵した半
導体集積回路装置、２は半導体集積回路装置１にクロッ
ク信号を供給する主クロック端子である。３は半導体集
積回路装置１の内部の各機能ブロックにクロック信号を
供給する内部クロック信号線である。４は前記複数の機
能ブロックの一つであるタイマ機能を有した第１機能ブ
ロックである。５もタイマ機能を有した第２機能ブロッ
クである。６はＩＯ制御を行うＩＯコントローラとして
の機能を有した第３機能ブロックである。７はＣＲＴを
制御するＣＲＴコントローラとしての機能を有した第４
機能ブロックである。８はＵＡＲＴ（Universal Asynch
ronous Receiver and Transmitter ）としての機能を有
した第５機能ブロックである。９はＤＭＡコントローラ
としての機能を有した第６機能ブロックである。１０は
割り込み用コントローラとしての機能を有した第７機能
ブロックである。１１はフレキシブルディスクコントロ
ーラとしての機能を有した第８機能ブロックである。

【０００３】従来の半導体集積回路装置は以上のように
内部の論理部分が第１機能ブロック４と第２機能ブロッ
ク５と第３機能ブロック６と第４機能ブロック７と第５
機能ブロック８と第６機能ブロック９と第７機能ブロッ
ク１０と第８機能ブロック１１から構成されている。こ
の半導体集積回路装置１では、主クロック端子２から供
給されたクロック信号は、内部クロック信号線３を通り
前記各機能ブロックに供給されている。

【０００４】

【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のように構成されているので、使用されてい
ない機能ブロックがあっても、主クロック端子２から全
ての機能ブロック４〜１１へクロック信号が常時供給さ
れるため、内部クロック信号線３に接続されている使用
されていない機能ブロックのクロック信号供給系におい
てクロック信号の供給に伴う電力が無駄に消費される問
題点があった。

【０００５】請求項１の発明は、上記のような問題点を
解消するためになされたもので、使用されない機能ブロ
ック信号にクロック信号が供給されることによる無駄な
消費電力を抑制できる半導体集積回路装置を得ることを
目的とする。

【０００６】請求項２の発明は、使用されない機能ブロ
ックにクロック信号が供給されることによる無駄な消費
電力を、時間的に制御する半導体集積回路装置を得るこ
とを目的とする。

【０００７】請求項３の発明は、使用されない機能ブロ
ックにクロック信号が供給されることによる無駄な消費
電力を外部から制御し抑制できる半導体集積回路装置を
得ることを目的とする。

【０００８】請求項４の発明は、使用されない機能ブロ
ックにクロック信号が供給されることによる無駄な消費
電力を外部から制御し抑制できる半導体集積回路装置を
得ることを目的とする。

【０００９】請求項５の発明は、使用されない機能ブロ
ックにクロック信号が供給されることによる無駄な消費
電力を割込み制御により抑制できる半導体集積回路装置
を得ることを目的とする。

【００１０】請求項６の発明は、使用されない機能ブロ
ックにクロック信号が供給されることによる無駄な消費
電力を時間的に制御し、また使用されない機能ブロック
による無駄な消費電力を割込み制御により抑制できる半
導体集積回路装置を得ることを目的とする。

【００１１】

【課題を解決するための手段】請求項１の発明に係る半
導体集積回路装置は、機能ブロックへのクロック信号の
供給を制御するための機能ブロック選択データを格納す
るクロック制御レジスタと、該クロック制御レジスタに
格納された機能ブロック選択データを基に前記機能ブロ
ックへの前記クロック信号の供給を制御するクロック制
御回路とを備えたものである。

【００１２】請求項２の発明に係る半導体集積回路装置
は、機能ブロックへのクロック信号の供給を制御するク
ロック制御回路をタイマにより制御する構成を備えたも
のである。

【００１３】請求項３の発明に係る半導体集積回路装置
は、機能ブロックへのクロック信号の供給を制御するク
ロック制御回路を、外部から送られてくる受信データに
より制御する非同期式汎用直列伝送回路を備えたもので
ある。

【００１４】請求項４の発明に係る半導体集積回路装置
は、外部から送られてくるデータとあらかじめ設定され
たデータとを比較手段が比較した結果、一致する場合に
限りクロック制御回路を制御する非同期式汎用直列伝送
回路を備えたものである。

【００１５】請求項５の発明に係る半導体集積回路装置
は、外部から入力される割込み信号を受け付ける割込み
処理部と、該割込み処理部が割込み信号を受け付けたと
きの機能ブロックへのクロック信号の供給についての制
御を行うための割込み用機能ブロック選択データを格納
する割込み用クロック制御レジスタとを有し、クロック
制御回路は前記割込み処理部が割込み信号を受け付けた
ときには前記割込み用クロック制御レジスタに格納され
た割込み用機能ブロック選択データを基に前記機能ブロ
ックへのクロック信号の供給を制御する構成を備えたも
のである。

【００１６】請求項６の発明に係る半導体集積回路装置
は、外部から入力される割込み信号を受け付ける割込み
処理部と、割込みがあったときに機能ブロックへのクロ
ック信号の供給を制御するための割込み用機能ブロック
選択データを格納する割込み用クロック制御レジスタ
と、クロック制御回路を制御するタイマと、該タイマの
出力とクロック制御レジスタに格納された機能ブロック
選択データとを基に前記機能ブロックへのクロック信号
の供給を制御し、あるいは割り込みがあったときには割
込み用クロック制御レジスタに格納された割込み用機能
ブロック選択データを基に前記機能ブロックへのクロッ
ク信号の供給を制御するクロック制御回路とを備えたも
のである。

【００１７】

【作用】請求項１における半導体集積回路装置は、クロ
ック制御レジスタに格納された機能ブロック選択データ
により機能ブロックへのクロック信号の供給を制御し、
使用されずクロック信号を供給する必要のない機能ブロ
ックに対しては、前記機能ブロック選択データを基にク
ロック信号の供給を停止し、使用していない機能ブロッ
クにクロック信号が供給されることで無駄に消費される
電力を抑制するように作用する。

【００１８】請求項２における半導体集積回路装置のタ
イマは、クロック制御レジスタに格納された機能ブロッ
ク選択データを基に行われる機能ブロックへのクロック
信号の供給の制御を設定された時間で制御し、使用され
ない機能ブロックにクロック信号が供給されることによ
る無駄な消費電力の抑制を前記設定された時間を基に行
うことを可能にする。

【００１９】請求項３における半導体集積回路装置は、
機能ブロックへのクロック信号の供給の制御を外部から
送られてくる受信データにより制御することで、使用さ
れない機能ブロックにクロック信号が供給されることに
よる無駄な消費電力を外部から制御し抑制することを可
能にする。

【００２０】請求項４の発明における半導体集積回路装
置は、外部から送られてくる受信データがあらかじめ設
定されたデータと一致する場合に限り機能ブロックへの
クロック信号の供給の制御を行うことで、使用されない
機能ブロックにクロック信号が供給されることによる無
駄な消費電力を外部から制御し抑制することを可能にす
る。

【００２１】請求項５における半導体集積回路装置のク
ロック制御回路は、割込み信号が受け付けられると割込
み用機能ブロック選択データを基に機能ブロックへのク
ロック信号の供給を制御し、使用されない機能ブロック
にクロック信号が供給されることによる無駄な消費電力
を割込み制御により抑制するように作用する。

【００２２】請求項６における半導体集積回路装置は、
機能ブロック選択データを基に行う機能ブロックへのク
ロック信号の供給の制御を時間的に制御し、また割込み
信号が受け付けられると割込み用機能ブロック選択デー
タを基に前記機能ブロックへのクロック信号の供給を制
御し、使用されない機能ブロックにクロック信号が供給
されることによる無駄な消費電力を、時間的にあるいは
割り込みにより制御することを可能にする。

【００２３】

【実施例】

実施例１．以下、請求項１の発明の一実施例を図につい
て説明する。図１は、本実施例の半導体集積回路装置の
構成を示すブロック図である。図１において図７と同一
または相当の部分については同一の符号を付し説明を省
略する。図において１２は各機能ブロック４〜１１への
クロック信号の供給を制御するクロック制御回路であ
る。１３はクロック制御回路１２が各機能ブロック４〜
１１へのクロック信号の供給を制御するための制御デー
タが書き込まれるクロック制御レジスタである。１４は
各機能ブロック４〜１１へクロック信号を供給する内部
分岐クロック信号線である。

【００２４】図２は、クロック制御レジスタ１３に書き
込まれ設定された制御データを示す説明図である。図２
の（ａ）は、全ての機能ブロック４〜１１にクロック信
号を供給する制御データ「１１１１１１１１」が書き込
まれ設定されているクロック制御レジスタ１３の状態を
示している。同図（ｂ）は、第１機能ブロック４と第３
機能ブロック６と第５機能ブロック８と第７機能ブロッ
ク１０にクロック信号を供給する制御データ「１０１０
１０１０」が書き込まれ設定されているクロック制御レ
ジスタ１３の状態を示している。同図（ｃ）は全ての機
能ブロック４〜１１にクロック信号を供給しない制御デ
ータ「００００００００」が書き込まれ設定されている
クロック制御レジスタ１３の状態を示している。

【００２５】クロック制御レジスタ１３の制御データは
最上位のビットが第１機能ブロック４の制御データビッ
トに対応し、以下順番に下位に進んで第２機能ブロック
５の制御データビット、第３機能ブロック６の制御デー
タビット、・・・最下位のビットが第８機能ブロック１
１の制御データビットに対応している。

【００２６】次に、動作について説明する。この半導体
集積回路装置１の各機能ブロック４〜１１へのクロック
信号の供給は、主クロック端子（外部端子）２からクロ
ック制御回路１２を介して内部分岐クロック信号線１４
により夫々供給されている。また、クロック制御回路１
２は、クロック制御レジスタ１３に書き込まれ設定され
ている制御データの値により各機能ブロックへのクロッ
ク信号の供給を制御する。

【００２７】例えば、図２の（ａ）に示す制御データが
クロック制御レジスタ１３に設定されると、全機能ブロ
ック４〜１１にクロック信号が供給される。また、同図
（ｂ）に示す制御データがクロック制御レジスタ１３に
設定されると、第１機能ブロック４と第３機能ブロック
６と第５機能ブロック８と第７機能ブロック１０にクロ
ック信号が供給される一方、第２機能ブロック５と第４
機能ブロック７と第６機能ブロック９と第８機能ブロッ
ク１１へのクロック信号の供給は停止される。また、同
図（ｃ）に示す制御データがクロック制御レジスタ１３
に設定されたときには、全機能ブロックへのクロック信
号の供給は停止される。

【００２８】従って本実施例では、使用する機能ブロッ
クと使用しない機能ブロックに対応した制御データ（使
用する機能ブロックに対応する制御データビットを
‘１’、使用しない機能ブロックに対応する制御データ
ビットを‘０’として構成された制御データ）をクロッ
ク制御レジスタ１３に設定することで、使用しない機能
ブロックへ供給されるクロック信号を停止することがで
き、使用しない機能ブロックへクロック信号が供給され
ることにより消費される無駄な電力を抑制することがで
きる。

【００２９】実施例２．以下、請求項２の発明の一実施
例を図について説明する。図３は、本実施例の半導体集
積回路装置の構成を示すブロック図である。図３におい
て図１と同一または相当の部分については同一の符号を
付し説明を省略する。図において１８はクロック制御回
路１２に内蔵されているタイマである。

【００３０】次に動作について説明する。クロック制御
回路１２による機能ブロック４〜１１へのクロック信号
の供給の制御は、前記実施例１の動作と同じである。ク
ロック制御回路１２に内蔵されたタイマ１８は、クロッ
ク制御レジスタ１３に書き込まれた制御データに従って
クロック制御回路１２が各機能ブロックへのクロック信
号の供給の制御を実行する時点を規定するものであり、
クロック制御回路１２による各機能ブロックへのクロッ
ク信号の供給の制御はタイマ１８に設定された時間が経
過したとき開始され、あるいはタイマ１８に設定された
時間が経過する間、実行される。

【００３１】例えば、クロック制御レジスタ１３に第３
機能ブロック６と第４機能ブロック７とにクロック信号
を供給しないような制御データを設定した場合には、第
３機能ブロック６と第４機能ブロック７の内蔵レジスタ
の内容を、第３機能ブロック６と第４機能ブロック７に
供給されているクロック信号がタイマ１８に設定された
時間が経過して停止するまでに第３機能ブロック６と第
４機能ブロック７の内蔵レジスタの内容を外部メモリに
退避させ、第３機能ブロック６と第４機能ブロック７の
内蔵レジスタの内容の破壊を防ぐことが可能となる。

【００３２】実施例３．以下、請求項３および請求項４
の発明の一実施例を図について説明する。図４は、本実
施例の半導体集積回路装置の構成を示すブロック図であ
る。図４において図１と同一または相当の部分について
は同一の符号を付し説明を省略する。図において１９は
クロック制御回路１２に内蔵されているＵＡＲＴ（非同
期式汎用直列伝送回路）である。１９ａはＵＡＲＴ１９
に設けられたコンペア手段（比較手段）であり、受信デ
ータとあらかじめ設定されているデータとを比較する。
２０はＵＡＲＴ１９のデータ受信端子である。

【００３３】次ぎに動作について説明する。クロック制
御レジスタ１３に書き込まれた制御データの値に応じて
クロック制御回路１２が各機能ブロック４〜１１へのク
ロック信号の供給を制御する動作を開始するのは、デー
タ受信端子２０にＵＡＲＴ１９のコンペア手段１９ａに
設定したデータと同じデータが送られてきたときであ
る。

【００３４】このような機能が有効に利用できるものと
して携帯電話などがある。携帯電話においては電話の受
信待機中には、第５機能ブロック８から第８機能ブロッ
ク１１までの機能は使用せず、また受信時には全機能ブ
ロックを使用することになるが、このような場合、全機
能ブロックにクロック信号が供給されるような制御デー
タをクロック制御レジスタ１３に設定し、電話受信デー
タの最初に挿入された、ＵＡＲＴ１９のコンペア手段１
９ａに設定したデータと同じデータが受信されたときに
クロック制御レジスタ１３に設定した前記制御データの
内容が実行されるようにして、全機能ブロックにクロッ
ク信号を供給し、回線を接続して通話を行うことかでき
る。

【００３５】また、クロック制御レジスタ１３に第５機
能ブロック８から第８機能ブロック１１までクロック信
号の供給を停止する制御データを設定し、通話終了時の
受信データの最後でＵＡＲＴ１９のコンペア手段１９ａ
に設定したデータと同じデータが受信されたときに、ク
ロック制御レジスタ１３に設定した前記制御データの内
容が実行され、第５機能ブロック８から第８機能ブロッ
ク１１までのクロック信号の供給を停止し、第１機能ブ
ロック４から第４機能ブロック７まではクロック信号を
供給し、再度受信待機に移行する。

【００３６】従って本実施例では、外部から送られてき
たデータを基にＵＡＲＴ１９により、クロック制御回路
１２による各機能ブロックへのクロック信号の供給ある
いはクロック信号の供給の停止を制御することが可能と
なる。

【００３７】実施例４．以下、請求項５および請求項６
の発明の一実施例を図について説明する。図５は、本実
施例の半導体集積回路装置の構成を示すブロック図であ
る。図５において図１および図３と同一または相当の部
分については同一の符号を付し説明を省略する。図にお
いて２１はＣＲＴである。２２は第４機能ブロック７と
ＣＲＴ２１を接続しているＣＲＴ制御線である。２３は
キーボードである。２４はキーボード２３と第７機能ブ
ロック１０との間を接続するキーボード割り込み制御線
であり、キーボード２３からキー入力された割込み信号
が出力される。２５は第７機能ブロック１０からクロッ
ク制御回路１２への割込み信号が出力されるクロック制
御回路割込み制御線である。２６はクロック制御回路１
２による各機能ブロックへのクロック信号の供給を制御
するための制御データが書き込まれる第１クロック制御
レジスタである。２７は割込みが受け付けられたときに
クロック制御回路１２による各機能ブロックへのクロッ
ク信号の供給を制御する制御データが書き込まれる第２
クロック制御レジスタである。２８は割り込みを受け付
ける割込み処理部である。

【００３８】図６は、図５に示す第１クロック制御レジ
スタ２６と第２クロック制御レジスタ２７に書き込まれ
設定された制御データを示す説明図である。同図（ａ）
は、第４機能ブロック７のみにクロック信号を供給しな
い制御データ「１１１０１１１１」が第１クロック制御
レジスタ２６に設定された状態を示している。同図
（ｂ）は、すべての機能ブロックにクロック信号を供給
するときの設定データが第２クロック制御レジスタ２７
に書き込まれ設定された状態を示している。

【００３９】次に動作について説明する。半導体集積回
路装置１の各機能ブロックへのクロック信号の供給は、
主クロック端子２からクロック制御回路１２を介して各
機能ブロックへ接続された内部分岐クロック信号線１４
により行われている。クロック制御回路１２は、第１ク
ロック制御レジスタ２６あるいは第２クロック制御レジ
スタ２７に書き込んだ制御データの値により、各機能ブ
ロックへのクロック信号の供給を制御する。

【００４０】例えば、携帯用パソコンなどにおいてタイ
マ１８に設定された時間、キーボード２３から第７機能
ブロック１０を介して割込み処理部２８へ割込み信号が
入力されない場合には、タイマ１８に設定された時間が
経過し、あるいはタイマ１８に設定された時間が経過す
るまでの間、第１クロック制御レジスタ２６に設定され
た制御データの設定内容を実行することにより、第４機
能ブロック７へのクロック信号の供給を停止し、ＣＲＴ
２１への制御を止める。

【００４１】次に、キーボード２３から第７機能ブロッ
ク１０を介して割り込み信号が入力されると、第２クロ
ック制御レジスタ２７に設定された制御データの内容に
従って各機能ブロックへのクロック信号の供給を制御す
る。この場合、制御データは「１１１１１１１１」であ
るから第４機能ブロック７および全ての機能ブロックに
クロック信号が供給され、ＣＲＴ２１への制御を開始す
る。

【００４２】このように本実施例によれば、タイマ１８
の出力とキーボード２３からキー入力された割込み信号
とに応じて、各機能ブロックへのクロック信号の供給
を、第１クロック制御レジスタ２６に設定された制御デ
ータの内容に従ったものから第２クロック制御レジスタ
２７に設定された制御データの内容に従ったものに切り
替えることができ、各機能ブロックへのクロック信号の
供給の制御に柔軟性を付与することが可能となる。

【００４３】なお、以上説明した実施例では、タイマ１
８と割込み処理部２８とをクロック制御回路１２に設け
るように構成したが、タイマ１８を設けることなく割込
み処理部２８のみを設け、割込み処理部２８において受
け付けた割り込みの内容に応じて第１クロック制御レジ
スタ２６あるいは第２クロック制御レジスタ２７の制御
データの内容に応じた各機能ブロックへのクロック信号
の供給の制御が行われるように構成してもよい。

【００４４】

【発明の効果】以上のように、請求項１の発明によれ
ば、機能ブロック選択データを格納するクロック制御レ
ジスタと、該クロック制御レジスタに格納された機能ブ
ロック選択データを基に各機能ブロックへのクロック信
号の供給を制御するクロック制御回路とを備えるように
構成したので、使用されない機能ブロックにクロック信
号が供給されることによる無駄な消費電力を抑制できる
半導体集積回路装置が得られる効果がある。

【００４５】請求項２の発明によれば、各機能ブロック
へのクロック信号の供給を制御する前記クロック制御回
路をタイマにより時間的に制御するように構成したの
で、使用されない機能ブロックにクロック信号が供給さ
れることによる無駄な消費電力を、時間的に制御できる
半導体集積回路装置が得られる効果がある。

【００４６】請求項３の発明によれば、各機能ブロック
へのクロック信号の供給を制御するクロック制御回路
を、外部から送られてくる受信データにより制御する非
同期式汎用直列伝送回路を備えるように構成したので、
使用されない機能ブロックにクロック信号が供給される
ことによる無駄な消費電力を外部から制御し抑制できる
半導体集積回路装置が得られる効果がある。

【００４７】請求項４の発明によれば、外部から送られ
てくるデータとあらかじめ設定されたデータとを比較手
段において比較した結果が、一致する場合に限りクロッ
ク制御回路を制御する非同期式汎用直列伝送回路を備え
るように構成したので、使用されない機能ブロックにク
ロック信号が供給されることによる無駄な消費電力を外
部から制御し抑制できる半導体集積回路装置が得られる
効果がある。

【００４８】請求項５の発明によれば、割込み処理部が
割込み信号を受け付けたときに、割込み用クロック制御
レジスタに格納された割込み用機能ブロック選択データ
により機能ブロックへのクロック信号の供給を制御する
クロック制御回路を備えるように構成したので、使用さ
れない機能ブロックにクロック信号が供給されることに
よる無駄な消費電力を割込み制御により抑制できる半導
体集積回路装置が得られる効果がある。

【００４９】請求項６の発明によれば、タイマの出力と
クロック制御レジスタに格納された機能ブロック選択デ
ータとを基に各機能ブロックへのクロック信号の供給を
制御し、あるいは割込み処理部が割込み信号を受け付け
たときには割込み用クロック制御レジスタに格納された
割込み用機能ブロック選択データを基に前記各機能ブロ
ックへのクロック信号の供給を制御するクロック制御回
路を備えるように構成したので、使用されない機能ブロ
ックにクロック信号が供給されることによる無駄な消費
電力を時間的に制御し、また使用されない機能ブロック
による無駄な消費電力を抑制できる半導体集積回路装置
が得られる効果がある。

【図面の簡単な説明】

【図１】 請求項１の発明の一実施例による半導体集積
回路装置の構成を示すブロック図である。

【図２】 請求項１の発明の一実施例による半導体集積
回路装置のクロック制御レジスタに書き込まれ設定され
た制御データを示す説明図である。

【図３】 請求項２の発明の一実施例による半導体集積
回路装置の構成を示すブロック図である。

【図４】 請求項３と請求項４の発明の一実施例による
半導体集積回路装置の構成を示すブロック図である。

【図５】 請求項５と請求項６の発明の一実施例による
半導体集積回路装置の構成を示すブロック図である。

【図６】 請求項５と請求項６の発明の一実施例による
半導体集積回路装置のクロック制御レジスタに書き込ま
れ設定された制御データを示す説明図である。

【図７】 従来の半導体集積回路装置の構成を示すブロ
ック図である。

【符号の説明】

２ 主クロック端子（外部端子）、４ 第１機能ブロッ
ク、５ 第２機能ブロック、６ 第３機能ブロック、７
第４機能ブロック、８ 第５機能ブロック、９ 第６
機能ブロック、１０ 第７機能ブロック、１１ 第８機
能ブロック（機能ブロック）、１２ クロック制御回
路、１３ クロック制御レジスタ、１８タイマ、１９
ＵＡＲＴ（非同期式汎用直列伝送回路）、１９ａ コン
ペア手段（比較手段）、２８ 割込み処理部。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 外部端子から供給されるクロック信号を
   基に機能する複数の機能ブロックを内蔵した半導体集積
   回路装置において、前記機能ブロックへのクロック信号
   の供給を制御するための機能ブロック選択データを格納
   するクロック制御レジスタと、該クロック制御レジスタ
   に格納された機能ブロック選択データを基に前記機能ブ
   ロックへの前記クロック信号の供給を制御するクロック
   制御回路とを備えたことを特徴とする半導体集積回路装
   置。
2. 【請求項２】 前記機能ブロックへのクロック信号の供
   給を制御する前記クロック制御回路をタイマにより時間
   的に制御することを特徴とする請求項１記載の半導体集
   積回路装置。
3. 【請求項３】 前記機能ブロックへのクロック信号の供
   給を制御するクロック制御回路を、外部から送られてく
   る受信データにより制御する非同期式汎用直列伝送回路
   を備えたことを特徴とする請求項１記載の半導体集積回
   路装置。
4. 【請求項４】 前記非同期式汎用直列伝送回路は、外部
   から送られてくるデータとあらかじめ設定されたデータ
   とを比較手段において比較した結果が一致する場合に限
   りクロック制御回路を制御することを特徴とする請求項
   ３記載の半導体集積回路装置。
5. 【請求項５】 外部から入力される割込み信号を受け付
   ける割込み処理部と、該割込み処理部が割込み信号を受
   け付けたときに機能ブロックへのクロック信号の供給の
   制御を行うための割込み用機能ブロック選択データを格
   納する割込み用クロック制御レジスタとを備え、前記ク
   ロック制御回路はクロック制御レジスタに格納された機
   能ブロック選択データを基に前記機能ブロックへのクロ
   ック信号の供給を制御し、あるいは前記割込み処理部が
   割込み信号を受け付けたときには前記割込み用クロック
   制御レジスタに格納された割込み用機能ブロック選択デ
   ータを基に前記機能ブロックへのクロック信号の供給を
   制御することを特徴とする請求項１記載の半導体集積回
   路装置。
6. 【請求項６】 前記クロック制御回路を時間的に制御す
   るタイマを備え、前記クロック制御回路は前記タイマの
   出力とクロック制御レジスタに格納された機能ブロック
   選択データとを基に機能ブロックへのクロック信号の供
   給を制御し、あるいは割込み処理部が割込み信号を受け
   付けたときには割込み用クロック制御レジスタに格納さ
   れた割込み用機能ブロック選択データを基に前記機能ブ
   ロックへのクロック信号の供給を制御することを特徴と
   する請求項５記載の半導体集積回路装置。