JPH0817157B2 - Method for manufacturing thin film transistor - Google Patents
Method for manufacturing thin film transistorInfo
- Publication number
- JPH0817157B2 JPH0817157B2 JP59252882A JP25288284A JPH0817157B2 JP H0817157 B2 JPH0817157 B2 JP H0817157B2 JP 59252882 A JP59252882 A JP 59252882A JP 25288284 A JP25288284 A JP 25288284A JP H0817157 B2 JPH0817157 B2 JP H0817157B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- silicon film
- film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、チャネルが形成される活性層が所定の基板
上に形成された多結晶半導体薄膜によって構成された薄
膜トランジスタを製造する方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor in which an active layer in which a channel is formed is composed of a polycrystalline semiconductor thin film formed on a predetermined substrate.
従来の技術 従来、多結晶シリコン膜を形成するためには、LPCVD
法またはAPCVD法が用いられているが、これらのCVD法で
は通常600℃以上の高温で膜形成を行うため、低融点の
ガラス基板上に多結晶シリコン膜を形成するのは困難で
あった。またCVD法により形成される多結晶シリコン膜
は、膜厚が1000Å程度以下であると結晶粒の粒径が小さ
くしかもトラップ密度が大きいために一般に電子移動度
μやライフタイムτが小さいのみならず、電気伝導度σ
は室温付近においてσ≠σ0exp（−Ea/kT）（Ea:活性化
エネルギー）であって活性化型伝導を示さず、 σ＝σ0exp（−AT−1/4） で表されるいわゆる広範囲ホッピング（variable range
hopping）則に従うので、電気的特性が良好でないと欠
点がある。Conventional Technology Conventionally, LPCVD has been used to form a polycrystalline silicon film.
Although the CVD method or APCVD method is used, it is difficult to form a polycrystalline silicon film on a glass substrate having a low melting point because these CVD methods usually form a film at a high temperature of 600 ° C. or higher. In addition, the polycrystalline silicon film formed by the CVD method generally has small electron mobility μ and lifetime τ because the crystal grain size is small and the trap density is large when the film thickness is about 1000Å or less. , Electrical conductivity σ
Is σ ≠ σ 0 exp (−E a / kT) (E a : activation energy) near room temperature and does not show activation-type conduction, and is expressed as σ = σ 0 exp (−AT −1/4 ). So-called wide range hopping (variable range
Hopping) rules are followed, so there is a drawback if the electrical characteristics are not good.
一方、上述とは異なる多結晶シリコン膜の形成方法と
して、まず蒸着等により基板上にアモルファシスシリコ
ン膜を形成し、次いでこのアモルファスシリコン膜をレ
ーザービーム照射等によってアニールすることにより結
晶粒を成長させる方法が知られている。しかしながら、
この方法で得られる多結晶シリコン膜は、この多結晶シ
リコン膜を用いて例えば薄膜トランジスタ（TFT）を作
製した場合にはリーク電流が大きいなどの問題があって
電気的特性が良好でないのみならず、基板上に大面積の
多結晶シリコン膜を均一に形式することは困難である。
なおTFTに関する先行文献としては、日本応用物理学会
第45回学術講演会予稿集、14p−Ａ−４〜14p−Ａ−６
（1984）が挙げられる。On the other hand, as a method of forming a polycrystalline silicon film different from the above, first, an amorphous silicon film is formed on a substrate by vapor deposition or the like, and then this amorphous silicon film is annealed by laser beam irradiation or the like to grow crystal grains. The method is known. However,
The polycrystalline silicon film obtained by this method not only has poor electrical characteristics due to problems such as a large leak current when a thin film transistor (TFT) is manufactured using this polycrystalline silicon film, It is difficult to uniformly form a large-area polycrystalline silicon film on a substrate.
The prior literatures on TFT include the proceedings of the 45th Scientific Lecture Meeting of the Japan Society of Applied Physics, 14p-A-4 to 14p-A-6.
(1984).
発明が解決しようとする問題点 本発明は、上述の問題にかんがみ、従来の多結晶シリ
コンTFT等のTFTの製造方法が有する上述のような欠点を
是正したTFTの製造方法を提供することを目的とする。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention The present invention has been made in view of the above problems, and an object thereof is to provide a TFT manufacturing method in which the above-mentioned drawbacks of a conventional manufacturing method of a TFT such as a polycrystalline silicon TFT are corrected. And
問題点を解決するための手段 本発明は、チャネルが形成される活性層が所定の基板
上に形成された多結晶半導体薄膜によって構成された薄
膜トランジスタを製造する方法において、グロー放電分
解法により水素を含む半導体薄膜（例えば水素化アモル
ファスシリコン膜３）を上記基板（例えばガラス基板
１）上に形成する工程と、電気的に不活性なイオン（例
えばSi+）を上記半導体薄膜にイオン注入することによ
りこの半導体薄膜を非晶質化する工程と、この非晶質化
された半導体薄膜を炉中で600℃以下の温度で熱処理し
て固相成長を行うことにより得られる多結晶半導体薄膜
（例えば多結晶シリコン膜４）によって上記活性層を構
成する工程とをそれぞれ具備している。Means for Solving the Problems The present invention provides a method for manufacturing a thin film transistor in which an active layer in which a channel is formed is composed of a polycrystalline semiconductor thin film formed on a predetermined substrate. A step of forming a semiconductor thin film (eg, hydrogenated amorphous silicon film 3) containing the same on the substrate (eg, glass substrate 1), and ion implantation of electrically inactive ions (eg, Si + ) into the semiconductor thin film. A step of amorphizing this semiconductor thin film, and a polycrystalline semiconductor thin film (for example, a polycrystalline semiconductor thin film obtained by subjecting this amorphized semiconductor thin film to heat treatment at a temperature of 600 ° C. or less in a furnace for solid phase growth). And the step of forming the active layer with the crystalline silicon film 4).
なお、この場合、上記活性層を構成する工程は、上記
非晶質化された半導体薄膜を炉中で600℃以下の温度で
熱処理して固相成長を行うことにより多結晶半導体薄膜
を得ると共に、上記半導体薄膜上にプラズマCVD法によ
り窒化ケイ素膜を形成してからアニールすることから成
っていてもよい。In this case, in the step of forming the active layer, the amorphous semiconductor thin film is heat-treated at a temperature of 600 ° C. or lower in a furnace to perform solid phase growth and obtain a polycrystalline semiconductor thin film. It may consist of forming a silicon nitride film on the semiconductor thin film by a plasma CVD method and then annealing it.
実施例 以下本発明に係る薄膜トランジスタの製造方法を多結
晶シリコンTFTの製造に適用した一実施例を図面に基づ
いて説明する。EXAMPLE An example in which the method for manufacturing a thin film transistor according to the present invention is applied to manufacturing a polycrystalline silicon TFT will be described below with reference to the drawings.
第1A図に示すように、まずテンパックス、パイレック
ス、NA−40（いずれも商品名）等の低融点のガラス基板
１上にSiO2膜２を被着形成し、次いでこのSiO2膜２上に
例えばArガスで希釈されたSiH4ガス（SiH4濃度は10％）
と13.56MHzの高周波電圧とを用いたグロー放電分解法に
より基板温度180℃で例えば膜厚が800Åの水素化アモル
ファスシリコン膜３を被着形成する。As shown in FIG. 1A, first, a SiO 2 film 2 is deposited on a glass substrate 1 having a low melting point, such as Tempax, Pyrex, NA-40 (all are trade names), and then on this SiO 2 film 2. For example, SiH 4 gas diluted with Ar gas (SiH 4 concentration is 10%)
And a hydrogenated amorphous silicon film 3 having a film thickness of 800 Å, for example, is deposited at a substrate temperature of 180 ° C. by a glow discharge decomposition method using a high frequency voltage of 13.56 MHz.
次にこの水素化アモルファスシリコン膜３にSi+,F+等
の電気的に不活性なイオンを加速エネルギー40KeV（RP
550Å）、ドーズ量1.5×1015cm-2の条件でイオン注入
することによりこの水素化アモルファスシリコン膜３を
ほぼ完全なアモルファス状態にする。Next, electrically inactive ions such as Si + and F + are accelerated in the hydrogenated amorphous silicon film 3 at an acceleration energy of 40 KeV (R P
The hydrogenated amorphous silicon film 3 is made almost completely amorphous by ion implantation under the conditions of 550 Å) and a dose amount of 1.5 × 10 15 cm -2 .
次に例えばアニール炉を用いてN2雰囲気中において例
えば600℃で15時間程度アニールを行う。このアニール
により水素化アモルファスシリコン膜３が固相成長し、
その結果、第1B図に示すように、多結晶シリコン膜４が
形成される。Next, for example, annealing is performed at 600 ° C. for about 15 hours in an N 2 atmosphere using an annealing furnace. By this annealing, the hydrogenated amorphous silicon film 3 is solid-phase grown,
As a result, a polycrystalline silicon film 4 is formed as shown in FIG. 1B.
次に第1C図に示すように、上記多結晶シリコン膜４の
所定部分をエッチング除去することにより所定形状とし
た後、LPCVD法により全面にSiO2膜５を被着形成し、次
いでスパッタ法によりMo膜６を被着形成する。Next, as shown in FIG. 1C, a predetermined portion of the polycrystalline silicon film 4 is removed by etching to form a predetermined shape, and then a SiO 2 film 5 is formed on the entire surface by LPCVD and then by sputtering. The Mo film 6 is deposited and formed.
次に上記Mo膜６及びSiO2膜５の所定部分を順次エッチ
ング除去して、第1D図に示すように所定形状のMo膜から
成るゲート電極７及び所定形状のSiO2膜から成るゲート
絶縁膜８を形成する。この後、これらのゲート電極７及
びゲート絶縁膜８をマスクとして多結晶シリコン膜４に
P+をインオン注入する（多結晶シリコン膜４中のＰをｏ
で表す）。Next, the Mo film 6 and the SiO 2 film 5 are removed by etching in order, and as shown in FIG. 1D, a gate electrode 7 made of a Mo film having a predetermined shape and a gate insulating film made of a SiO 2 film having a predetermined shape. 8 is formed. After that, the polycrystalline silicon film 4 is formed by using the gate electrode 7 and the gate insulating film 8 as a mask.
Inject P + in (P in the polycrystalline silicon film 4
Represents).
次に第1E図に示すように、例えば600℃程度の温度で
アニールを行うことにより、注入された上記Ｐを電気的
に活性化させて、n+型のソース領域９及びドレイン領域
10を形成する。この結果、これらのソース領域９とドレ
イン領域10との間に存在する多結晶シリコン膜４によっ
て、従来から周知のように、チャネルが形成される活性
層が構成される。Next, as shown in FIG. 1E, the implanted P is electrically activated by annealing, for example, at a temperature of about 600 ° C., and the n + type source region 9 and drain region 9 are formed.
Forming 10. As a result, the polycrystalline silicon film 4 existing between the source region 9 and the drain region 10 constitutes an active layer in which a channel is formed, as is conventionally known.
この後、第1F図に示すように、パッシベーション膜と
してのSiO2膜11を被着形成し、次いでこのSiO2膜11の所
定部分をエッチング除去して開口11a,11bを形成した
後、これらの開口11a,11bを通じてAlから成る電極12,13
を形成して、目的とする多結晶シリコン膜TFTを完成さ
せる。Thereafter, as shown in FIG. 1F, a SiO 2 film 11 as a passivation film is deposited and formed, and then a predetermined portion of the SiO 2 film 11 is removed by etching to form openings 11a and 11b. Electrodes 12 and 13 made of Al through the openings 11a and 11b
Are formed to complete the intended polycrystalline silicon film TFT.
第２図に上述の実施例における被着直後の水素化アモ
ルファスシリコン膜３（曲線Ａ）、Si+のイオン注入直
後の水素化アモルファスシリコン膜３（曲線Ｂ）、600
℃で15時間アニール後の水素化アモルファスシリコン膜
３（すなわち多結晶シリコン膜４）（曲線Ｄ）のそれぞ
れについて測定した反射スペクトルを示す。またこの第
２図には、水素化アモルファスシリコン膜３を形成後に
Si+のイオン注入を行うことなく直ちに600℃で15時間ア
ニールした場合の反射スペクトル（曲線Ｃ）を併せて示
した。FIG. 2 shows the hydrogenated amorphous silicon film 3 (curve A) immediately after deposition, the hydrogenated amorphous silicon film 3 (curve B) immediately after Si + ion implantation in the above-described embodiment, 600
The reflection spectra measured for each of the hydrogenated amorphous silicon film 3 (that is, the polycrystalline silicon film 4) (curve D) after annealing at 15 ° C. for 15 hours are shown. Further, in FIG. 2, after the hydrogenated amorphous silicon film 3 is formed,
A reflection spectrum (curve C) obtained by immediately annealing at 600 ° C. for 15 hours without ion implantation of Si + is also shown.
この第２図から明らかなように、シリコンのX1−X4バ
ンド遷移に起因するλ＝280nmにおける反射率のピーク
状に盛り上がった変化は、曲線Ｄにのみ存在していて、
曲線Ａ、Ｂ、Ｃには存在していない。なお、シリコンの
X1−X4バンド遷移に起因するλ＝280nmにおける反射率
のピーク状に盛り上がった変化が大きれば大きい程、シ
リコンの結晶化が良好であることを表しているので、第
２図において、曲線Ａ〜Ｄのうちで曲線Ｄのみにこのよ
うな反射率のピーク状に盛り上がった変化が存在してい
ることから、上述の実施例のように水素化アモルファス
シリコン膜３を形成後にSi+等のイオン注入を行い、次
いでアニールを行った場合にのみ多結晶シリコン膜が得
られることがわかる。As is clear from FIG. 2, the peak-like change in reflectance at λ = 280 nm due to the X 1 -X 4 band transition of silicon exists only in the curve D, and
Not present in curves A, B, C. In addition, of silicon
The larger the peak-like swelling change in the reflectance at λ = 280 nm due to the X 1 -X 4 band transition, the better the crystallization of silicon. Therefore, in FIG. Since only the curve D of the curves A to D has such a peak-like change in reflectance, Si + or the like after forming the hydrogenated amorphous silicon film 3 as in the above-described embodiment. It can be seen that the polycrystalline silicon film can be obtained only when the ion implantation is performed and then the annealing is performed.
またＥ−gunを用いた蒸着法により基板温度150℃で形
成されたアモルファスシリコン膜に対する第２図と同様
な反射スペクトルを第３図に示す。この第３図から明ら
かなように、曲線Ｅ〜ＨのいずれにおいてもX1−X4バン
ド遷移に起因するλ＝280nmにおける反射率のピーク状
に盛り上がった変化は存在していない。従って、上述の
蒸着法により形成されるアモルファスシリコン膜におい
ては、結晶粒の成長効果が殆ど現れないことがわかる。Further, FIG. 3 shows a reflection spectrum similar to FIG. 2 for an amorphous silicon film formed at a substrate temperature of 150 ° C. by an evaporation method using an E-gun. As is clear from FIG. 3, in any of the curves E to H, there is no peak-like swelling change in the reflectance at λ = 280 nm due to the X 1 -X 4 band transition. Therefore, it is understood that the crystal grain growth effect hardly appears in the amorphous silicon film formed by the above vapor deposition method.
また上述の実施例により形成された多結晶シリコン膜
４について測定した電気伝導度σの温度依存性を第４図
にグラフＩとして示す。この第４図から明らかなよう
に、多結晶シリコン膜４の電気伝導度σの温度依存性を
示すグラフＩに折点Ｊが生じる。なお、第４図におい
て、点線はグラフＩの右半分を左側に延長した仮想線で
あり、また、一点鎖線はグラフＩの左半分を右側に延長
した仮想線であるから、これら一対の仮想線の交点がグ
ラフＩの折点Ｊとなっている。さらに、第４図には、第
３図において曲線Ｈとして示したシリコン膜の電気伝導
度σがグラフＫとして示されている。Further, the temperature dependence of the electric conductivity σ measured for the polycrystalline silicon film 4 formed by the above-mentioned embodiment is shown as a graph I in FIG. As is clear from FIG. 4, a break point J occurs in the graph I showing the temperature dependence of the electrical conductivity σ of the polycrystalline silicon film 4. In FIG. 4, the dotted line is a virtual line obtained by extending the right half of the graph I to the left side, and the dashed-dotted line is a virtual line obtained by extending the left half of the graph I to the right side. Is an intersection J of graph I. Furthermore, in FIG. 4, the electrical conductivity σ of the silicon film shown as the curve H in FIG. 3 is shown as a graph K.
第４図のグラフＩから明らかなように、上述の実施例
により形成された多結晶シリコン膜４の電気伝導度σは
室温以上では、 σ＝1.505e4exp〔（−q/kT）・0.592〕 で表され、また室温以下では、 σ＝2.818e3exp〔（−q/kT）・0.548〕 で表される。このことから、温度範囲によって異なる温
度依存性（活性化エネルギーが異なる）を示すものの、
いずれの温度においても活性化型の電気伝導を示すこと
がわかる。そして、この第４図から、上述の実施例によ
り形成された多結晶シリコン膜４（すなわち、グロー放
電分解法により成膜した後にSi+のイオン注入をしてか
ら600℃で15時間アニールにしたもの）の電気伝導度σ
を示すグラフＩの傾きが第３図において曲線Ｈとして示
したシリコン膜（すなわち、Ｅ−gunを用いて成膜した
後にSi+のイオン注入をしてから600℃で15時間アニール
したもの）の電気伝導度σを示すグラフＫの傾きに比べ
て急であり、このために、上述の実施例により形成され
た多結晶シリコン膜４の電気伝導度σが第３図において
曲線Ｈとして示したシリコン膜の電気伝導度σに比べて
極めて良好であって、真性半導体である単結晶シリコン
の電気伝導度に近づいていること（すなわち、膜質が改
善されていること）が判る。As is clear from the graph I in FIG. 4, the electrical conductivity σ of the polycrystalline silicon film 4 formed by the above-mentioned embodiment is σ = 1.505e 4 exp [(− q / kT) · 0.592 at room temperature or higher. ], And at room temperature and below, σ = 2.818e 3 exp [(−q / kT) · 0.548]. From this, although it shows different temperature dependence (different activation energy) depending on the temperature range,
It can be seen that activation-type electric conduction is exhibited at any temperature. Then, from FIG. 4, the polycrystalline silicon film 4 formed according to the above-described embodiment (that is, after being formed by the glow discharge decomposition method, Si + ions were implanted, and then annealed at 600 ° C. for 15 hours. Thing) electrical conductivity σ
Of the silicon film having a slope of a graph I shown as a curve H in FIG. 3 (that is, a film formed by using an E-gun and then Si + ion-implanted and then annealed at 600 ° C. for 15 hours). It is steeper than the slope of the graph K showing the electric conductivity σ, and therefore the electric conductivity σ of the polycrystalline silicon film 4 formed according to the above-described embodiment is the silicon shown as the curve H in FIG. It can be seen that the electric conductivity is extremely good as compared with the electric conductivity σ of the film, and is close to the electric conductivity of single crystal silicon which is an intrinsic semiconductor (that is, the film quality is improved).
このように、上述の実施例によれば、電気的特性の良
好な多結晶シリコン膜４を低融点のガラス基板１上に形
成することができる。しかも最初にまず水素化アモルフ
ァスシリコン膜３を形成し、次いでSi+等のイオン注入
を行った後、アニールを行うことにより固相成長による
結晶化を行っているので、大面積に亘って均一な多結晶
シリコン膜４を形成することができる。従って、この多
結晶シリコン膜４を用いて作製された実施例によるTFT
は、移動度μが大きくしかもリーク電流が小さくて特性
が従来に比べて良好であり、また同一基板上にTFTアレ
イを形成する場合に各TFTの特性を同一とすることが可
能である。As described above, according to the above-mentioned embodiment, the polycrystalline silicon film 4 having good electric characteristics can be formed on the glass substrate 1 having a low melting point. In addition, first, the hydrogenated amorphous silicon film 3 is formed, then Si + or the like is ion-implanted and then annealed to perform crystallization by solid phase growth. The polycrystalline silicon film 4 can be formed. Therefore, the TFT according to the embodiment manufactured by using this polycrystalline silicon film 4.
Has a large mobility μ and a small leak current, and is better in characteristics than conventional ones. Further, when forming a TFT array on the same substrate, it is possible to make the characteristics of each TFT the same.
なお上述のような特性が良好な多結晶シリコン膜４が
得られる理由は未だ十分に明らかではないが、例えば次
のような理由によると考えられる。すなわち、グロー放
電分解法により形成された水素化アモルファスシリコン
膜３は多量の水素を含有している。そして、この水素化
アモルファスシリコン膜３にSi+等のイオン注入を行う
こと、この水素化アモルファスシリコン膜３中のシリコ
ン原子のネットワーク構造が変化して膜形成直後とは異
なるアモルファス状態が実現されるので、上記水素化ア
モルファスシリコン膜３の多結晶化に要する活性化エネ
ルギーが低下して、アニールによる固相成長時において
均一で有利な核成長条件が得られる。したがって、上記
水素化アモルファスシリコン膜３は600℃以下の低温で
アニールするだけで良好に固相成長し、しかも、この水
素化アモルファスシリコン膜３は多量の水素を含有して
いるので、水素化アモルファスシリコン膜３の結晶中に
生じているダングリングボンドは上記イオン注入および
これに続く上記アニールの過程において上記水素で終端
され、このために、固相成長による結晶化によって得ら
れる多結晶シリコン膜４の欠陥が効果的に補償され、こ
の結果、その結晶粒が十分に大きくて電気的特性が良好
な多結晶シリコン膜４を得ることができると考えられ
る。The reason why the polycrystalline silicon film 4 having good characteristics as described above can be obtained is not yet fully clear, but it is considered to be due to the following reason, for example. That is, the hydrogenated amorphous silicon film 3 formed by the glow discharge decomposition method contains a large amount of hydrogen. Then, by ion-implanting Si + or the like into the hydrogenated amorphous silicon film 3, the network structure of silicon atoms in the hydrogenated amorphous silicon film 3 is changed to realize an amorphous state different from that immediately after the film formation. Therefore, the activation energy required for polycrystallizing the hydrogenated amorphous silicon film 3 is reduced, and uniform and advantageous nucleus growth conditions can be obtained during solid phase growth by annealing. Therefore, the hydrogenated amorphous silicon film 3 satisfactorily solid-phase grows only by annealing at a low temperature of 600 ° C. or less. Moreover, since the hydrogenated amorphous silicon film 3 contains a large amount of hydrogen, the hydrogenated amorphous silicon film 3 is amorphous. The dangling bonds generated in the crystal of the silicon film 3 are terminated by the hydrogen in the process of the ion implantation and the subsequent annealing, and therefore the polycrystalline silicon film 4 obtained by crystallization by solid phase growth. It is considered that the defect of 1 is effectively compensated, and as a result, the polycrystalline silicon film 4 having a sufficiently large crystal grain and good electric characteristics can be obtained.
以上本発明を実施例につき説明したが、本発明は上述
の実施例に限定されるものではなく、本発明の技術的思
想に基づく種々の変形が可能である。例えば、上述の実
施例においては、SiH4ガスを用いたグロー放電分解方法
によりアモルファスシリコン膜を形成したが、必要に応
じてSiH4ガスにPH3またはB2H6ガスを添加することによ
ってアモルファスシリコン膜中に不純物をドープするよ
うにしてもよい。なおアモルファスシリコン膜中にＰま
たはＢの不純物が含まれていれば、固相成長による結晶
化が容易になるという利点がある。Although the present invention has been described with reference to the embodiments, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention. For example, in the above-mentioned examples, the amorphous silicon film was formed by the glow discharge decomposition method using SiH 4 gas, but by adding PH 3 or B 2 H 6 gas to SiH 4 gas as needed, the amorphous silicon film was formed. The silicon film may be doped with impurities. If the amorphous silicon film contains P or B impurities, there is an advantage that crystallization by solid phase growth becomes easy.
またアニールにより水素化アモルファスシリコン膜３
を固相成長させて多結晶シリコン膜４を形成した後、こ
の多結晶シリコン膜４上にプラズマCVD法により例えば
膜厚5000ÅのSi3N4膜（すなわち、窒化ケイ素膜）を基
板温度260℃程度で形成し、この状態で例えば400℃で１
時間程度アニールを行えば、上記Si3N4膜中に含まれて
いる水素が多結晶シリコン膜４に注入されて結晶粒界に
存在するトラップを埋める結果結晶粒界のトラップ密度
がさらに減少するので、電気的特性がより優れた多結晶
シリコン膜を得ることが可能である。Also, the hydrogenated amorphous silicon film 3 is annealed.
After the solid phase growth is performed to form a polycrystalline silicon film 4, a Si 3 N 4 film (that is, a silicon nitride film) having a film thickness of 5000 Å is formed on the polycrystalline silicon film 4 by plasma CVD method at a substrate temperature of 260 ° C. Formed at about 400 ° C and 1
If annealing is performed for about a time, hydrogen contained in the Si 3 N 4 film is injected into the polycrystalline silicon film 4 to fill the trap existing at the crystal grain boundary, and as a result, the trap density at the crystal grain boundary is further reduced. Therefore, it is possible to obtain a polycrystalline silicon film having more excellent electrical characteristics.
さらに上述の実施例においては、固相成長のためのア
ニールを炉中アニールで行ったが、さらに、例えば450
℃程度で数時間水素プラズマアニールを行えば、水素が
十分に含まれていて特性が良好な多結晶シリコン膜４を
得ることができる。また、これらの炉中アニールおよび
水素プラズマアニールの温度は使用する基板等に応じて
種々に変更することができるが、アニール中に水素が膜
外に放出されるのを防止ししかも低温プロセスを可能と
するために、上記アニール温度は600℃以下でなければ
ならない。Further, in the above-mentioned examples, the annealing for solid phase growth was performed by in-furnace annealing.
If hydrogen plasma annealing is performed for several hours at about ° C, a polycrystalline silicon film 4 containing sufficient hydrogen and having excellent characteristics can be obtained. Also, the temperature of these in-furnace annealing and hydrogen plasma annealing can be variously changed according to the substrate used, but hydrogen is prevented from being released outside the film during annealing, and a low temperature process is possible. Therefore, the annealing temperature must be 600 ° C. or lower.
またアモルファス化のために行うSi+等のイオン注入
は、上述の実施例で用いた条件とは異なる条件で行うこ
とも可能である。さらに基板としては、ガラス基板の他
に石英基板等の他の種類の基板を用いることができる。Further, the ion implantation of Si + or the like for the amorphization can be performed under the condition different from the condition used in the above-mentioned embodiment. Further, as the substrate, other types of substrates such as a quartz substrate can be used in addition to the glass substrate.
発明の効果 本発明に係る薄膜トランジスタの製造方法によれば、
グロー放電分解法により所定の基板上に形成された水素
を含む半導体薄膜に電気的に不活性なイオンを注入する
ことにより非晶質化させて非晶質半導体薄膜を形成して
から、この非晶質半導体薄膜を炉中で600℃以下の温度
で熱処理して固相成長を行うことにより得られる多結晶
半導体薄膜によってチャネル形成用の活性層を構成し
た。従って、この水素を含む半導体薄膜はグロー放電分
解法により形成されるから多量の水素を含有し、このた
めに、チャネル形成用活性層を構成する多結晶半導体薄
膜は、従来に比べて、その結晶粒が十分に大きくて電気
的特性が良好であり、また、大面積に亘り均一な特性を
有している。Effects of the Invention According to the method of manufacturing a thin film transistor according to the present invention,
After the amorphous semiconductor thin film is formed by amorphization by injecting electrically inactive ions into the semiconductor thin film containing hydrogen formed on the predetermined substrate by the glow discharge decomposition method, the non-crystalline semiconductor thin film is formed. An active layer for forming a channel was constituted by a polycrystalline semiconductor thin film obtained by heat-treating a crystalline semiconductor thin film in a furnace at a temperature of 600 ° C. or lower to perform solid phase growth. Therefore, since the semiconductor thin film containing hydrogen is formed by the glow discharge decomposition method, it contains a large amount of hydrogen. Therefore, the polycrystalline semiconductor thin film forming the active layer for channel formation is The particles are sufficiently large and have good electrical characteristics, and also have uniform characteristics over a large area.
しかも、非晶質半導体薄膜を炉中で600℃以下の温度
で熱処理して固相成長を行うことによりチャネル形成用
活性層を構成する多結晶半導体薄膜を得るようにしたか
ら、高温処理を必要とせず、このために、所定の基板と
して、ガラス基板などの低融点の基板を用いることがで
きる。Moreover, since the amorphous semiconductor thin film is heat-treated at a temperature of 600 ° C. or lower in a furnace to carry out solid-phase growth to obtain a polycrystalline semiconductor thin film forming the active layer for channel formation, high temperature treatment is required. However, for this purpose, a substrate having a low melting point such as a glass substrate can be used as the predetermined substrate.
第1A図〜第1F図は本発明に係る薄膜上トランジスタの製
造方法を多結晶シリコンTFTの製造に適用した一実施例
を工程順に示す断面図、第２図は本発明の実施例により
形成された水素化アモルファスシリコン膜に種々の処理
を施した場合についての反射スペクトルを示すグラフ、
第３図は蒸着法により形成されたアモルファスシリコン
膜に種々の処理を施した場合についての反射スペクトル
を示す第２図と同様なグラフ、第４図は本発明の実施例
により形成された多結晶シリコン膜の電気伝導度の温度
依存性を示すグラフである。 なお図面に用いられた符号において、 １……ガラス基板 ３……水素化アモルファスシリコン膜 ４……多結晶シリコン膜 ７……ゲート電極 ８……ゲート絶縁膜 ９……ソース領域 10……ドレイン領域 である。1A to 1F are cross-sectional views showing an embodiment in which the method for manufacturing a transistor on a thin film according to the present invention is applied to manufacture of a polycrystalline silicon TFT in the order of steps, and FIG. 2 is formed according to the embodiment of the present invention. A graph showing a reflection spectrum in the case where various treatments are applied to the hydrogenated amorphous silicon film,
FIG. 3 is a graph similar to FIG. 2 showing reflection spectra when various treatments are applied to an amorphous silicon film formed by a vapor deposition method, and FIG. 4 is a polycrystal formed according to an embodiment of the present invention. It is a graph which shows the temperature dependence of the electrical conductivity of a silicon film. In the reference numerals used in the drawings, 1 ... glass substrate 3 ... hydrogenated amorphous silicon film 4 ... polycrystalline silicon film 7 ... gate electrode 8 ... gate insulating film 9 ... source region 10 ... drain region Is.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 久雄 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (56)参考文献 特開 昭59−27522（ＪＰ，Ａ) 特開 昭59−143063（ＪＰ，Ａ) 特開 昭59−182521（ＪＰ，Ａ) 特開 昭57−34331（ＪＰ，Ａ) 特開 昭59−54217（ＪＰ，Ａ) 特開 昭58−37913（ＪＰ，Ａ) 特開 昭56−80126（ＪＰ，Ａ) 特開 昭57−159013（ＪＰ，Ａ) 特開 昭59−193022（ＪＰ，Ａ) 第45回応物学会予稿集（1984年秋季）, Ｐ．407，14ｐ−Ａ−４，14ｐ−Ａ−５ ─────────────────────────────────────────────────── --- Continuation of the front page (72) Inventor Hisao Hayashi 6-735 Kitashinagawa, Shinagawa-ku, Tokyo Sony Corporation (56) References JP-A-59-27522 (JP, A) JP-A-SHO 59-143063 (JP, A) JP 59-182521 (JP, A) JP 57-34331 (JP, A) JP 59-54217 (JP, A) JP 58-37913 (JP, A) JP-A-56-80126 (JP, A) JP-A-57-159013 (JP, A) JP-A-59-193022 (JP, A) Proceedings of the 45th Annual Meeting of the Biological Society of Japan (Autumn 1984), p. 407, 14p-A-4, 14p-A-5
Claims (2)
上に形成された多結晶半導体薄膜によって構成された薄
膜トランジスタを製造する方法において、 グロー放電分解法により水素を含む半導体薄膜を上記基
板上に形成する工程と、 電気的に不活性なイオンを上記半導体薄膜にイオン注入
することによりこの半導体薄膜を非晶質化する工程と、 この非晶質化された半導体薄膜を炉中で600℃以下の温
度で熱処理して固相成長を行うことにより得られる多結
晶半導体薄膜によって上記活性層を構成する工程とをそ
れぞれ具備することを特徴とする薄膜トランジスタの製
造方法。1. A method of manufacturing a thin film transistor comprising a polycrystalline semiconductor thin film in which an active layer in which a channel is formed is formed on a predetermined substrate, wherein a semiconductor thin film containing hydrogen is formed on the substrate by glow discharge decomposition method. And a step of amorphizing the semiconductor thin film by implanting electrically inactive ions into the semiconductor thin film, and the amorphous semiconductor thin film in a furnace at 600 ° C. And a step of forming the active layer with a polycrystalline semiconductor thin film obtained by performing heat treatment at the following temperature to carry out solid phase growth.
化された半導体薄膜を炉中で600℃以下の温度で熱処理
して固相成長を行うことにより多結晶半導体薄膜を得る
と共に、上記半導体薄膜上にプラズマCVD法により窒化
ケイ素膜を形成してからアニールすることから成る特許
請求の範囲第１項に記載の薄膜トランジスタの製造方
法。2. The step of forming the active layer comprises heat-treating the amorphized semiconductor thin film in a furnace at a temperature of 600 ° C. or lower to carry out solid phase growth to obtain a polycrystalline semiconductor thin film. The method of manufacturing a thin film transistor according to claim 1, further comprising: forming a silicon nitride film on the semiconductor thin film by a plasma CVD method and then annealing the silicon nitride film.
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252882A JPH0817157B2 (en) | 1984-11-30 | 1984-11-30 | Method for manufacturing thin film transistor |
| KR1019850008266A KR930010093B1 (en) | 1984-11-30 | 1985-11-06 | Forming method of semiconductor thin film |
| CA000495614A CA1239706A (en) | 1984-11-26 | 1985-11-19 | Method of forming a thin semiconductor film |
| GB08529007A GB2169442B (en) | 1984-11-26 | 1985-11-25 | Forming thin semiconductor films |
| DE3541587A DE3541587C2 (en) | 1984-11-26 | 1985-11-25 | Process for the production of a thin semiconductor film |
| AT0343185A AT399421B (en) | 1984-11-26 | 1985-11-25 | METHOD FOR FORMING A THIN SEMICONDUCTOR LAYER |
| US06/801,319 US4693759A (en) | 1984-11-26 | 1985-11-25 | Method of forming a thin semiconductor film |
| FR858517451A FR2573916B1 (en) | 1984-11-26 | 1985-11-26 | METHOD FOR MANUFACTURING A THIN SEMICONDUCTOR FILM AND FILM THUS OBTAINED |
| NL8503269A NL194832C (en) | 1984-11-26 | 1985-11-26 | Method for forming a thin semiconductor film. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252882A JPH0817157B2 (en) | 1984-11-30 | 1984-11-30 | Method for manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61131413A JPS61131413A (en) | 1986-06-19 |
| JPH0817157B2 true JPH0817157B2 (en) | 1996-02-21 |
Family
ID=17243471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252882A Expired - Lifetime JPH0817157B2 (en) | 1984-11-26 | 1984-11-30 | Method for manufacturing thin film transistor |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0817157B2 (en) |
| KR (1) | KR930010093B1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2699347B2 (en) * | 1987-04-14 | 1998-01-19 | ソニー株式会社 | Semiconductor substrate manufacturing method |
| JP2741385B2 (en) * | 1988-09-27 | 1998-04-15 | 日立建機株式会社 | Manufacturing method of silicon thin film piezoresistive element. |
| KR100269289B1 (en) * | 1997-02-19 | 2000-10-16 | 윤종용 | Method for crystallizing a silicon film |
| KR100567273B1 (en) * | 1998-08-27 | 2006-05-25 | 엘지.필립스 엘시디 주식회사 | Thin film transistor and its manufacturing method |
| KR100624427B1 (en) * | 2004-07-08 | 2006-09-19 | 삼성전자주식회사 | Fabrication method of poly crystalline Si and semiconductor device by the same |
| CN113745099A (en) * | 2021-09-06 | 2021-12-03 | 长江存储科技有限责任公司 | Polycrystalline silicon layer, manufacturing method thereof and semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680126A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of monocrystalline semiconductor |
| JPS57159013A (en) * | 1981-03-27 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor thin film |
| JPS5837913A (en) * | 1981-08-28 | 1983-03-05 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPH0611035B2 (en) * | 1983-04-15 | 1994-02-09 | ソニー株式会社 | Thin film heating method |
-
1984
- 1984-11-30 JP JP59252882A patent/JPH0817157B2/en not_active Expired - Lifetime
-
1985
- 1985-11-06 KR KR1019850008266A patent/KR930010093B1/en not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| 第４５回応物学会予稿集（１９８４年秋季），Ｐ．４０７，１４ｐ−Ａ−４，１４ｐ−Ａ−５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61131413A (en) | 1986-06-19 |
| KR930010093B1 (en) | 1993-10-14 |
| KR860004464A (en) | 1986-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693759A (en) | Method of forming a thin semiconductor film | |
| US5043049A (en) | Methods of forming ferroelectric thin films | |
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| US20020132452A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPS62177909A (en) | Manufacture of semiconductor device | |
| JPH0722121B2 (en) | Semiconductor manufacturing method | |
| JPH0817157B2 (en) | Method for manufacturing thin film transistor | |
| NL194524C (en) | Method for manufacturing a thin film transistor. | |
| JPH0770481B2 (en) | Method for forming silicon semiconductor layer | |
| JPH061786B2 (en) | Method of manufacturing thin film transistor | |
| JPS6276772A (en) | Manufacture of field effect transistor | |
| JPH0766415A (en) | Manufacture of semiconductor device and thin-film transistor | |
| JP2696818B2 (en) | Semiconductor layer crystal growth method | |
| JP2554055B2 (en) | Method for forming low resistance polycrystalline silicon thin film | |
| JPS6146069A (en) | Manufacture of semiconductor device | |
| JPS63283068A (en) | Manufacture of thin-film transistor | |
| JP3173126B2 (en) | Method for manufacturing thin film transistor | |
| JP3278237B2 (en) | Method for manufacturing thin film transistor | |
| JP3143610B2 (en) | Thin film insulated gate type semiconductor device and method of manufacturing the same | |
| JP3153202B2 (en) | Method for manufacturing semiconductor device | |
| JPH0824103B2 (en) | Method for manufacturing thin film transistor | |
| JP2003318198A (en) | Method for manufacturing semiconductor device | |
| JPH05315256A (en) | Forming method for polycrystalline silicon thin film | |
| JPH08293472A (en) | Semiconductor device | |
| JPH06236894A (en) | Manufacture of thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |