JPH08171537A

JPH08171537A - メッシュ・アレイ・プロセッサ

Info

Publication number: JPH08171537A
Application number: JP5128714A
Authority: JP
Inventors: Gerald G Pechanek; ジェラルド・ジョージ・ペチャネック; Stamatis Vassiliadis; スタマティス・バッシライアディス; G Delgado-Fnias Jose; ホセ・ガダルプ・デルガド−フライアス
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-06-26
Filing date: 1993-05-31
Publication date: 1996-07-02
Also published as: US6041398A; US5423248A; US5683240A

Abstract

(57)【要約】【目的】対角線折り返し三角メッシュ・コンピュータ
に正方メッシュ・コンピュータと同じ機能を与えるが、
接続性は半数になる大規模並列対角線折り返しメッシュ
・アレイ・プロセッサを提供する。【構成】本発明では、対角線折り返しメッシュ・アレ
イ・プロセッサに変更が加えられ、汎用性の高いプロセ
ッサ・ノードが与えられ、処理ノード間の接続性が高ま
ると共に、元の構造のイメージ処理と有限差分の機能が
維持される。対角線折り返し三角アレイ構造を繰返し折
り返すことによって、処理要素が集積され、これに接続
を追加することにより接続性が向上する。接続性は標準
的なメッシュ構成では改良が難しい。本発明による折り
返し構造は、元のメッシュの機能を維持しながらその能
力を拡大する。バイトニック・ソートの例は改良された
接続性の有用性を示す。この多重折り返しアレイの概念
を６接点六角アレイに応用して、この概念の一般性を明
らかにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチメディアのイメー
ジ処理とコンピュータ、特に大規模並列アレイ・プロセ
ッサに関する。

【０００２】

【従来の技術】エンジニアは、更に高速なコンピュータ
を求めながら、現在のマシンの足枷になっている複雑な
問題を解決するために、数百、数千の低コスト・マイク
ロプロセッサを並列に接続したスーパーコンピュータを
開発している。このようなマシンは大規模並列マシンと
呼ばれる。並列動作する複数のコンピュータは数十年前
からある。初期の並列マシンには、１９６０年代に稼働
を始めたＩＬＬＩＡＣがある。このほかのマルチプロセ
ッサとしては、Ｃｅｄａｒ、Ｓｉｇｍａ−１、Ｂｕｔｔ
ｅｒｆｌｙとＭｏｎａｒｃｈ、Ｉｎｔｅｌｉｐｓｃ、
ＣｏｎｎｅｃｔｉｏｎＭａｃｈｉｎｅ、Ｃａｌｔｅｃ
ｈＣＯＳＭＩＣ、ＮＣｕｂｅ、ＩＢＭＲＰ３、ＩＢ
ＭＧＦ１１、ＮＹＵＵｌｔｒａＣｏｍｐｕｔｅ
ｒ、ＩｎｔｅｌＤｅｌｔａ、及びＴｏｕｃｈｓｔｏｎ
ｅがある（1990年12月4日公開のXuらによる米国特許第
４９７５８３４号明細書の部分要約を参照されたい）。

【０００３】ＩＬＬＩＡＣから始まった大型マルチプロ
セッサは、スーパーコンピュータとみられている。商業
的に最大の成功をおさめたスーパーコンピュータは、複
数のベクトル・プロセッサをベースにしており、Ｃｒａ
ｙＲｅｓｅａｒｃｈのＹ−ＭＰシステム、ＩＢＭ３
０９０をはじめ、Ａｍｄａｈｌ、Ｈｉｔａｃｈｉ、Ｆｕ
ｊｉｔｓｕ、ＮＥＣなど他のメーカーのマシンに代表さ
れる。

【０００４】現在の大規模並列（ＭＰ）プロセッサは、
スーパーコンピュータ並の能力をもつと考えられてい
る。このようなコンピュータ・システムは、相互結合網
で多数のマルチプロセッサを集積し、それらを並列に動
作するようにプログラムする。これらのコンピュータの
動作モードはこれまで２つある。ＭＩＭＤモード・マシ
ンとＳＩＭＤモード・マシンがある。おそらく商用分野
で最もよく知られているのは、ＴｈｉｎｋｉｎｇＭａ
ｃｈｉｎｅｓ社のＣｏｎｎｅｃｔｉｏｎＭａｃｈｉｎ
ｅｓシリーズ１、２であろう。これらは基本的にはＳＩ
ＭＤマシンである。大規模並列マシンの多くは、並列に
相互接続されたマルチプロセッサを使用して、並行性す
なわち並列動作機能を実現している。ｉ８６０などＩｎ
ｔｅｌのマルチプロセッサが同社及び他のメーカーによ
って用いられている。ＮＣｕｂｅは、このようなマシ
ンをＩｎｔｅｌ３８６マイクロプロセッサで開発して
いる。他のマシンはいわゆる"トランスピュータ"チップ
で作られている。ＩｎｍｏｓＴｒａｎｓｐｕｔｅｒＩ
ＭＳＴ８００がその一例である。ＩｎｍｏｓＴｒａ
ｎｓｐｕｔｅｒＴ８００は、高速浮動小数点プロセッ
サを搭載した３２ビット・デバイスである。

【０００５】開発されているシステムの一例として、数
個のＩｎｍｏｓＴｒａｎｓｐｕｔｅｒＴ８００チッ
プは各々、３２の通信リンク入力と３２のリンク出力を
もつ。各チップが１つのプロセッサ、少量のメモリ、及
びローカル・メモリと外部インタフェースへの通信リン
クを備える。また、システムを構築する場合は、ＩＭＳ
Ｃ０１１、Ｃ０１２などの通信リンク・アダプタが接
続される。また、例えば３２のリンク入力と３２のリン
ク出力の間にクロスバ・スイッチを設けて別のトランス
ピュータ・チップ間のポイント・ツー・ポイント接続を
得るために、ＩＭＳＣ００４などのスイッチが利用さ
れる。また、専用デバイス、グラフィクス・コントロー
ラ、ディスク・コントローラなどの要件に合った特別の
目的に用いられるように、トランスピュータに適用され
る特殊回路やインタフェース・チップがある。Ｉｎｍｏ
ｓＩＭＳＭ２１２は１６ビット・プロセスであり、
オンチップ・メモリと通信リンクを備える。これはハー
ドウェアとロジックによってディスク・ドライブを制御
し、プログラマブル・ディスク・コントローラまたは汎
用インタフェースとして使用できる。Ｉｎｍｏｓは並行
性（並列動作）を利用するために、特殊言語、Ｏｃｃａ
ｍをトランスピュータのために開発した。プログラマ
は、トランスピュータ網をＯｃｃａｍ言語で直接記述す
る必要がある。

【０００６】ＭＰマシンには、異なるトポロジでプロセ
ッサ・チップが相互接続された並列プロセッサ・アレイ
を用いるものがある。トランスピュータはクロスバ網に
ＩＭＳＣ００４チップを追加する。ハイパーキューブ
接続を用いるシステムもある。バスまたはメッシュでマ
ルチプロセッサと関連回路を接続するシステムもある。
スイッチをプロセッサ・アドレス可能網として用いる回
路スイッチ・プロセッサによって相互接続されるシステ
ムもある。一般にプロセッサ・アドレス可能網は、昨
秋、ローレンス・リバモア研究所で配線によって相互接
続された１４基のＲＩＳＣ／６０００のように、粗雑な
マルチプロセッサとみられている。

【０００７】いわゆるデータ処理の"大チャレンジ"に取
り組むために、Ｉｎｔｅｌ、ｎＣｕｂｅなどによって超
大規模マシンが開発されているが、これらのコンピュー
タは極めて高価である。最近の見積によると、"大チャ
レンジ"に取り組むために米国政府から開発援助を受け
ているコンピュータで、３千万ドルから７千５百万ドル
（Ｔｅｒａコンピュータ）のコストがかかる。こうし
た"大チャレンジ"には、気象モデリング、流体の撹乱、
汚染の分散、人のゲノムと海流循環のマッピング、色力
学、半導体やスーパーコンピュータのモデリング、燃焼
系、視覚と認知などの問題がある。

【０００８】大規模並列処理システムの実現に伴う問題
として、３つの異なる処理領域すなわちイメージ処理、
パターン認識、及びコンピュータ・グラフィクスから成
ると考えられるビジュアル情報処理がある。イメージ処
理、パターン認識、及びコンピュータ・グラフィクスの
統合は、イメージ・コンピューティングと呼ばれ、将来
のマルチメディア・ワークステーションに求められる能
力を表わす。マルチメディアとは情報の理解可能性を高
めて、人とコンピュータの対話を改良するために、イメ
ージ、グラフィクス、映像、音声、テキストを介するな
どにより、情報を２つ以上の形で表わす方式をいう。

【０００９】ソートも大規模並列処理に適した分野であ
る。

【００１０】

【発明が解決しようとする課題】大規模並列アレイ・プ
ロセッサにとっての問題は、イメージ処理、有限差分法
の問題、及びソートの問題に適切に取り組むことであ
る。

【００１１】イメージ処理で用いられるアルゴリズムに
たたみ込み（convolution）がある。これはイメージ・
ピクセルの各値を、まわりの定義された領域すなわちピ
クセルのウィンドウ内のピクセルの加重和に置換えるも
のである。Ｍ×Ｍ正方のたたみ込みウィンドウはＭ×Ｍ
の重み群から成り、各々、ウィンドウ内の関連するピク
セルに対応する（Cypherらによる"SIMD Architectures
and Algorithms forImage Processing and Computer Vi
sion、" IEEE Transactions on Acoustics、Speech、an
d Signal Processing、Vol．37、No．12、pp．2158-217
4、December1989）。ピクセルのアレイがＮ×Ｎの場
合、たたみ込みアルゴリズムにはＭ²Ｎ²の乗算が必要で
ある。Ｎを１０２４、Ｍを３とすると１つのイメージ・
フレームのたたみ込みに、９百万回の乗算と積和演算が
必要になり、処理が毎秒３０フレームのビデオ・データ
に対するものであれば、毎秒２億７千万回の乗算と積和
演算が必要になる。このデータを処理するのがユニプロ
セッサの場合、たたみ込みウィンドウの重みはそれぞれ
個別にフェッチしなければならず、乗算と加算は別々の
演算として処理され、その後、ピクセルの加重平均が書
込まれると、たたみ込みは、ピクセル当たり２７回の個
別演算（読出し９回、乗算９回、加算８回、書込み１
回）になり、毎秒２千７百万回×３０回の演算すなわち
毎秒８億１千万回の演算になる（Goveらによる"Image C
omputing Requirements for the 1990s：from Multimed
ia to Medicine、" Proceedings of the SPIE Vol．144
4-ImageCapture、Formatting、and Display、pp．318-3
33、1991）。このように計算負荷が大きいことから、シ
ステム・プロセッサからイメージ処理タスクの負荷を無
くし、イメージ・コンピューティングに必要な適切なス
ループットを与える専用プロセッサが提案されている。
このような専用プロセッサの１つが、最近接点メッシュ
接続コンピュータ（nearest neighbor mesh connected
computer）である（Cypherらの上記文献、Batcherによ
る"Design of a Massively ParallelProcessor、" IEEE
Transactions on Computers Vol．C-29、No．9、pp．8
36-840、September 1980、及びUhrによる"Multi-Comput
er Architectures forArtificial Intelligence、" New
York、New York：John Wiley & Sons、chap．8、pp．9
7、1987 ）。このコンピュータでは複数のプロセッサ要
素（ＰＥ）が、それらの東西南北の方向の接点ＰＥに接
続され、すべてのＰＥが同期した単一命令複数データ
（ＳＩＭＤ）の形態で動作する。ＰＥはその接点ＰＥの
いずれとも通信できるが、同時に通信できるＰＥは１つ
とされる。例えば、ＰＥはそれぞれ、東の方向の接点Ｐ
Ｅと１つの通信サイクルで通信できる。また、データと
命令が１つのブロードキャスト通信期間にすべてのＰＥ
に同時に伝えられるようにブロードキャスト・メカニズ
ムが存在することも前提になっている。インタフェース
はＴｈｉｎｋｉｎｇＭａｃｈｉｎｅｓＣＭ−１シリ
ーズのように、ビット直列が普通である。

【００１２】大規模並列アレイ・プロセッサ（1992年4
月6日出願のPechanekらによるＵＳＳＮ０７／８６４
１１２）では、イメージ処理たたみ込みと有限差分法の
アプリケーションの計算ニーズを、１つの対角線折り返
し（diagonal-fold ）プロセッサ・アレイがまかなっ
た。大規模並列アレイ・プロセッサの接続性をスケーリ
ングによって改良し、イメージ処理と有限差分法の要件
に対応する汎用処理ノード・アーキテクチャを与えなが
ら、ソートなど、より汎用性の高いアプリケーションに
対応する能力を拡大する方法の必要性は認識されてい
る。

【００１３】

【課題を解決するための手段】本発明者が改良を加えた
結果、新しいマシン機構が得られた。プロセッサの相互
結合系を折り返して簡易性と高速化を実現する方法を編
み出した。この方法では、複数のプロセッサ・ユニット
を結合して正方メッシュまたは六角メッシュと同等の機
構が得られると共に、従来の方法を採用した場合に必要
な配線の問題がなくなる。この等価性に加えて、ここで
述べる多重折り返し構造（multiplefolded structure）
は、プロセッサ間の接続性を改良し、アレイ構成を簡単
にスケーリングでき、従来の方法に必要なラップ・アラ
ウンド配線のすべてを再配置する必要がない。本発明の
配線では、直接的な相互接続とローカルな相互接続が可
能になり、スケーラビリティが得られる。

【００１４】その結果、プロセッサのクラスタがアレイ
構成で相互接続された、数千ものコンピュータ・プロセ
ッサ・ユニットを持つコンピュータ・システムの並列ア
レイ構造が得られる。このアレイ構造では、上記の複数
のコンピュータ・プロセッサ・ユニットが、大規模並列
コンピュータ・システム構成で機能し、マルチメディ
ア、微分方程式を解く有限差分法、ソートなどの汎用ア
プリケーションが実行される。本発明者は、その初期の
大規模並列アレイ・プロセッサの折り返しの概念を拡大
して、現在、メッシュ相互結合系の第１、第２、及び第
３の折り返しでクラスタ・プロセッサ・ユニットを結合
できるようにしている。

【００１５】本発明のシステムでは、プロセッサ要素
（ＰＥ）のアレイに、算術論理機能を備え、外部通信を
可能にする機能アレイが追加形成される。多重折り返し
ＰＥは、アレイ構造の一部であり、クラスタとして構成
され、処理要素が多重折り返しにより相互接続される。
複数の処理要素の各々は、ＰＥとその接点ＰＥとの接続
を可能にする。ＰＥ間にはコンピュータ・インタフェー
スが設けられ、配線を共有した対称型処理を可能にする
網構造が得られる。例えば、データを北の方向に送信す
るＰＥはすべて、接続された処理要素であり、共に南北
の配線を東西の配線と共有する。これにより性能に影響
を与えることなく複雑な配線を少なくすることができ
る。

【００１６】本発明のアレイ構成の相互接続は、算術機
能を持つプロセッサ・クラスタ・ユニットに結合される
手段を設けて、多重折り返しアレイ・プロセッサを形成
し、対称型デュアル処理要素のデータ要素の簡単な交換
によってマトリックス変換演算を１サイクルで実行させ
ることによって得られる。これにより、処理要素のアレ
イとの併用が可能になり、イメージ処理やマルチメディ
アのアプリケーション、微分方程式を解く有限差分法、
及びソートのための並列２Ｄたたみ込みメカニズムが得
られる。

【００１７】本発明の大規模並列コンピュータ・システ
ム用のプロセッサ・クラスタ・ユニットは、複数の実行
ユニット、データと命令を受信するブロードキャスト・
メモリ・インタフェース、及びプロセッサ・クラスタ・
ユニットと、同ユニットの並列アレイの他のプロセッサ
・クラスタ・ユニットとをつなぐ複数のプロセッサ間通
信インタフェース手段を備える。クラスタ・ユニットは
上記ブロードキャスト・メモリ・インタフェースに接続
された命令データ・バッファを備え、命令とデータを受
信する。命令データ・バッファには、制御命令を処理す
る命令レジスタが接続される。実行ユニットの各々に複
数のデータ記憶レジスタが設けられ、データは分配ユニ
ットによってこれに送られる。分配ユニットは命令レジ
スタによって制御され、データ・バッファと複数の実行
ユニットに接続される。ユニットを相互接続するため
に、複数の実行ユニットの上記データ記憶レジスタに共
通セレクタ・ユニットが接続され、データ記憶レジスタ
のデータが検索され、上記データが、選択された実行ユ
ニット及び上記複数のプロセッサ間通信インタフェース
に送られる。

【００１８】本発明ではまた、新しい計算機構が得られ
る（後述）。

【００１９】

【実施例】

１．概要本発明を実現するマシンは、大規模並列多重折り返しク
ラスタ・プロセッサ・メッシュ・アレイと呼ばれる。以
下これについて説明する。本発明は、大規模並列コンピ
ューティング・システムをマルチメディアのイメージ処
理や、ソートなど汎用性の高いアプリケーションに適し
たシステムにすることができる装置に関係する。ここで
述べるのは、大規模並列アレイ・プロセッサのアーキテ
クチャと関連コンピュータ・システム・アーキテクチャ
に対応し、バイトニック・ソートなどの汎用アプリケー
ションのための本発明の大規模並列多重折り返しクラス
タ・プロセッサ・メッシュ・アレイに採用できる、新し
いプロセッサ素子（ＰＥ）である。

【００２０】多重折り返しの概念を利用した好適なマシ
ン構成を２つ示す。１つは正方「東西南北」の最近接点
メッシュ・プロセッサ・アレイの能力をエミュレートし
拡大する構成、もう１つは六角６接点メッシュ・プロセ
ッサ・アレイの能力をエミュレートし拡大する構成であ
る。

【００２１】いずれの構成のＰＥも、ラップ・アラウン
ド結合構造で最近接点によって相互接続される。各ＰＥ
は新しい構造への正方または六角のメッシュのアルゴリ
ズムの送信をサポートする折り返しの前に、元の平方４
接点または六角６接点のアレイの参照記法で識別され
る。

【００２２】アレイの多重折り返しにより、ラップ・ア
ラウンド線がローカルＰＥ間の接続線になり、アレイの
スケーリングが簡素化されると共に、スケーリングされ
たアレイの接続性が改良される。プロセッサのクラスタ
内に接続線を追加することによって、アレイ全体の接続
性が改良される。この改良により、クラスタ内のプロセ
ッサに関しては、折り返し前の元のアレイ構成の同じプ
ロセッサ間に比べて通信距離が大幅に短縮される。

【００２３】本発明による正方４接点アレイ構成の記法
では、上記処理ユニットが各々、折り返し前に元のＮ×
Ｎマトリックスに関して２つの添字を用いる記法、ＰＥ
_{column 、row} （column（列）、row （行））によって識
別される。装置のプロセッサ・ユニットは、データ記憶
要素、実行ユニット、命令とデータを通信するためのブ
ロードキャスト・インタフェース、初期化をサポートす
るデータ記憶インタフェース、及びプロセッサ間インタ
フェースと呼ばれるラップ・アラウンド・インタフェー
スと通信手段を持つ最近接点を含む。

【００２４】以上が本発明の概要である。実施例の詳細
に進む前に、ビジュアル情報の処理が３つの異なる処理
領域すなわちイメージ処理、パターン認識、及びコンピ
ュータ・グラフィクスから成ると考えられることを繰返
しておく（Goveらによる上記文献を参照）。これら３つ
の領域を１つにまとめたものが、イメージ・コンピュー
ティングと呼ばれ、将来のマルチメディア・ワークステ
ーションに求められる能力を表わす。マルチメディアと
は、情報の理解可能性を高めて、人とコンピュータの対
話を改良するために、イメージ、グラフィクス、映像、
音声、テキストを介するなどにより、情報を２つ以上の
形で表わす方式をいう（Goveらによる上記文献を参照の
こと）。イメージ処理に用いられるアルゴリズムの１つ
に、たたみ込み（convolution）がある。これはイメー
ジ・ピクセルの各値を、まわりの定義された領域すなわ
ちピクセルのウィンドウ内のピクセルの加重和に置換え
るものである。これは処理システムにとっては大きな計
算負荷になる。そこで、システム・プロセッサからイメ
ージ処理タスクの負荷をなくし、イメージ・コンピュー
ティングに必要な適切なスループットを与える専用プロ
セッサが提案されている。イメージ・コンピューティン
グに用いられる専用プロセッサの１つが、最近接点メッ
シュ接続コンピュータ構成である（Batcherによる上記
文献、Uhrによる上記文献、及びCypherらによる上記文
献を参照）。

【００２５】本発明の大規模並列対角線折り返しメッシ
ュ・アレイ・プロセッサは、対角線折り返し三角メッシ
ュ・コンピュータで構成し、正方メッシュ・コンピュー
タと同じ機能を与えたが接続線は半数とした。対角線折
り返しメッシュ・アレイ・プロセッサは、ここでは、よ
り汎用性の高いプロセッサ・ノードを与え、処理ノード
間の接続性を改良しながらも、元の構造のイメージ処理
と有限差分の機能を提供するために変更が加えられる。
最初に多重折り返しメッシュ・プロセッサ構成を示し、
たたみ込みと有限差分の両方のアルゴリズムをサポート
するために大規模並列対角線折り返しメッシュ・アレイ
・ノードの能力を取入れた共通プロセッサ・ノード・ア
ーキテクチャの説明に進む。次にプロセッサ・アレイの
接続性を改良する方法に触れ、折り返しの概念を６接点
六角アレイ・プロセッサ構成に応用する例を示す。

【００２６】本発明に従い、本発明についてはビット直
列インタフェースと共に説明することにする。もちろん
他の手段や方法によっても効果的な並列インタフェース
を提供することは可能である。例えば、Howard Olnowic
h は1991年11月27日出願のＵＳＳＮ０７／７９９６０
２、"Multi-Media Serial Line Switching Adapterfor
Parallel Networks and Heterogenous and Homologous
Computer Systems"のなかで、マルチ・システム環境に
おいて、ビット直列通信と並列通信とのインタフェース
をとるためにあるプロトコルを使用する方法について述
べている。

【００２７】本発明のマシンは、P．M．KoggeによるＵ
ＳＳＮ０７／７９８７８８（1991年11月27日出
願）、"Dynamic Multi-mode Parallel Processor Array
Architecture" に述べられているように、適切な網接続
によりＭＩＭＤ、ＳＩＭＤ、ＳＩＳＭの各モード間の動
的スイッチングを可能にするシステムに採用することが
できる。本発明のＰＥは多数のノードから成る並列アレ
イ・プロセッサの一部を形成する。ノードはそれぞれ専
用のＰＥとメモリ、及び他のノードと外部通信するため
のポートを備える。

【００２８】２．最近接点メッシュ構成図１に最近接点メッシュ接続コンピュータを示す（Batc
herによる上記文献、Uhrによる上記文献、及びCypher
らによる上記文献を参照）。複数のプロセッサ要素（Ｐ
Ｅ）がそれぞれの東西南北の接点ＰＥに接続され、すべ
てのＰＥが同期した単一命令複数データ（ＳＩＭＤ）の
形で動作する。あるＰＥはその接点ＰＥのどれとも通信
ができるが、一度に１つの接点ＰＥとしか通信できない
とする。例えば、ＰＥはどれも１つの通信サイクルでそ
の東の接点ＰＥと通信できる。また、１つのブロードキ
ャスト通信期間に、データと命令が同時にすべてのＰＥ
に伝えられるとする。複雑な配線を最小限度にするため
に、ＰＥ間にはビット直列インタフェースを想定してい
る。

【００２９】図１で処理要素はＰＥ_ijとした。"ｉ"はマ
トリックスの列を、"ｊ"はマトリックスの行を示す。処
理要素ＰＥ_ijは各々、北（Ｎ）、東（Ｅ）、南（Ｓ）、
西（Ｗ）とした４つのインタフェース・ポートを含む。
図１はＭ×Ｍのメッシュ・アレイで、Ｍ＝８、すなわち
８×８のアレイであり、ＰＥはＭ² 個である。ラップ・
アラウンド接続すなわちトーラス構成のとき、各行はＭ
個の結合線を含み、行数がＭのとき、水平結合線はＭ²
個である。各列はＭ個の結合線をふくみ、列数がＭのと
き、垂直結合線はＭ² 個である。ラップ・アラウンド接
続を持つメッシュ接続コンピュータの線数の合計は２Ｍ
² （Ｋ）である。Ｋはプロセッサ間結合線の数に等し
く、ビット直列インタフェースの場合、Ｋは１に等し
い。

【００３０】３．多重折り返しメッシュ・アレイ・プロ
セッサ図１のメッシュ接続コンピュータ構成では、情報が送信
される時に用いられるＰＥ接続線は５０％だけである。
接続線が半数のメッシュ接続コンピュータと同じ機能と
性能が達成できるのが望ましい。これによりＭ² 個の線
が節約されると共に、これに対応するチップ面積も節約
されるからである。この能力を実現するのが対角線折り
返しコンピュータ構成である。ＰＥの対角線折り返し構
成を作るプロセスの最初のステップは、正方メッシュ接
続コンピュータを対角線要素、ＰＥ_ii（すなわちｉ＝
ｊ）に沿って折り返すことである。例えば図１の８×８
メッシュは、図２の対角線折り返しメッシュになる（Pe
chanekらによる上記文献参照）。図３乃至図４では対称
を成すＰＥ、ＰＥ_ijとＰＥ_jiを併記している。対称を成
すＰＥは送信ポートと受信ポートを共有する（図２）。
上のＰＥ、ＰＥ_ijのＷ、Ｓ、Ｎ、Ｅの各ポートは各々、
下のＰＥ、ＰＥ_jiのＮ、Ｅ、Ｗ、Ｓの各ポートと共有さ
れる。共有されたＩ／Ｏポートは、（ＰＥの方向を示す
ポートの符号）／（下のＰＥの方向を示すポートの符
号）のように示した。ＰＥ_ijは上のＰＥを、ＰＥ_jiは下
のＰＥを表わす。この上下のＰＥの記法はあくまで便宜
上のものである。

【００３１】正方メッシュ構造の対角線に沿った折り返
しにより、正方メッシュの上端が西の端に揃い、正方メ
ッシュの東の端が南の端に揃う。正方メッシュ・コンピ
ュータ構成の２Ｍ個のラップ・アラウンド接続線は、正
方アレイの南北の端と東西の端の間にあり、ラップ・ア
ラウンド接続線をＭ個しか要しない対角線折り返しメッ
シュ構成で共有することができる。対角線折り返しメッ
シュ・アレイ線の総数は、Pechanekらによる上記文献
で、正方メッシュ構成に必要な線のちょうど半数である
ことが実証された。

【００３２】図３乃至図４の三角メッシュは、もう一
度、ＰＥ（ＰＥ−１８、ＰＥ−８１）、（ＰＥ−２７、
ＰＥ−７２）、（ＰＥ−３６、ＰＥ−６３）、（ＰＥ−
４５、ＰＥ−５４）から成る対角線に沿って折り返せ
ば、図７乃至図８に示す三角アレイが得られる。

【００３３】図７乃至図８の三角メッシュは、（ＰＥ−
１４／ＰＥ−４１、ＰＥ−５８／ＰＥ−８５、ＰＥ−２
４／ＰＥ−４２、ＰＥ−５７／ＰＥ−７５、ＰＥ−３４
／ＰＥ−４３、ＰＥ−５６／ＰＥ−６５、ＰＥ−４４／
ＰＥ−５５）から成るグループ１と、（ＰＥ−１５／Ｐ
Ｅ−５１、ＰＥ−４８／ＰＥ−８４、ＰＥ−２５／ＰＥ
−５２、ＰＥ−４７／ＰＥ−７４、ＰＥ−３５／ＰＥ−
５３、ＰＥ−４６／ＰＥ−６４、ＰＥ−４５／ＰＥ−５
４）から成るグループ２の２つのプロセッサ・グループ
の間の仮想線に沿ってもう一度折り返すことで、図１１
乃至図１３に示す三角アレイが得られる。

【００３４】図１１乃至図１３を調べ、図１に示す正方
メッシュについてプロセッサの位置を比較すると、図１
１乃至図１３のプロセッサの第１列に正方メッシュの
Ｎ、Ｓ、Ｅ、Ｗの各端のプロセッサ、すなわち北端のＰ
Ｅ−１１、ＰＥ−２１、．．．、ＰＥ−８１、東端のＰ
Ｅ−８１、ＰＥ−８２、．．．、ＰＥ−８８、南端のＰ
Ｅ−１８、ＰＥ−２８、．．．、ＰＥ−８８、及び西端
のＰＥ−１１、ＰＥ−１２、．．．、ＰＥ−１８が含ま
れる。図１１乃至図１３の第３対角線折り返しメッシュ
の第２列は、正方メッシュのプロセッサの第２同心列す
なわち北の第２同心端ＰＥ−２２、ＰＥ−３
２、．．．、ＰＥ−７２、東の第２同心端ＰＥ−７２、
ＰＥ−７３、．．．、ＰＥ−７７、南の第２同心端ＰＥ
−２７、ＰＥ−３７、．．．、ＰＥ−７７、及び西の第
２同心端ＰＥ−２２、ＰＥ−２３、ＰＥ−２７を含む。
これは、対応する処理要素の同心列を含む第３対角線折
り返しメッシュの各列について同様である。また図１１
乃至図１３と図３乃至図４を比較すると、ラップ・アラ
ウンド線に伴う長い接続線は、プロセッサ・グループ内
でローカル接続線になることが分かる。

【００３５】４．プロセッサ・ノード・アーキテクチャＰＥの多重折り返しクラスタ・プロセッサ構成を作るプ
ロセスの最初のステップは、メッシュ接続コンピュータ
を対角線要素ＰＥ_ii（すなわちｉ＝ｊ）に沿って折り返
すことである。これで対称を成すＰＥ、ＰＥ_ijとＰＥ_ji
がまとめられる。対称を成すＰＥは送信ポートと受信ポ
ートを共有する。すなわちＰＥ_ijのＷ、Ｓ、Ｎ、Ｅの各
ポートはそれぞれＰＥ_jiのＮ、Ｅ、Ｗ、Ｓの各ポートと
共有される。対称を成すＰＥのＩ／Ｏポートのこの共有
は、イメージ処理タスクの互換とたたみ込みのための対
角線折り返し対称型ＰＥ"セル"構造として図４に詳しく
示した。たたみ込みの詳細と実施例については、Pechan
ekによる上記文献を参照されたい。図１４で内部対称型
ＰＥ"セル"は内部ＰＥの両方に共通なレジスタＷ_ab、２
つのピクセル・レジスタＰ_ij、Ｐ_ji、マトリックスＰま
たはその転置形Ｐ^Tを選択するセレクタ、２つの結果レ
ジスタＲ^_ij、Ｒ^_ji、及び２つの受信レジスタＲ_ij、Ｒ
_jiから成る。ＰＥはまた、ビット直列乗算器（"^*" で図
示）とビット直列加算器（"＋"で図示）を含む。対称型
デュアルＰＥ"セル"では４つのＩ／Ｏポートしか用いら
れず、ブロードキャスト・コマンドをデコードする１つ
の "コマンド制御" ロジックから制御される。"コマン
ド制御"ロジックはＩ／Ｏポートの方向だけでなく、Ｉ
／Ｏポートを送信レジスタと受信レジスタにリンクする
スイッチのセッティングも制御する。共有されたＩ／Ｏ
ポートは（ＰＥの方向を示すポートの符号）／（下のＰ
Ｅの方向を示すポートの符号）の形で示した。ＰＥ_ijは
上のＰＥを、ＰＥ_jiは下のＰＥを表わす。上下のＰＥの
記法はあくまで便宜上のものである。

【００３６】図１５、図１８は、４つの送信モードをサ
ポートする内部スイッチのセッティングを示す。図１５
では"コマンド制御"により、スイッチとトランスミッタ
／レシーバが転送を北（Ｎ）に、受信を南（Ｓ）から行
なうようにセットされている。上下両方のＰＥが北へ送
信しながら南から情報を受信する。これは、図１５の矢
印で、また上ＰＥ_ijの送信については記法"Ｎ／＿"、下
ＰＥ_jiの送信については"＿／Ｎ"で示した。受信された
情報は図１５の矢印と、上ＰＥ_ijの受信ポートについて
は記法"Ｓ／＿"、下ＰＥ_jiの受信ポートについては"＿
／Ｓ"で示した。対称型ＰＥ"セル"の４つのＩ／Ｏポー
トについてこの記法を用いることで、図２、図５、図９
（ＰＥ_ijが上ＰＥ、ＰＥ_jiが下ＰＥ）に示すように、対
称型ＰＥについて符号を簡素化することができる。

【００３７】図１４に示すように、デュアル・プロセッ
サの内部スイッチは８つの接続点Ａ、Ｂ、Ｃ、Ｄ、Ｗ、
Ｘ、Ｙ、Ｚから成る。構成は次のとおりである。・点Ａは、プロセッサ間インタフェースからデータを受
信するプロセッサＰ_ijのレジスタＲ_ijに接続される。・点Ｂは、データをプロセッサ間インタフェースに送る
プロセッサＰ_ijのレジスタＲ^_ijに接続される。・点Ｃは、データをプロセッサ間インタフェースに送る
プロセッサＰ_jiのレジスタＲ^_jiに接続される。・点Ｄは、プロセッサ間インタフェースからデータを受
信するプロセッサＰ_jiのレジスタＲ_jiに接続される。・点Ｗは、ＰＥ_ijの西とＰＥ_jiの北の接点ＰＥ間でデー
タを送受信するメカニズムに接続される。・点Ｘは、ＰＥ_ijの南とＰＥ_jiの東の接点ＰＥ間でデー
タを送受信するメカニズムに接続される。・点Ｙは、ＰＥ_ijの北とＰＥ_jiの西の接点ＰＥ間でデー
タを送受信するメカニズムに接続される。・点Ｚは、ＰＥ_ijの東とＰＥ_jiの南の接点ＰＥ間でデー
タを送受信するメカニズムに接続される。

【００３８】デュアル・プロセッサ・スイッチは、点
Ａ、Ｂ、Ｃ、Ｄと点Ｗ、Ｘ、Ｙ、Ｚの間に、スイッチの
状態に応じて接続パスと無接続パスを与える。あるスイ
ッチ状態では、点ＡとＷ、ＢとＺ、ＣとＸ、ＤとＹの間
に「東送信、西受信」のパスが与えられる。第２のスイ
ッチ状態では点ＡとＸ、ＢとＹ、ＣとＷ、ＤとＺの間に
「北送信、南受信」のパスが与えられる。第３スイッチ
状態では、ＡとＹ、ＢとＸ、ＣとＺ、ＤとＷの間に「南
送信、北受信」のパスが、第４スイッチ状態では、Ａと
Ｚ、ＢとＷ、ＣとＹ、ＤとＸの間に「西送信、東受信」
のパスが与えられる。送受信メカニズムは、４つの双方
向ドライバ／レシーバ・メカニズムから成り、各々、あ
る状態に応答して信号をＰＥから、接続された受信側Ｐ
Ｅへ駆動し、別の状態に応答してＰＥへの信号を、接続
された送信側ＰＥから受信し、４つの双方向ドライバ／
レシーバ・メカニズムのうち、「東送信、西受信」、
「北送信、南受信」、「南送信、北受信」、「西送信、
東受信」の４つの事例について２つのメカニズムだけが
データを同時に送信し、２つだけがデータを同時に受信
するようにする制御機構が与えられる。

【００３９】対角線ＰＥ（図１９）は、西／北ポートと
南／東ポートを共有し、対角線ＰＥ"セル"当たり２つの
ポートしか要しない。図２０乃至図２３は、４つの送信
モードをサポートする内部スイッチのセッティングを示
す。対角線プロセッサの内部スイッチ・メカニズムは、
４つの接続点Ａ、Ｂ、Ｘ、Ｙから成り、点Ａは受信デー
タ・レジスタＲ_iiに、点Ｂはデータをプロセッサ間イン
タフェースに与えるレジスタＲ^_ii に、点Ｘは対角線Ｐ
Ｅの西と北（Ｗ／Ｎ）の接点ＰＥとの間でデータを送受
信するメカニズムに、点Ｙは対角線ＰＥの南と東（Ｓ／
Ｅ）の接点ＰＥの間でデータを送受信するメカニズムに
それぞれ接続される。この対角線スイッチは、点Ａ、
Ｂ、及び点Ｘ、Ｙの間にスイッチ状態に応じて接続パス
と無接続パスを与える。あるスイッチ状態では、点Ａと
Ｘの間と点ＢとＹの間に、２つの送受信事例すなわち
「点Ｙ経由の南送信、点Ｘ経由の北受信」と「点Ｙ経由
の東送信、点Ｘ経由の西受信」の接続パスが与えられ
る。第２のスイッチ状態では、点ＡとＹの間と点ＢとＸ
の間に、２つの送受信事例すなわち点Ｘ経由の北送信、
点Ｙ経由の南受信と、点Ｘ経由の西送信、点Ｙ経由の東
受信の接続パスが与えられる。送受信メカニズムは、２
つの双方向ドライバ／レシーバ・メカニズムから成り、
各々、ある状態に応答して信号をＰＥから、接続された
受信側ＰＥに駆動し、別の状態に応答してＰＥへの信号
を接続された送信側ＰＥから受信し、双方向ドライバ／
レシーバ・メカニズムが両方同時にデータを駆動または
両方同時にデータを受信しないように制御機構が与えら
れる。

【００４０】有限差分法と、その対角線折り返しメッシ
ュ・アレイ・プロセッサでの実現については、Pechanek
らによる上記文献を参照されたい。有限差分法について
は、ＰＥ内部構造（図１４）が図２４のように変更され
る。対角線ＰＥも図１９に示した形式から、デュアルＰ
Ｅ構造と同様に変更される。対角線ＰＥは１つの実行ユ
ニットと、１つのＰＥに適したレジスタを含み、その構
造は図２４から類推される。この新しいＰＥ内部構造に
も同じ送受信Ｉ／Ｏポートと制御機構が用いられるが、
計算機能には変更が加えられる。図２５、図２８に東西
南北の送信モードのスイッチとＩ／Ｏポートの構成を示
す。このイメージ処理たたみ込み例ではスイッチと送受
信Ｉ／Ｏポートは同じである。

【００４１】次に、図２９、図３０に示したたたみ込み
と有限差分法の両方の処理構造の計算能力を取入れた一
般処理構造について述べる。各プロセッサ要素には最少
４つのレジスタが必要であり、技術や用途の拡大に応じ
て拡張レジスタが定義される。図２９、図３０に示した
一般処理要素構造には、図１５乃至図１８と、図２５乃
至図２８の標準スイッチ・インタフェースが用いられ
る。図２９、図３０の実行ユニット（ＸＵ）は、３つの
レジスタ・オペランド入力を用いて、必要な算術論理機
能を与える。ブロードキャスト・インタフェースには命
令／データ・バッファが与えられ、レジスタには独立し
た初期化パスが与えられる。初期化パスは外部データ・
メモリ・インタフェースなどであり、処理要素のデータ
記憶能力を更に拡大するものである。同様に、外部命令
メモリにはブロードキャストや外部メモリ命令を処理す
る優先プロトコルを加えることができる。この対称型Ｐ
Ｅは２つの処理要素を含み、対角線ＰＥは１つの処理要
素を含む。図２９、図３０で送受信Ｉ／Ｏポートは次の
参照記法を用いる。

【００４２】（上ＰＥｉ、ｊの方向）／（下ＰＥｊ、ｉ
の方向）−ｉ、ｊ

【００４３】終わりの"−ｉ、ｊ"は、以下に述べるよう
にＰＥのクラスタ内のＰＥを識別するうえで重要であ
る。

【００４４】対称型ＰＥと対角線ＰＥは、構造を更に２
回折り返すことによってまとめられる。３回の折り返し
ではグループ内のプロセッサが８個になり、各々、ｉ、
ｊの初期値が与えられていれば以下のように求めること
ができる。・ＰＥ_ij ・ＰＥ_ji ・ＰＥ_j、M-i+1 ・ＰＥ_M-i+1、j ・ＰＥ_i、M-j+1 ・ＰＥ_M-j+1、i ・ＰＥ_{M-j+1、M-i+1} ・ＰＥ_{M-i+1、M-j+1}

【００４５】あるＭの値について数の組合わせが２つ可
能なことから、８個のプロセッサのクラスタについて"
ｉ、ｊ"を選択する範囲は、１≦ｉ≦Ｍ／２、１≦ｊ≦
Ｍ／２、ｉ≠ｊ、及びｉｊ≠ｊｉによって制限される。
Ｍ＝８のとき、８個のプロセッサのグループについてｉ
とｊの有効な組合わせは次のとおりである。・１、２・１、３・１、４・２、３・２、４・３、４

【００４６】図１１乃至図１３と比較するとｉ＝１、ｊ
＝２のとき、８個のプロセッサのグループは次のとおり
である。・ＰＥ_1、2 ・ＰＥ_2、1 ・ＰＥ_2、8 ・ＰＥ_8、2 ・ＰＥ_1、7 ・ＰＥ_7、1 ・ＰＥ_7、8 ・ＰＥ_8、7

【００４７】３回の折り返しの後、対角線グループの４
つのプロセッサは次の関係を保つ。すなわち１≦ｉ≦Ｍ
／２のとき４つのプロセッサは次のとおりである。・ＰＥ_ii ・ＰＥ_i、M-i+1 ・ＰＥ_M-i+i、j ・ＰＥ_{M-i+i、M-i+i}

【００４８】図１１乃至図１３と比較するとｉ＝３のと
き、４つのプロセッサの対角線グループは次のとおりで
ある。・ＰＥ_3、3 ・ＰＥ_3、6 ・ＰＥ_6、3 ・ＰＥ_6、6

【００４９】８個のＰＥのグループは図３１のように表
わされ、４個のＰＥの対角線グループは図３２のように
表わされる。図３１で、アスタリスクをつけたＰＥによ
って参照される対称型ＰＥは次のポートを使用する。・ＰＥ_i、j／ＰＥ_j、iは、ポート（Ｎ／Ｗ）−ｉ、ｊ、
（Ｅ／Ｓ）−ｉ、ｊ、（Ｗ／Ｎ）−ｉ、ｊ、及び（Ｓ／
Ｅ）−ｉ、ｊを使用する。・ＰＥ_i、M-j+1／ＰＥ_M-j+1、iは、ポート（Ｎ／Ｗ）−
ｉ、Ｍ−ｊ＋１、（Ｅ／Ｓ）−ｉ、Ｍ−ｊ＋１、（Ｗ／
Ｎ）−ｉ、Ｍ−ｊ＋１、及び（Ｓ／Ｅ）−ｉ、Ｍ−ｊ＋
１を使用する。・ＰＥ_i、M-i+1／ＰＥ_M-i+1、jは、ポート（Ｎ／Ｗ）−
ｊ、Ｍ−ｉ＋１、（Ｅ／Ｓ）−ｊ、Ｍ−ｉ＋１、（Ｗ／
Ｎ）−ｊ、Ｍ−ｉ＋１、及び（Ｓ／Ｅ）−ｊ、Ｍ−ｉ＋
１を使用する。・ＰＥ_{M-j+1、M-i+1}／ＰＥ_{M-i+1、M-j+1}は、ポート（Ｎ／
Ｗ）−Ｍ−ｊ＋１、Ｍ−ｉ＋１、（Ｅ／Ｓ）−Ｍ−ｊ＋
１、Ｍ−ｉ＋１、（Ｗ／Ｎ）−Ｍ−ｊ＋１、Ｍ−ｉ＋
１、及び（Ｓ／Ｅ）−Ｍ−ｊ＋１、Ｍ−ｉ＋１を使用す
る。

【００５０】上述のように、対角線ＰＥは西／北ポート
と南／東ポートを共有し、対角線ＰＥ"セル"当たり２つ
のポートしか要しない。図３２でＰＥ_iiは、ポート（Ｗ
／Ｎ）−ｉ、ｉと（Ｓ／Ｅ）−ｉ、ｉを、ＰＥ
_{M-i+1、M-i+1} はポート（Ｗ／Ｎ）−Ｍ−ｉ＋１、Ｍ−ｉ
＋１と、（Ｓ／Ｅ）−Ｍ−ｉ＋１、Ｍ−ｉ＋１をアスタ
リスクで示した対称型ＰＥのＰＥ_i、M-i+1 は、４つのポ
ート（Ｎ／Ｗ）−ｉ、Ｍ−ｉ＋１、（Ｅ／Ｓ）−ｉ、Ｍ
−ｉ＋１、（Ｗ／Ｎ）−ｉ、Ｍ−ｉ＋１、及び（Ｓ／
Ｅ）−ｉ、Ｍ−ｉ＋１を使用する。図１１乃至図１３に
示した８×８の第３折り返しクラスタ・プロセッサ・メ
ッシュ・アレイは、図３１、図３２に示した記法とクラ
スタ・プロセッサの符号を用いて図３３乃至図３５のよ
うに書き直される。図３３乃至図３５から分かるように
多重折り返しの場合でも、プロセッサのクラスタ間の配
線は極めて規則的であり、トーラス型のラップ・アラウ
ンド配線を実現するのに必要な長い線はなく、プロセッ
サ・クラスタ内のローカル配線だけである。

【００５１】５．接続性の向上接続性は３回折り返し構造で、折り返しによりまとめら
れたプロセッサ間の配線を増やすことによって高めるこ
とができる。これらの線は、折り返し構造ではプロセッ
サのグループに対してローカルであり、正方メッシュで
は、同等の配線を行なおうとする場合には距離が長くな
り、線の交点が多くなることにより、容易には追加され
ない。図３８乃至図４０に接続性を高めた多重折り返し
クラスタ・プロセッサ・メッシュ・アレイを示す。これ
は接続線を追加した図１１乃至図１３と同じである。
（追加した線は元の線と区別するために"−＋−＋−"で
示した。）クラスタ・プロセッサの接続性の向上によっ
て得られる論理的な相互結合性に対応するために必要な
配線の複雑さが分かるように、正方メッシュ・アレイ・
プロセッサに追加する必要のあるプロセッサの１クラス
タの追加線の例を図４１に示した。図４１の場合、追加
された線は図３８乃至図４０にのみ示した単一クラスタ
・プロセッサ（ＰＥ−１、２、ＰＥ−２、１、ＰＥ−
２、８、ＰＥ−８、２、ＰＥ−１、７、ＰＥ−７、１、
ＰＥ−７、８、及びＰＥ−８、７）に論理的な相互結合
性を与える。

【００５２】８個のプロセッサのグループのそれぞれを
接続する追加線を導入する方法は数多くある。１つは、
プロセッサ・グループのＩ／Ｏポートを追加することで
ある。その場合、４個の対角線ＰＥのグループ当たり６
つ、８個の対称型ＰＥのグループ当たり１２個である。
図２９、図３０のＰＥ構造は、図５３、図３４、図４４
に示すようにＩ／Ｏポートを追加するために変更され
る。

【００５３】規約により、また図３８乃至図４０に示し
た追加線の接続、図４２、図３４、図１６に示した追加
Ｉ／Ｏポート、ＰＴ１、ＰＴ２、ＰＴ３をもとにすれ
ば、ＰＥ間の "水平" 追加線はＰＴ１ポート、ＰＥ間
の"垂直"追加線はＰＴ２ポート、そしてＰＥ間の"対角
線"追加線はＰＴ３ポートである。水平ＰＴ１、垂直Ｐ
Ｔ２、及び対角線ＰＴ３の各ポートの配線は、図３８乃
至図４０に示した追加線に関係する。図３１、図３２の
クラスタ符号は、追加Ｉ／Ｏポートを導入するために変
更を加え、図４５、図４６のように書き直している。プ
ロセッサ間のメッセージはすべて、メッセージの宛先Ｐ
Ｅを示すタグがついているとする。クラスタ・プロセッ
サの符号を用いた８×８の第３折り返しクラスタ・プロ
セッサ・メッシュ・アレイ（図３３乃至図３５）は、接
続性拡張記法とクラスタ・プロセッサの符号を用いて書
き直し（図４７乃至図４８）、追加Ｉ／Ｏポートは図４
５、図４６に示した。図４７乃至図４８から分かるよう
に、配線とＩ／Ｏポートを追加しても、プロセッサのク
ラスタ間の配線は極めて規則的である。

【００５４】もう１つ、クラスタ内のプロセッサ間に相
互結合性を与える方法は、クラスタ内のプロセッサを拡
張分配／選択メカニズムで組合わせることである。これ
によりローカル・クラスタ通信がこの組合わせ構造内に
とどまり、そのためにＩ／Ｏポートを追加する必要がな
い。実施例として複数の実行ユニットを示しているが、
実行ユニットが２つの場合、Ｉ／Ｏポートは、組合わさ
れたプロセッサ・クラスタ・ユニットにその機能が導入
された時に無くし得ることも示している。

【００５５】多重折り返しを用いた相互結合の利点は、
プロセッサのパッケージ化も任意になるということであ
る。装置はチップ上に独立したプロセッサ・ユニットと
共に複数のプロセッサ・ユニットをも使用でき、本発明
の相互結合によりいずれのタイプのユニットも接続する
ことができる。

【００５６】６．多重折り返しクラスタ・プロセッサ・
メッシュ・アレイＺ×Ｚメッシュのアレイ、例えば図１の８×８メッシュ
は、元のメッシュに同心のプロセッサ・リング（図５０
のアスタリスクで囲んだＰＥ）を追加し、それに応じて
ラップ・アラウンド線を拡張することによって、（Ｚ＋
２）×（Ｚ＋２）アレイ、例えば図５０の１０×１０メ
ッシュに拡大することができる。この多重折り返しメッ
シュ・アレイ・プロセッサでは、同じ拡大が、新しい処
理要素列を追加して、Ｚ×Ｚのローカル・ラップ・アラ
ウンド線を断ち（８×８アレイの例は図３３乃至図３５
に示した）、前のラップ・アラウンド線ポートを、追加
された列のＰＥの対応するＩ／Ｏポートに接続すること
によって得られる。新たに追加されたＰＥ列は、新しい
メッシュ・アレイのラップ・アラウンド配線が（Ｚ＋
２）×（Ｚ＋２）になる。いずれの場合もＰＥは番号が
振り直される。図５１乃至図５２に、図３３乃至図３
５、図４７乃至図４８の８×８構成から拡大した１０×
１０の多重折り返しクラスタ・プロセッサ・メッシュ・
アレイを示す。図５１乃至図５２では、変更された８×
８ラップ・アラウンド配線と１０×１０ラップ・アラウ
ンド配線しか示していない。４、８個のプロセッサ・ク
ラスタ内の接続性を高める配線は、クラスタの内側とし
ており、図示していない。

【００５７】７．接続性を高めた多重折り返し六角プロ
セッサ・アレイここでは、前節で展開した折り返しの概念を６接点六角
プロセッサ・アレイ（図５３）に応用する。図５３のプ
ロセッサ・ノードは、外側の同心プロセッサ・リングの
ノードをＡｘｘ、次の同心プロセッサ・リングをＢｘ
ｘ、中央のプロセッサ・ノードをＥ０１などと示す。

【００５８】図５３の六角プロセッサ・アレイは、ノー
ドＡ０１、Ｂ０１、Ｃ０１、Ｄ０１、Ｅ０１、Ｄ０４、
Ｃ０７、Ｂ１０、及びＡ１３から成る対角線に沿って折
り返され、図５４に示したプロセッサ構成になる。図５
４で、折り返しにより重なったプロセッサ・ノードは、
Ａ０２／Ａ２４、Ｂ０２／Ｂ１８のように、デュアル・
プロセッサ・ノードとして組合わせられる。図示の結合
線は図３乃至図４の対角線折り返しメッシュと同様に、
組合わせるかどうかを用途に応じて選択できる。

【００５９】図５４の折り返された六角アレイは次に、
２つの対角線に沿って折り返され、独立した折り返し操
作は２回になる。第１折り返しは、対角線Ａ０５／Ａ２
１、Ｂ０４／Ｂ１６、Ｃ０３／Ｃ１１、Ｄ０２／Ｄ０
６、及びＥ０１に沿い、第２折り返しは、対角線Ａ０９
／Ａ１７、Ｂ０７／Ｂ１３、Ｃ０５／Ｃ０９、Ｄ０３／
Ｄ０５、及びＥ０１に沿っている。いずれの折り返しも
内向きでプロセッサ・ノードが、上記対角線が境界を成
す三角アレイに折り重なる。得られる構成を図５５に示
す。これは処理要素のクラスタから成り、クラスタ・ノ
ードの３つの処理要素が２つの端部で用いられ、クラス
タ・ノードの６つの処理要素がアレイの他の部分を成
す。例えばＡ０５／Ａ１３／Ａ２１、Ｂ０４／Ｂ１０／
Ｂ１６、Ｃ０３／Ｃ０７／Ｃ１１、Ｄ０２／Ｄ０４／Ｄ
０６、Ｄ０１／Ｄ０３／Ｄ０５、Ｃ０１／Ｃ０５／Ｃ０
９、Ｂ０１／Ｂ０７／Ｂ１３、及びＡ０１／Ａ０９／Ａ
１７は、８個の３クラスタ・ノードを成す。単独の処理
要素Ｅ０１は最後の処理要素になる。

【００６０】３つまたは６つのクラスタ・プロセッサ・
グループ内で、図３８乃至図４０と同様の方法でローカ
ル接続線が追加される。以前に拡張Ｉ／Ｏポートなどの
相互結合法と同様の方式を用いた場合は、接続性の改良
により通信距離が短縮されるが、これは典型的な６接点
六角プロセッサ・アレイ（図５３）で容易に達成するこ
とができる。ローカル・クラスタ線による論理的な接続
性の向上の一例を、６プロセッサのクラスタ・ノードＢ
０２／Ｂ０６／Ｂ０８／Ｂ１２／Ｂ１４／Ｂ１８を標準
６接点六角プロセッサ・アレイにマップした場合につい
て図５６に示す。

【００６１】多重折り返し六角プロセッサ・アレイは、
多重折り返し正方メッシュ・アレイ・プロセッサをスケ
ーリングする場合と同様の方法でスケーリングすること
ができる。元の六角プロセッサ・アレイを取囲む同心プ
ロセッサ・リングを多重折り返し六角アレイに追加する
には、プロセッサの端部を拡張して三角プロセッサ・ア
レイ（図５３など）に追加すればよい。同心プロセッサ
・リングを１つ追加するには、プロセッサの１行または
１列（見る方向による）を、両側で３プロセッサのクラ
スタが境界を成す複数の６プロセッサ・クラスタから成
る三角形の端部に追加する必要がある。例えば図５５で
は、同心プロセッサ・リングの追加は、両側で３プロセ
ッサのクラスタが境界を成す６プロセッサの４クラスタ
から成るクラスタ要素の線形アレイ（合計３０個のプロ
セッサ要素）を追加することになる。この新しい線形ア
レイは、既存のプロセッサ端、Ａ０５／Ａ１３／Ａ２
１、Ａ０４／Ａ０６／Ａ１２／Ａ１４／Ａ２０／Ａ２
２、Ａ０３／Ａ０７／Ａ１１／Ａ１５／Ａ１９／Ａ２
３、Ａ０２／Ａ０８／Ａ１０／Ａ１６／Ａ１８／Ａ２
４、及びＡ０１／Ａ０９／Ａ１７、と相互接続される。

【００６２】８．接続性を改良した多重折り返しクラス
タ・プロセッサ・アレイのバイトニック・ソートここでは、バイトニック・ソートに多重折り返しクラス
タ・プロセッサ・メッシュ・アレイを用いた例について
述べる（Knuthによる"The Art of ComputerProgramming
Volume 3 / Sorting and Searching、" Phillippine
s：Addison-Wesley Publishing Company、Inc．、cha
p．5．3．4、pp．232-233、1973を参照）。図５７乃至
図６０、図６１乃至図６４にKnuth （1973）による記法
を用いた６ステージ・バイトニック・ソータを示す。図
の線分は処理要素間の転送、比較、戻りの操作を示す。
点（ドット）は開始側ＰＥ、矢印は比較操作が行なわれ
る宛先ＰＥを示す。比較された２つの値のうち小さい値
は開始側ＰＥに返される。図６５乃至図６６はソート前
の初期整数データ・セットがＰＥにロードされた８×８
メッシュを示す。図６７乃至図６９は多重折り返しクラ
スタ・プロセッサ・メッシュ・アレイにロードされた同
じ初期データ・セットを示す。図７０乃至図７１は図５
７乃至図６０について、バイトニック・ソートの第５ス
テージ第５パートを、図７３乃至図７５はバイトニック
・ソートの第６ステージ第１パートを示す。第６ステー
ジ第１パートでは、数が標準メッシュ内の３つのＰＥを
経由して宛先に届かなければならず、データの戻りにま
た最高３つまでのＰＥ交点が伴い、転送操作は比較ごと
に合計６回になる。多重折り返しクラスタ・プロセッサ
・メッシュ・アレイでは、これと同じ第６ステージ第１
パートの転送シーケンスが、宛先への転送１回と戻りの
転送１回で実現される。

【００６３】

【発明の効果】【図面の簡単な説明】

【図１】たたみ込みイメージ処理の８×８メッシュの図
である。

【図２】新しいＰＥ符号で書き直した８×８対角線折り
返しメッシュの図である。

【図３】新しいＰＥ符号で書き直した８×８対角線折り
返しメッシュの図である。

【図４】新しいＰＥ符号で書き直した８×８対角線折り
返しメッシュの図である。

【図５】実施例に従った８×８の第２対角線折り返しメ
ッシュ・アレイの図である。

【図６】実施例に従った８×８の第２対角線折り返しメ
ッシュ・アレイの図である。

【図７】実施例に従った８×８の第２対角線折り返しメ
ッシュ・アレイの図である。

【図８】実施例に従った８×８の第２対角線折り返しメ
ッシュ・アレイの図である。

【図９】実施例に従った８×８の第３折り返しクラスタ
・プロセッサ・メッシュ・アレイの図である。

【図１０】実施例に従った８×８の第３折り返しクラス
タ・プロセッサ・メッシュ・アレイの図である。

【図１１】実施例に従った８×８の第３折り返しクラス
タ・プロセッサ・メッシュ・アレイの図である。

【図１２】実施例に従った８×８の第３折り返しクラス
タ・プロセッサ・メッシュ・アレイの図である。

【図１３】実施例に従った８×８の第３折り返しクラス
タ・プロセッサ・メッシュ・アレイの図である。

【図１４】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図１５】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図１６】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図１７】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図１８】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図１９】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図２０】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図２１】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図２２】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図２３】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図２４】有限差分法をサポートする対角線折り返し対
称型ＰＥ"セル"構造の図である。

【図２５】有限差分法をサポートする対角線折り返し対
称型ＰＥ"セル"構造の図である。

【図２６】有限差分法をサポートする対角線折り返し対
称型ＰＥ"セル"構造の図である。

【図２７】有限差分法をサポートする対角線折り返し対
称型ＰＥ"セル"構造の図である。

【図２８】有限差分法をサポートする対角線折り返し対
称型ＰＥ"セル"構造の図である。

【図２９】実施例として、たたみ込みと有限差分法を組
合わせたＰＥ"セル"構造の図である。

【図３０】実施例として、たたみ込みと有限差分法を組
合わせたＰＥ"セル"構造の図である。

【図３１】クラスタ・プロセッサ・グループの符号を示
す図である。

【図３２】クラスタ・プロセッサ・グループの符号を示
す図である。

【図３３】クラスタ・プロセッサの符号を用いた８×８
の第３折り返しクラスタ・プロセッサ・メッシュ・アレ
イの図である。

【図３４】クラスタ・プロセッサの符号を用いた８×８
の第３折り返しクラスタ・プロセッサ・メッシュ・アレ
イの図である。

【図３５】クラスタ・プロセッサの符号を用いた８×８
の第３折り返しクラスタ・プロセッサ・メッシュ・アレ
イの図である。

【図３６】実施例として、接続性を改良した８×８の第
３折り返しクラスタ・プロセッサ・メッシュ・アレイの
図である。

【図３７】実施例として、接続性を改良した８×８の第
３折り返しクラスタ・プロセッサ・メッシュ・アレイの
図である。

【図３８】実施例として、接続性を改良した８×８の第
３折り返しクラスタ・プロセッサ・メッシュ・アレイの
図である。

【図３９】実施例として、接続性を改良した８×８の第
３折り返しクラスタ・プロセッサ・メッシュ・アレイの
図である。

【図４０】実施例として、接続性を改良した８×８の第
３折り返しクラスタ・プロセッサ・メッシュ・アレイの
図である。

【図４１】１つのクラスタ・プロセッサ・グループに配
線を追加した８×８メッシュの図である。

【図４２】改良された接続性をサポートするポートを追
加した４プロセッサの対角線クラスタＰＥの図である。

【図４３】改良された接続性をサポートするポートを追
加した４プロセッサの対角線クラスタＰＥの図である。

【図４４】改良された接続性をサポートするポートを追
加した８プロセッサのクラスタＰＥの図である。

【図４５】接続性を改良したプロセッサ・グループの符
号を示す図である。

【図４６】接続性を改良したプロセッサ・グループの符
号を示す図である。

【図４７】クラスタ内に配線を追加し接続性を改良した
８×８の第３折り返しクラスタ・プロセッサ・メッシュ
・アレイの図である。

【図４８】クラスタ内に配線を追加し接続性を改良した
８×８の第３折り返しクラスタ・プロセッサ・メッシュ
・アレイの図である。

【図４９】クラスタ内に配線を追加し接続性を改良した
８×８の第３折り返しクラスタ・プロセッサ・メッシュ
・アレイの図である。

【図５０】"新規"ＰＥの同心リングを追加することによ
って８×８メッシュを拡大した１０×１０メッシュの図
である。

【図５１】８×８の多重折り返しメッシュをスケーリン
グした１０×１０の多重折り返しメッシュの図である。

【図５２】８×８の多重折り返しメッシュをスケーリン
グした１０×１０の多重折り返しメッシュの図である。

【図５３】六角６プロセッサ接点アレイの図である。

【図５４】第１折り返し六角６プロセッサ接点アレイの
図である。

【図５５】第３折り返し六角６プロセッサ接点アレイの
図である。

【図５６】ノードＢ０２／Ｂ０６／Ｂ０８／Ｂ１２／Ｂ
１４／Ｂ１８に配線を追加した六角アレイの図である。

【図５７】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図５８】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図５９】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図６０】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図６１】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図６２】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図６３】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図６４】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図６５】バイトニック・ソートのための８×８メッシ
ュの初期データ・ロードを示す図である。

【図６６】バイトニック・ソートのための８×８メッシ
ュの初期データ・ロードを示す図である。

【図６７】バイトニック・ソートのために初期データ・
ロードの接続性を改良した第３折り返しクラスタ・プロ
セッサ・メッシュ・アレイの図である。

【図６８】バイトニック・ソートのために初期データ・
ロードの接続性を改良した第３折り返しクラスタ・プロ
セッサ・メッシュ・アレイの図である。

【図６９】バイトニック・ソートのために初期データ・
ロードの接続性を改良した第３折り返しクラスタ・プロ
セッサ・メッシュ・アレイの図である。

【図７０】バイトニック・ソートのステージ５パート５
の接続性を改良した第３折り返しクラスタ・プロセッサ
・メッシュ・アレイの図である。

【図７１】バイトニック・ソートのステージ５パート５
の接続性を改良した第３折り返しクラスタ・プロセッサ
・メッシュ・アレイの図である。

【図７２】バイトニック・ソートのステージ５パート５
の接続性を改良した第３折り返しクラスタ・プロセッサ
・メッシュ・アレイの図である。

【図７３】バイトニック・ソートのステージ６パート１
の接続性を改良した第３折り返しクラスタ・プロセッサ
・メッシュ・アレイの図である。

【図７４】バイトニック・ソートのステージ６パート１
の接続性を改良した第３折り返しクラスタ・プロセッサ
・メッシュ・アレイの図である。

【図７５】バイトニック・ソートのステージ６パート１
の接続性を改良した第３折り返しクラスタ・プロセッサ
・メッシュ・アレイの図である。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１月６日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図５】

【図８】

【図９】

【図１５】

【図１６】

【図１９】

【図２０】

【図２１】

【図２２】

【図４】

【図１４】

【図１７】

【図２４】

【図２５】

【図２６】

【図２７】

【図６】

【図３５】

【図３６】

【図７】

【図３１】

【図１０】

【図１８】

【図１１】

【図１３】

【図１２】

【図３０】

【図２３】

【図２８】

【図２９】

【図３２】

【図４４】

【図３３】

【図３４】

【図４５】

【図３７】

【図５６】

【図３８】

【図３９】

【図４０】

【図４１】

【図５７】

【図４２】

【図５４】

【図４３】

【図５８】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５９】

【図５２】

【図５３】

【図５５】

【図６３】

【図６０】

【図６１】

【図６２】

【図６４】

【図６５】

【図６６】

【図６７】

【図６８】

【図６９】

【図７０】

【図７１】

【図７２】

【図７３】

【図７４】

【手続補正書】

【提出日】平成８年１月１０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図８】実施例に従った８×８の第３折り返しクラスタ
・プロセッサ・メッシュ・アレイの図である。

【図１３】互換とたたみ込みをサポートする対角線折り
返し対称型ＰＥ"セル"構造の図である。

【図２３】有限差分法をサポートする対角線折り返し対
称型ＰＥ"セル"構造の図である。

【図２８】実施例として、たたみ込みと有限差分法を組
合わせたＰＥ"セル"構造の図である。

【図３０】クラスタ・プロセッサ・グループの符号を示
す図である。

【図３２】クラスタ・プロセッサの符号を用いた８×８
の第３折り返しクラスタ・プロセッサ・メッシュ・アレ
イの図である。

【図３５】実施例として、接続性を改良した８×８の第
３折り返しクラスタ・プロセッサ・メッシュ・アレイの
図である。

【図４０】１つのクラスタ・プロセッサ・グループに配
線を追加した８×８メッシュの図である。

【図４１】改良された接続性をサポートするポートを追
加した４プロセッサの対角線クラスタＰＥの図である。

【図４３】改良された接続性をサポートするポートを追
加した８プロセッサのクラスタＰＥの図である。

【図４４】接続性を改良したプロセッサ・グループの符
号を示す図である。

【図４６】クラスタ内に配線を追加し接続性を改良した
８×８の第３折り返しクラスタ・プロセッサ・メッシュ
・アレイの図である。

【図４９】"新規"ＰＥの同心リングを追加することによ
って８×８メッシュを拡大した１０×１０メッシュの図
である。

【図５０】８×８の多重折り返しメッシュをスケーリン
グした１０×１０の多重折り返しメッシュの図である。

【図５２】六角６プロセッサ接点アレイの図である。

【図５３】第１折り返し六角６プロセッサ接点アレイの
図である。

【図５４】第３折り返し六角６プロセッサ接点アレイの
図である。

【図５５】ノードＢ０２／Ｂ０６／Ｂ０８／Ｂ１２／Ｂ
１４／Ｂ１８に配線を追加した六角アレイの図である。

【図５６】パートとして示した転送、比較、戻りの各操
作のステージから成る６４数バイトニック・ソート・シ
ーケンスの図である。

【図６４】バイトニック・ソートのための８×８メッシ
ュの初期データ・ロードを示す図である。

【図６６】バイトニック・ソートのために初期データ・
ロードの接続性を改良した第３折り返しクラスタ・プロ
セッサ・メッシュ・アレイの図である。

【図６９】バイトニック・ソートのステージ５パート５
の接続性を改良した第３折り返しクラスタ・プロセッサ
・メッシュ・アレイの図である。

【図７２】バイトニック・ソートのステージ６パート１
の接続性を改良した第３折り返しクラスタ・プロセッサ
・メッシュ・アレイの図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者スタマティス・バッシライアディスアメリカ合衆国13850、ニューヨーク州ベスタル、ベスタル・ロード 717 (72)発明者ホセ・ガダルプ・デルガド−フライアスアメリカ合衆国13850、ニューヨーク州エンドウェル、レイシー・ドライブ 612

Claims

【特許請求の範囲】

【請求項１】複数のコンピュータ・プロセッサ・ユニッ
トと、上記プロセッサ・ユニットをアレイ構成のプロセッサの
相互接続クラスタとして結合する手段とを含み、上記アレイ構成により、マルチメディア、微分方程式を
解く有限差分法、ソートなどの汎用アプリケーションを
実行するように、上記複数のコンピュータ・プロセッサ
・ユニットが大規模並列コンピュータ・システム構成に
おいて機能し、上記プロセッサ・ユニットを結合する手段が、第１、第
２、及び第３のメッシュ結合折り返しを含む、大規模並列コンピューティング・システム装置。
【請求項２】上記の相互接続されたプロセッサのクラス
タが、プロセッサ・ユニット間の最近接点接続、アレイ
・ラップ・アラウンド接続、及びクラスタ内のプロセッ
サ間の完全な接続性を与える、請求項１記載の装置。
【請求項３】クラスタ・プロセッサの多重折り返し構成
で、セクション単位に順次に配列されたクラスタのメッ
シュ・アレイや線形アレイが、セクション当たり１つの
同心リングとして機能するように、プロセッサのクラス
タの上記アレイ構成がプロセッサ・ユニットの同心リン
グとして機能する、請求項１記載の装置。
【請求項４】上記システムの上記構成がスケーラブルで
あり、プロセッサのクラスタのアレイ構成のスケーラビ
リティにより、プロセッサのクラスタの複数のセクショ
ンを多重折り返しクラスタ・プロセッサ・アレイとして
追加でき、追加された各セクションが、折り返されてい
ない元のアレイ構成の新たに追加されたプロセッサの同
心リングを表わす、請求項１記載の装置。
【請求項５】プロセッサのクラスタが、命令とデータの
記憶ユニット、実行手段、及びＩ／Ｏインタフェース／
ポートを含み、命令とデータを受信し、初期化、プロセ
ッサ間通信、及びブロードキャスト通信をサポートす
る、プロセッサ・ユニットの複数の組合わせを有する、
請求項１記載の装置。
【請求項６】上記アレイ構成が対角線に沿って折り返さ
れて三角アレイを成し、更に、折り返された三角形の底
辺に垂直な線に沿って２回折り返された、Ｍ×Ｍマトリ
ックスの形に配置され、４プロセッサの対角線クラスタ
と、８プロセッサのクラスタから成るＭ² 個の処理ユニ
ットから成り、最近接点から成るプロセッサ間通信イン
タフェースを備え、Ｍ×Ｍアレイのラップ・アラウンド
接続構造と論理的に完全な接続性がプロセッサの上記ク
ラスタ内で得られる、請求項１記載の装置。
【請求項７】Ｍ² 個の処理ユニットから成り、各ユニッ
トがラップ・アラウンド通信で最近接点の東西南北のＩ
／Ｏポートを処理し、対角線に沿って折り込まれた上記
北と南のＩ／Ｏポートを上記東と西のＩ／Ｏポートと共
有することができるＭ×Ｍマトリックスの形に配置され
た、請求項８記載の装置。
【請求項８】上記アレイ構成が対角線に沿って折り返さ
れて六角アレイの半分を成して、シングル処理ユニット
が対角線上に、デュアル処理ユニットが他の部分に位置
し、次に、折り返された半分の六角アレイ内の２つの対
角線に沿って折り返されて、内向きの折り返し操作が２
回になり、折り返された半分の六角アレイの上記対角線
が境界を成す三角アレイ上に処理ユニットが折り重な
り、１つのシングル・プロセッサ・ユニット、３回折り
返し六角アレイの２つの端部から成る３プロセッサの複
数のクラスタ、及び上記３回折り返し六角アレイの他の
部分から成る６プロセッサの複数のクラスタから成り、
最近接点から成るプロセッサ間通信インタフェースを備
え、上記プロセッサのクラスタ内にラップ・アラウンド
接続構造と論理的に完全な接続性が得られる、処理ユニ
ットの六角６接点機構を含む、請求項１記載の装置。
【請求項９】算術論理機能を実行し、少なくとも処理要
素（ＰＥ）のアレイとの外部通信を可能にする手段を含
み、複数のＰＥが複数の処理要素がクラスタとして配置
されて、数回折り返されて相互接続されたアレイ構成の
一部であり、上記複数の処理要素の各々がＰＥを接点Ｐ
Ｅに接続する手段を有し、ＰＥ間にコンピュータ・イン
タフェースが設けられて網構造が与えられ、上記網構造
によって対称型処理が可能になり、処理要素をまとめて
南北の線を東西の線と共有することによって、例えば、
データを北に送信するすべてのＰＥの配線を共有でき、
よって性能に影響を与えることなく複雑な配線を少なく
する、コンピュータ機能アレイ。
【請求項１０】算術機能を処理する手段を持つ処理要素
と、同様のＰＥをまとめて多重折り返しのアレイ・プロ
セッサを形成する手段とから成り、２重対称型処理要素
のデータ要素を交換するだけで、１サイクルで実行され
るマトリックス変換操作が得られ、処理要素のアレイと
の併用が可能になり、イメージ処理やマルチメディアの
アプリケーション、微分方程式を解く有限差分法、及び
ソートのための並列２Ｄたたみ込みメカニズムが得られ
る、コンピュータ機能アレイ要素。
【請求項１１】複数の実行ユニットと、データと命令を受信するブロードキャスト・メモリ・イ
ンタフェースと、プロセッサ・クラスタ・ユニットの並
列アレイのプロセッサ・クラスタ・ユニットから他のプ
ロセッサ・クラスタ・ユニットへの多重プロセッサ間通
信インタフェース手段と、上記ブロードキャスト・メモリ・インタフェースに接続
されてそこから命令とデータを受信する命令データ・バ
ッファと、上記命令データ・バッファに接続された制御機能を処理
する命令レジスタと、各実行ユニットのための複数のデータ記憶レジスタと、上記命令レジスタによって制御され、上記データ・バッ
ファと複数の実行ユニットに接続された分配ユニット
と、上記複数の実行ユニットのデータ記憶レジスタに接続さ
れて、そこからデータを検索し、上記データを選択され
た実行ユニット及び上記多重プロセッサ間通信インタフ
ェース手段へ送るセレクタ・ユニットとを含む、大規模並列コンピュータ・システムのプロセッサ・クラ
スタ・ユニット。
【請求項１２】上記多重プロセッサ間通信インタフェー
ス手段が、ローカル・クラスタ情報をクラスタ内の別の
プロセッサ及び上記クラスタ・ユニットの外部に送るた
めにプロセッサＩ／Ｏ通信手段を与え、クラスタ・プロ
セッサ・ユニット間のローカル通信のための命令をデコ
ードする手段を含む、請求項１４記載のプロセッサ・ク
ラスタ・ユニット。
【請求項１３】プロセッサ・クラスタ・ユニットの大規
模並列アレイ構成が、対角線に沿って折り返されて三角
アレイを成し、更に、折り返された三角形の底辺に垂直
な線に沿って２回折り返されてＭ×Ｍマトリックスの形
に配置され、４プロセッサの対角線クラスタと８プロセ
ッサのクラスタから成り、最近接点から成るプロセッサ
間通信インタフェースを備え、上記プロセッサのクラス
タ内にＭ×Ｍアレイのラップ・アラウンド接続構造と論
理的に完全な接続性が与えられた、Ｍ² 個の処理ユニッ
トから成る、請求項１４記載の装置。
【請求項１４】プロセッサ・クラスタ・ユニットの大規
模並列アレイ構成が、Ｍ² 個の処理ユニットから成り、
各ユニットが最近接点の東西南北のＩ／Ｏポートを処理
し、対角線に沿って折り返され、上記南北のＩ／Ｏポー
トと東西のＩ／Ｏポートの共有を可能にするＭ×Ｍマト
リックスの形にラップ・アラウンド通信網が設けられ
た、請求項１４記載の装置。