CN112486905A - 可重构异构化pea互连方法 - Google Patents
可重构异构化pea互连方法 Download PDFInfo
- Publication number
- CN112486905A CN112486905A CN202011506072.5A CN202011506072A CN112486905A CN 112486905 A CN112486905 A CN 112486905A CN 202011506072 A CN202011506072 A CN 202011506072A CN 112486905 A CN112486905 A CN 112486905A
- Authority
- CN
- China
- Prior art keywords
- pes
- access
- interconnection
- pea
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000006317 isomerization reaction Methods 0.000 title claims abstract description 8
- 238000012545 processing Methods 0.000 claims abstract description 23
- 238000004364 calculation method Methods 0.000 claims abstract description 16
- 238000003860 storage Methods 0.000 claims abstract description 13
- 229920000120 polyethyl acrylate Polymers 0.000 claims description 62
- 235000010582 Pisum sativum Nutrition 0.000 claims description 55
- 240000004713 Pisum sativum Species 0.000 claims description 13
- 238000003491 array Methods 0.000 claims description 7
- 239000004744 fabric Substances 0.000 claims description 4
- 241000219843 Pisum Species 0.000 description 42
- 238000010586 diagram Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 11
- 238000004590 computer program Methods 0.000 description 7
- 238000004422 calculation algorithm Methods 0.000 description 4
- 239000000306 component Substances 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000008520 organization Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 101100217475 Arabidopsis thaliana ACA1 gene Proteins 0.000 description 2
- 101100533932 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SPA2 gene Proteins 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 235000021251 pulses Nutrition 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 101100463348 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEA2 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种可重构异构化PEA互连方法，每个PEA阵列包含8×8个处理单元PE，异构PE包括28个访存PE和64个计算PE，64个计算PE包括第一计算PE和第二计算PE，所述第二计算PE为对应的28个访存PE，第一计算PE为剩余的36个PE；可重构异构化PEA互连方法包括：28个访存PE的互连方式：将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连；64个计算PE的互连方式：对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE。本发明可以满足频繁的访存要求。
Description
技术领域
本发明涉及路由算法(Routing Algorithm)、超大规模集成电路(VLSI)和可重构计算(Reconfigurable Computing)等技术领域，尤其涉及可重构异构化PEA互连方法。
背景技术
本部分旨在为权利要求书中陈述的本发明实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。
可重构计算的概念在上世纪60年代被提出，但是受限于当时的集成电路工艺水平，直到上世纪90年代可重构计算才重新得到重视，成为学术界和产业界的热点。可重构计算的计算方式包括两类突出特点：一是制造后芯片的定制能力，即硅实现后计算功能仍可按需改变，区别于传统的集成电路；二是能实现很大程度上的算法到数据通路上的空间映射，区别于通用处理器的时域映射。
在这些背景下，基于粗粒度可重构架构(Coarse-Grained ReconfigurableArchitecture，CGRA)的处理器应运而生。区别于细粒度的运算单元为1bit的FPGA或CPLD，CGRA的最小可配的运算单元为8bit或16bit，因此被称为粗粒度。CGRA的数据通路一般包括运算单元阵列、存储器、数据接口和配置接口等四个部分。配置接口从控制通路上获取控制信号和配置字，同时也送出状态量。配置接口继而解析配置字，配置运算单元阵列的功能，调度阵列上任务的执行顺序。运算单元阵列通常包含大量的运算单元，这些运算单元由算数逻辑单元和寄存器组成，以某种方式互相连接，实现并行计算。
由于阵列单元存在大量重复的情况，因此在所有单元中加入一个面积很大但是使用频率较低的电路，例如乘法器，是一个很不经济的行为，这就涉及到了异构的概念。异构的概念可以分为两类：一类是广义上，从功能的角度出发，算法映射需要不同的结构，入路由单元、缓存结构、控制器等，它们和计算单元不同但又不可或缺；另一类是从效率的角度出发，优化功耗和面积等。在理想的情况下，设计一个大而全的计算单元是灵活的，但是有些功能的使用率很低，闲置也会导致面积和功耗的额外浪费，在该情况下应该对单元进行适当裁剪以得到基本运算单元的异构形式。
互连网络是用来实现计算机系统内部多个处理机或多个功能部件之间相互连接的网络，它通常是由有向边或无向边连接的有限个结点组成的。对于并行处理系统，互连网络已成为其核心组成部分。就阵列单元的互连而言，计算单元行或列之间多采用总线、mesh连接(邻域相连)和crossbar结构(输入和输出之间两两相连)。总线和mesh结构代价较低，但是灵活性比crossbar差。根据乘法原理，crossbar结构的硬件开销是非常大的，但是其层间灵活性又被算法DFG图映射过程普遍。当阵列规模增加到一定程度时，crossbar的全互连代价可能无法承受，尤其在阵列的输入输出端。
发明内容
本发明实施例提供一种可重构异构化PEA互连方法，PEA结构包括4个可重构处理单元RPU，每个RPU包含4个运算单元阵列PEA，每个PEA阵列包含8×8个处理单元PE，其中，8×8个PE单元为异构PE，异构PE包括28个访存PE和64个计算PE，其中，28个访存PE包括8个第一访存PE和20个第二访存PE，8个第一访存PE为8×8个PE单元中的第1行的8个PE单元，20个第二访存PE为第8行的8个PE单元和第2行至第7行每行中的第一个PE单元和最后一个PE单元；64个计算PE包括第一计算PE和第二计算PE，所述第二计算PE为对应的28个访存PE，第一计算PE为剩余的36个PE；
可重构异构化PEA互连方法包括：
28个访存PE的互连方式：将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连；
64个计算PE的互连方式：对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE。
本发明实施例中，与现有技术中传统的邻域mesh互连结构简单，但是不能满足频繁的访存要求的技术方案相比，通过将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连；对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE，对异构化的PE互连组织方式进行相应的优化和改变，可以满足频繁的访存要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本发明实施例中PEA模块的内部结构示意图；
图2为本发明实施例中异构化的PE示意图；
图3为本发明实施例中可重构异构化PEA互连方法示意图；
图4为本发明实施例中PE结构原理图；
图5为本发明实施例中访存PE的互连示意图；
图6为本发明实施例中计算PE的互连示意图；
图7为本发明实施例中多个PEA阵列之间通过SM示意图；
图8为本发明实施例中PEA_Data_Control(数据控制器)的结构框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
在介绍PEA互连组织方式之前，首先要了解PEA本身的结构。为了达到CGRA的运算能力不低于2000GOPS@8-bit的要求，通过计算，粗粒度处理单元PE(Processing Element)的数目至少为1000个。为了避免单个超大的PEA阵列的出现，经过综合考虑之后，本发明采用了4个可重构处理单元RPU，每个RPU包含4个运算单元阵列PEA，每个PEA阵列包含8×8个PE单元。
PEA模块主要实现以下几个功能：
1.实现阵列内部PE的集成和互连；
2.实现PEA对阵列片上Shared Memory的访问；
3.实现PEA和协处理器接口对阵列全局寄存器堆的访问；
4.实现外部对阵列片上Shared Memory的读写访问，主要包括数据Cache和主控总线(如DMAC和RISCV)；
5.实现协处理器对配置Cache的访问和对PEA阵列各PE进行配置。
PEA模块的内部结构如图1所示，PEA模块内部集成了一个8×8PE Array、PE的全局寄存器Global Reg、协处理器接口Coprocessor Interface、数据控制器Data Control、数据共享存储器Shared Memory、处理单元阵列控制器PEA Control和配置控制器ContextControl。其中，协处理器接口Coprocessor Interface的主要功能在PEA Interface中实现。
下面介绍异构化的PE。
在异构计算系统上进行的并行计算通常称为异构计算。人们已从不同角度对异构计算进行定义：异构计算是一种特殊形式的并行和分布式计算，它或是用能同时支持SIMD方式和MIMD方式的单个独立计算机，或是用由高速网络互连的一组独立计算机来完成计算任务。它能协调地使用性能、结构各异地机器以满足不同的计算需求，并使代码(或代码段)能以获取最大总体性能方式来执行。
对于处理单元PE来说，如果每个PE都采用相同的结构，那么需要的访存或计算资源会急剧增多，同时计算效率也会下降。
图2为异构化的PE示意图，如图2所示，只在PEA的四周边沿的PE支持访存操作，能够从阵列共享的存储器Shared Memory中取数或者存储计算结果。异构的PE功能如下：
1.访存PE：包括8个第一访存PE(图2中交叉虚线所在的PE)和20个第二访存PE(图2中一条虚线所在的PE)，共28个。8个第一访存PE为8×8个PE单元中的第1行的8个PE单元，20个第二访存PE为第8行的8个PE单元和第2行至第7行每行中的第一个PE单元和最后一个PE单元。
8个第一访存PE既可以访问本PEA的SM(Shared Memory)，又可以访问相邻一个PEA的SM；20个第二访存PE只能访问本PEA的SM。
2.计算PE：阵列所有PE，共64个，包括第一计算PE和第二计算PE，所述第二计算PE为对应的28个访存PE，第一计算PE为剩余的36个PE。所有PEA上的PE都可以进行计算，但是边沿的28个访存PE不能进行除法和取模(16-bit的非流水执行)运算。
互连的方法主要有总线连接、mesh连接和crossbar结构。
1.总线连接：总线(Bus)是指计算机组件间规范化的交换数据的方式，即以一种通用的方式为各组件提供数据传送和控制逻辑。总线连接的特点有：互连简单，所有PE都可以通过特定的总线协议进行互连；随着PE的增多，总线节点随之增多，可能导致每个PE的传输速度下降；扩展简单；维护容易，单个节点失效不影响整个互连网络，但是总线失效会导致整个网络瘫痪。
2.mesh连接：网状网络(Mesh Network)是一种在网络节点间通过动态路由的方式来进行数据和控制指令的传送。网状网络与一般网络架构的差异处在于，所有节点可以透过多次跳跃进行数据通信，但它们通常不是移动式装置。网状网络可以视为是一种点对点的架构。移动式点对点网络与网状网络在架构上是非常相似的，只是移动式点对点网络还必须随时更新组态以因应各节点移动的情形。
3.crossbar结构：也称为交叉开关矩阵或纵横式交换矩阵。crossbar的结构相对简单，共享交换架构中的线路卡到交换结构的物理连接简化为点到点连接，实现起来更加方便，从这个意义上来说，可以认为所有的crossbar在内部是无阻塞的，因为它可以支持所有端口同时交换数据。
基于上述描述，本发明提出一种可重构异构化PEA互连方法，如图3所示，PEA结构包括4个可重构处理单元RPU，每个RPU包含4个运算单元阵列PEA，每个PEA阵列包含8×8个处理单元PE，其中，8×8个PE单元为异构PE，异构PE包括28个访存PE和64个计算PE，其中，28个访存PE包括8个第一访存PE和20个第二访存PE，8个第一访存PE为8×8个PE单元中的第1行的8个PE单元，20个第二访存PE为第8行的8个PE单元和第2行至第7行每行中的第一个PE单元和最后一个PE单元；64个计算PE包括第一计算PE和第二计算PE，所述第二计算PE为对应的28个访存PE，第一计算PE为剩余的36个PE；
可重构异构化PEA互连方法包括：
28个访存PE的互连方式：将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连；
64个计算PE的互连方式：对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE。
在本发明中，是经过权衡与折中，在PEA内部的PE互连采用的是邻域相连的mesh互连(即每个PE和上下左右的PE互连)。这种互连方式相对于crossbar的方式硬件开销更小，相对于总线的方式则速度更快。为了能够实现粗粒度计算处理单元阵列高效的计算能力，处理单元必须支持与其他处理单元和memory等之间的灵活数据传输，而又不会带来太多的互联面积和功耗开销，对粗粒度计算处理阵列典型2-D Mesh互联形式进行优化改进，主要对内部计算PE与边缘访存PE间的互连方式进行优化。
在本发明实施例中，28个访存PE的互连方式和64个计算PE的互连方式为Intra-PEA的互连，所谓Intra-PEA的互连，是指PEA模块内部的8×8个PE的互相连接。基于异构化的PE，采用mesh的互连结构，并针对异构化PE的特点进行了优化调整。目前本粗粒度计算处理单元阵列提供了9种其他PE数据的路由，分别是：
1.相邻的4个PE(上、下、左、右)；
2.同行和同列两端的PE(上端、下端、左端、右端)；
3.本身PE；
同时，该互连结构还支持脉动执行的部分和结果和一个计算分量(输入寄存器和输出寄存器)同时传递，都能传递给邻近PE的输入寄存器的2个32bit的数据输出端口，其增加的“同行、同列两端PE”相连，能够让PEA阵列进行连续的脉动乘累加运算。
图4为PE内部的结构原理图，如图4所示，PE内部的核心部分有：处理单元控制器PEControl、配置存储器(Context Memory，CM)、局部寄存器(Local Reg，LR)、PE路由器Router、Debug模块Deb(调试模块)以及PE执行单元，PE执行单元包括算数逻辑单元(Arithmetic Logic Unit，ALU)、乘法器(Multiplier，MUL)和存储单元(Load Store Unit，LSU)。其中，PE路由器Router负责PE之间，也就是Intra-PEA的互连组织。
根据上述介绍的异构PEA，下面对Intra-PEA的具体互连形式和router路由的编码进行详细介绍。
①PEA阵列访存PE的互连形式，即28个访存PE的互连方式，如图5所示：
将28个访存PE分为4个顶角PE，所述4个顶角PE分别为8×8个PE单元中的第1行的第一个PE、第1行的第8个PE、第8行的第一个PE和第8行的第8个PE，28个访存PE中剩余的PE为边沿PE；
顶角PE按照如下方式实现28个访存PE的互连：
连接与顶角PE处于同行和同列距离为1、2、3和7的PE；
边沿PE按照如下方式实现28个访存PE的互连：
对处于第1行和第8行的边沿PE，连接与该边沿PE相邻的PE和与该边沿PE处于同一行的顶角PE，连接与该边沿PE处于同列的距离为1、2、3和7的PE；
对处于第1列和第8列的边沿PE，连接与该边沿PE相邻的PE和与该边沿PE处于同一列的顶角PE，连接与该边沿PE处于同行的距离为1、2、3和7的PE。
具体的路由router编码如表1、表2、表3、表4、表5和表6所示，其中对自身PE的编码已经省略：
表1左上顶角PE
表2右上顶角PE
表3左下顶角PE
表4右下顶角PE
表5上、下边沿PE(非顶角)
表6左、右边沿PE(非顶角)
②PEA阵列内部计算PE的互连形式，即64个计算PE的互连方式，如图6所示，它同样也是改进型的mesh互连，即除了上下左右之外，还与上端、下端、左端和右端的访存PE互连，使得运算结果可以传递出去。
64个计算PE的互连方式为：
对于处于第2行至第4行、第2列至第4列之间的第一计算PE中，任一PE连接相邻的4个PE，连接处于同行左端的访存PE，不连接处于同行右端的访存PE，连接处于同列上端的访存PE，不连接处于同列下端的访存PE；
对于处于第2行至第4行、第5列至第7列之间的第一计算PE中，任一PE连接相邻的4个PE，连接处于同行右端的访存PE，不连接处于同行左端的访存PE，连接处于同列上端的访存PE，不连接处于同列下端的访存PE；
对于处于第5行至第7行、第2列至第4列之间的第一计算PE中，任一PE连接相邻的4个PE，连接处于同行左端的访存PE，不连接处于同行右端的访存PE，连接处于同列下端的访存PE，不连接处于同列上端的访存PE；
对于处于第5行至第7行、第5列至第7列之间的第一计算PE中，任一PE连接相邻的4个PE，连接处于同行右端的访存PE，不连接处于同行左端的访存PE，连接处于同列下端的访存PE，不连接处于同列上端的访存PE。
具体的路由router编码如表7、表8、表9和表10所示，其中对自身PE的编码已经省略：
表7左上内部PE
表8右上内部PE
表9左下内部PE
表10右下内部PE
在本发明实施例中，还包括：Inter-PEA的互连。Inter-PEA的互连是指4个PEA阵列通过每个PEA上的Shared Memory和访存PE进行数据交互，实现了多个PEA阵列的数据交互和互连。通过这种结构，还可以实现不同PEA和SM之间的任务流水执行。SM分为16个独立的Bank，每个PEA的上边沿的8个PE既可以访问自己的SM，又可以访问相邻PEA的SM的全部16个Bank。
如图7所示，PEA1除了自身的SM1可以访问之外，还可以访问相邻的SM2。由于SM有16个Bank，每个Bank均为256×32，即1KB大小，因此这8个PE中每个PE可访问的空间共32KB大小。这种结构实现了PEA之间的数据直接交互，提高片上数据带宽和吞吐率。基于PEA和SM之间环形的数据交互方式，可以实现不同PEA之间的一种流水的执行方式。
Inter-PEA的这种环形结构主要是通过PEA内部的片上数据控制器PEA_Data_Control实现的。如图8所示给出了其基本结构原理框图：
Shmdc模块通过总线与主控(To RPU_DMA RPU_RISC-V)和Cache(To L1Cache)进行交互；Sharedmem用SRAM实现，共16个Bank，每个Bank的规格是256×32双端SRAM。仲裁器PEA_arbiter.v接收来自PEA1和PEA2的请求，如果没有Bank冲突，则两个请求均可访问内部的SRAM。
本发明实施例中，与现有技术中传统的邻域mesh互连结构简单，但是不能满足频繁的访存要求的技术方案相比，通过将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连；对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE，对异构化的PE互连组织方式进行相应的优化和改变，可以满足频繁的访存要求。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种可重构异构化PEA互连方法，其特征在于，PEA结构包括4个可重构处理单元RPU，每个RPU包含4个运算单元阵列PEA，每个PEA阵列包含8×8个处理单元PE，其中，8×8个PE单元为异构PE，异构PE包括28个访存PE和64个计算PE，其中，28个访存PE包括8个第一访存PE和20个第二访存PE，8个第一访存PE为8×8个PE单元中的第1行的8个PE单元，20个第二访存PE为第8行的8个PE单元和第2行至第7行每行中的第一个PE单元和最后一个PE单元；64个计算PE包括第一计算PE和第二计算PE，所述第二计算PE为对应的28个访存PE，第一计算PE为剩余的36个PE；
可重构异构化PEA互连方法包括：
28个访存PE的互连方式：将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连；
64个计算PE的互连方式：对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE。
2.如权利要求1所述的可重构异构化PEA互连方法，其特征在于，将28个访存PE分为顶角PE和边沿PE，基于顶角PE和边沿PE，采用优化的mesh互连实现28个访存PE的互连，包括：
将28个访存PE分为4个顶角PE，所述4个顶角PE分别为8×8个PE单元中的第1行的第一个PE、第1行的第8个PE、第8行的第一个PE和第8行的第8个PE，28个访存PE中剩余的PE为边沿PE；
顶角PE按照如下方式实现28个访存PE的互连：
连接与顶角PE处于同行和同列距离为1、2、3和7的PE；
边沿PE按照如下方式实现28个访存PE的互连：
对处于第1行和第8行的边沿PE，连接与该边沿PE相邻的PE和与该边沿PE处于同一行的顶角PE，连接与该边沿PE处于同列的距离为1、2、3和7的PE；
对处于第1列和第8列的边沿PE，连接与该边沿PE相邻的PE和与该边沿PE处于同一列的顶角PE，连接与该边沿PE处于同行的距离为1、2、3和7的PE。
3.如权利要求1所述的可重构异构化PEA互连方法，其特征在于，对于第一计算PE中的任一个PE连接相邻的PE和第二计算PE中与任一个PE同行和同列的PE，包括：
对于处于第2行至第4行、第2列至第4列之间的第一计算PE中，任一PE连接相邻的4个PE，连接处于同行左端的访存PE，不连接处于同行右端的访存PE，连接处于同列上端的访存PE，不连接处于同列下端的访存PE；
对于处于第2行至第4行、第5列至第7列之间的第一计算PE中，任一PE连接相邻的4个PE，连接处于同行右端的访存PE，不连接处于同行左端的访存PE，连接处于同列上端的访存PE，不连接处于同列下端的访存PE；
对于处于第5行至第7行、第2列至第4列之间的第一计算PE中，任一PE连接相邻的4个PE，连接处于同行左端的访存PE，不连接处于同行右端的访存PE，连接处于同列下端的访存PE，不连接处于同列上端的访存PE；
对于处于第5行至第7行、第5列至第7列之间的第一计算PE中，任一PE连接相邻的4个PE，连接处于同行右端的访存PE，不连接处于同行左端的访存PE，连接处于同列下端的访存PE，不连接处于同列上端的访存PE。
4.如权利要求1所述的可重构异构化PEA互连方法，其特征在于，所述处理单元PE包括PE路由器；
还包括：
基于28个访存PE的互连方式和64个计算PE的互连方式，确定每个PE路由器的编码。
5.如权利要求1所述的可重构异构化PEA互连方法，其特征在于，还包括：实现4个PEA之间的互连。
6.如权利要求5所述的可重构异构化PEA互连方法，其特征在于，所述PEA结构还包括数据共享存储单元SM；
按照如下方式实现4个PEA之间的互连：
通过每个PEA上的SM和访存PE进行互连，实现4个PEA之间的互连。
7.如权利要求6所述的可重构异构化PEA互连方法，其特征在于，所述第一访存PE用于访问本PEA结构的SM和相邻PEA结构的SM，第二访存PE用于只访问本PEA结构的SM；
通过每个PEA上的SM和访存PE进行互连，实现4个PEA之间的互连，包括：
通过每个PEA上的第一访存PE连接每个PEA上的SM，实现4个PEA之间的互连。
8.如权利要求7所述的可重构异构化PEA互连方法，其特征在于，所述SM包括16个内存库Bank，每个Bank的大小为1KB，第一访存PE中每个PE的访问空间大小为32KB。
9.如权利要求6所述的可重构异构化PEA互连方法，其特征在于，所述PEA结构还包括数据控制器；
通过每个PEA上的SM和访存PE进行互连，实现4个PEA之间的互连，包括：
通过数据控制器实现每个PEA上的SM和访存PE进行互连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011506072.5A CN112486905B (zh) | 2020-12-18 | 2020-12-18 | 可重构异构化pea互连方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011506072.5A CN112486905B (zh) | 2020-12-18 | 2020-12-18 | 可重构异构化pea互连方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112486905A true CN112486905A (zh) | 2021-03-12 |
| CN112486905B CN112486905B (zh) | 2024-06-25 |
Family
ID=74914587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011506072.5A Active CN112486905B (zh) | 2020-12-18 | 2020-12-18 | 可重构异构化pea互连方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112486905B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116775542A (zh) * | 2023-08-22 | 2023-09-19 | 成都芯脉微电子有限责任公司 | 一种ai芯片、系统及数据处理方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102214158A (zh) * | 2011-06-08 | 2011-10-12 | 清华大学 | 一种全互联路由结构动态可重构处理器 |
| KR20120095615A (ko) * | 2011-02-21 | 2012-08-29 | 서울대학교산학협력단 | 재구성형 프로세싱 어레이 구조 생성 방법 |
| CN104391819A (zh) * | 2014-11-17 | 2015-03-04 | 天津大学 | 多级多处理单元的可重构阵列的网络互连架构 |
| CN104750659A (zh) * | 2013-12-26 | 2015-07-01 | 中国科学院电子学研究所 | 一种基于自动布线互连网络的粗粒度可重构阵列电路 |
| CN105790808A (zh) * | 2016-02-23 | 2016-07-20 | 东南大学—无锡集成电路技术研究所 | 一种面向mimo检测的可重构阵列架构及其检测方法 |
-
2020
- 2020-12-18 CN CN202011506072.5A patent/CN112486905B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120095615A (ko) * | 2011-02-21 | 2012-08-29 | 서울대학교산학협력단 | 재구성형 프로세싱 어레이 구조 생성 방법 |
| CN102214158A (zh) * | 2011-06-08 | 2011-10-12 | 清华大学 | 一种全互联路由结构动态可重构处理器 |
| CN104750659A (zh) * | 2013-12-26 | 2015-07-01 | 中国科学院电子学研究所 | 一种基于自动布线互连网络的粗粒度可重构阵列电路 |
| CN104391819A (zh) * | 2014-11-17 | 2015-03-04 | 天津大学 | 多级多处理单元的可重构阵列的网络互连架构 |
| CN105790808A (zh) * | 2016-02-23 | 2016-07-20 | 东南大学—无锡集成电路技术研究所 | 一种面向mimo检测的可重构阵列架构及其检测方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116775542A (zh) * | 2023-08-22 | 2023-09-19 | 成都芯脉微电子有限责任公司 | 一种ai芯片、系统及数据处理方法 |
| CN116775542B (zh) * | 2023-08-22 | 2023-11-03 | 成都芯脉微电子有限责任公司 | 一种ai芯片、系统及数据处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112486905B (zh) | 2024-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10282338B1 (en) | Configuring routing in mesh networks | |
| JP7315317B2 (ja) | プロセッサおよびプロセッサのデータ転送方法 | |
| US9535877B2 (en) | Processing system with interspersed processors and communication elements having improved communication routing | |
| US8050256B1 (en) | Configuring routing in mesh networks | |
| US8151088B1 (en) | Configuring routing in mesh networks | |
| US8531943B2 (en) | Mesh network | |
| EP1384158B1 (en) | An apparatus for controlling access in a data processor | |
| KR20010014381A (ko) | 메니폴드 어레이 프로세서 | |
| US7185174B2 (en) | Switch complex selectively coupling input and output of a node in two-dimensional array to four ports and using four switches coupling among ports | |
| CN112486908A (zh) | 层次化的多rpu多pea的可重构处理器 | |
| CN112486905B (zh) | 可重构异构化pea互连方法 | |
| JP2009059346A (ja) | 複数のマルチモードプロセッサに接続するための方法および装置 | |
| Ferreira et al. | Reducing interconnection cost in coarse-grained dynamic computing through multistage network | |
| Pechanek et al. | An introduction to an array memory processor for application specific acceleration | |
| Swarztrauber | The Communication Machine | |
| Wang et al. | Mixed-mode scheduling for parallel LU factorization of sparse matrices on the reconfigurable HERA computer | |
| WO2013098451A1 (es) | Arquitectura híbrida SIMD/MIMD dinámicamente reconfigurable de un coprocesador para sistemas de visión | |
| JP2007323656A (ja) | データを多数のプロセッサ間で転送するシステム及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |