JPH08171366A - Source driver circuit - Google Patents
Source driver circuitInfo
- Publication number
- JPH08171366A JPH08171366A JP31365194A JP31365194A JPH08171366A JP H08171366 A JPH08171366 A JP H08171366A JP 31365194 A JP31365194 A JP 31365194A JP 31365194 A JP31365194 A JP 31365194A JP H08171366 A JPH08171366 A JP H08171366A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- output
- circuit
- sampling
- source line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶表示装置などのソースドライバ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a source driver circuit for an active matrix type liquid crystal display device or the like.
【０００２】[0002]
【従来の技術】以下、従来のアクティブマトリックス型
液晶表示装置のソースドライバ回路について説明する。2. Description of the Related Art A source driver circuit of a conventional active matrix type liquid crystal display device will be described below.
【０００３】図３は従来のアクティブマトリックス型液
晶表示装置のソースドライバ回路の一例を示すブロック
図である。FIG. 3 is a block diagram showing an example of a source driver circuit of a conventional active matrix type liquid crystal display device.
【０００４】図３において、シフトレジスタ１は、クロ
ック信号ＣＬＤとスタートパルス信号ＣＬＳを入力し、
サンプリングパルス信号Ｑ11，Ｑ12，・・・，Ｑ21，Ｑ22
を順次出力する。このシフトレジスタ１が接続されるサ
ンプルホールド回路２ａは、映像信号ライン３からの映
像信号をシフトレジスタ１からのサンプリングパルス信
号Ｑ11，Ｑ12，・・・，Ｑ21，Ｑ22，・・・によってサンプリ
ングする。また、制御パルス発生回路４が接続されるサ
ンプルホールド回路２ａは、制御パルス発生回路４から
加えられるパルス信号Ｇ1，Ｇ2によってサンプリング後
の映像信号のホールド動作を行う。このサンプルホール
ド回路２ａの次段の映像出力回路２ｂはソースドライバ
出力端子ＹO1，ＹO2，・・・にそれぞれ接続されており、
これら出力端子ＹO1，ＹO2，・・・はアクティブマトリッ
クス型液晶パネルのデータ線群であるソースラインにそ
れぞれ接続されている。In FIG. 3, the shift register 1 receives a clock signal CLD and a start pulse signal CLS,
Sampling pulse signals Q 11 , Q 12 , ..., Q 21 , Q 22
Are sequentially output. The sample-hold circuit 2a to which the shift register 1 is connected receives the video signal from the video signal line 3 as sampling pulse signals Q 11 , Q 12 , ..., Q 21 , Q 22 ,. To sample by. Further, the sample hold circuit 2a to which the control pulse generation circuit 4 is connected performs a holding operation of the video signal after sampling by the pulse signals G 1 and G 2 applied from the control pulse generation circuit 4. The video output circuit 2b in the next stage of the sample hold circuit 2a is connected to the source driver output terminals Y O1 , Y O2 , ...
These output terminals Y O1 , Y O2 , ... Are respectively connected to the source lines which are the data line groups of the active matrix type liquid crystal panel.
【０００５】図４は図３のサンプルホールド回路２ａと
映像出力回路２ｂよりなるサンプルホールド・映像出力
回路２の１ライン分（ｎ番目）の回路図である。FIG. 4 is a circuit diagram of one line (n-th) of the sample hold / video output circuit 2 including the sample hold circuit 2a and the video output circuit 2b of FIG.
【０００６】図４において、映像信号が入力される映像
信号入力ライン５が接続されるスイッチング回路６，７
は、矢印で示すサンプリングパルス信号Ｑ1n，Ｑ2nがハ
イレベルのときオンで、ローレベルのときオフとなる動
作をする。また、このスイッチング回路６の次段のスイ
ッチング回路８、および、スイッチング回路７の次段の
スイッチング回路９も、矢印で示すパルス信号Ｇ1，Ｇ2
がハイレベルのときオンで、ローレベルのときオフとな
る動作をする。これらスイッチング回路６，７の出力端
はそれぞれサンプルホールドコンデンサ１０，１１にそ
れぞれ接続され、映像信号入力ライン５より入力された
映像信号をスイッチング回路６，７をそれぞれ介してサ
ンプルホールドコンデンサ１０，１１でそれぞれ充電す
る。これらサンプルホールドコンデンサ１０，１１の出
力端子はそれぞれスイッチング回路８，９にそれぞれ接
続され、サンプルホールドコンデンサ１０，１１にそれ
ぞれ充電された映像信号をスイッチング回路８，９をそ
れぞれ介して映像出力回路２ｂへそれぞれ転送する。In FIG. 4, switching circuits 6 and 7 to which a video signal input line 5 to which a video signal is input are connected.
Operates when the sampling pulse signals Q 1n and Q 2n indicated by arrows are high level and is off when the sampling pulse signals Q 1n and Q 2n are low level. The switching circuit 8 at the next stage of the switching circuit 6 and the switching circuit 9 at the next stage of the switching circuit 7 also have pulse signals G 1 and G 2 indicated by arrows.
When is high level, it is on, and when it is low level, it is off. The output terminals of these switching circuits 6 and 7 are connected to the sample and hold capacitors 10 and 11, respectively, and the video signal input from the video signal input line 5 is sampled and held by the sample and hold capacitors 10 and 11 via the switching circuits 6 and 7, respectively. Charge each. The output terminals of the sample and hold capacitors 10 and 11 are connected to the switching circuits 8 and 9, respectively, and the video signals charged in the sample and hold capacitors 10 and 11 are sent to the video output circuit 2b via the switching circuits 8 and 9, respectively. Transfer each.
【０００７】これら２個のスイッチング回路８，９の出
力端子同士が結合されて演算増幅器１２の＋側入力端子
に接続されており、この演算増幅器１２の出力端はｎチ
ャンネル電解効果トランジスタ（以下Ｔｒという）１３
のゲートに接続され、このＴｒ１３のドレインは演算増
幅器１２の−側入力端子に接続されて閉ループを構成し
ている。一方、ディスチャージ信号（以下ＤＩＳ信号と
いう）の入力端子はＴｒ１４とＴｒ１５のゲートの接続
点に接続され、Ｔｒ１４のソースはＴｒ１３のドレイン
と演算増幅器１２の−側入力端子との接続点に接続さ
れ、Ｔｒ１５のソースは演算増幅器１２の＋側入力端子
に接続されている。また、Ｔｒ１３のソースのは＋側電
源（ＶＣＣ）に接続され、Ｔｒ１４とＴｒ１５のドレイ
ンは−側電源（ＶＤＤ）に接続されている。これらＴｒ
１３のドレイン、Ｔｒ１４のソースおよび演算増幅器１
２の−側入力端子の接続点は出力端子（Ｙon）１６に接
続されており、この出力端子１６には容量１７を有する
液晶パネルソースラインが接続されている。以上により
ソースドライバ回路のサンプルホールド・映像出力回路
２の１ライン分（ｎ番目）が構成される。The output terminals of these two switching circuits 8 and 9 are coupled to each other and connected to the + side input terminal of the operational amplifier 12. The output terminal of the operational amplifier 12 has an n-channel field effect transistor (hereinafter Tr). 13)
, And the drain of this Tr13 is connected to the-side input terminal of the operational amplifier 12 to form a closed loop. On the other hand, the input terminal of the discharge signal (hereinafter referred to as the DIS signal) is connected to the connection point of the gates of Tr14 and Tr15, the source of Tr14 is connected to the connection point of the drain of Tr13 and the-side input terminal of the operational amplifier 12, The source of Tr15 is connected to the + side input terminal of the operational amplifier 12. The source of Tr13 is connected to the + side power supply (VCC), and the drains of Tr14 and Tr15 are connected to the-side power supply (VDD). These Tr
13 drain, Tr14 source and operational amplifier 1
The connection point of the negative side input terminal 2 is connected to the output terminal (Y on ) 16, and the liquid crystal panel source line having the capacitance 17 is connected to the output terminal 16. As described above, one line (nth) of the sample hold / video output circuit 2 of the source driver circuit is configured.
【０００８】上記構成により、以下その動作を説明す
る。The operation of the above arrangement will be described below.
【０００９】図５は図４の１ライン分（ｎ番目）のサン
プルホールド・映像出力回路２の各要部の波形を示すタ
ンミングチャートである。FIG. 5 is a timing chart showing waveforms of each main part of the sample hold / video output circuit 2 for one line (nth) in FIG.
【００１０】図５に示すように、映像信号Ｖは映像信号
入力ライン５に加えられ、１水平期間（以下１Ｈとい
う）毎に異なる表示電圧を有している。サンプリングパ
ルス信号Ｑ1ｎはシフトレジスタ１のｎ番目の出力パル
ス信号であり、スイッチング回路６を開閉して映像信号
をサンプルホールドコンデンサ１０に充電することでサ
ンプリングするパルス信号である。また、サンプリング
パルス信号Ｑ2ｎはシフトレジスタ１のｎ番目の出力パ
ルス信号であり、スイッチング回路７を開閉してサンプ
ルホールドコンデンサ１１に充電することで映像信号を
サンプリングするパルス信号である。これらサンプリン
グパルス信号Ｑ1ｎ，Ｑ2ｎは１Ｈ毎に交互にハイレベル
のパルス信号をスイッチング回路６，７に加えている。
さらに、パルス信号Ｇ1，Ｇ2はサンプルホールドコンデ
ンサ１０，１１に充電された映像信号を映像出力回路２
ｂへ転送するためにスイッチング回路８，９にそれぞれ
加えられる制御パルス信号である。さらに、電圧Ｖ
1ｎ，Ｖ2ｎはそれぞれサンプルホールドコンデンサ１
０，１１にそれぞれかかっている電圧波形であり、映像
出力回路２ｂからの出力波形Ｙonはソースドライバ回路
からのｎ番目の出力波形である。As shown in FIG. 5, the video signal V is applied to the video signal input line 5 and has a different display voltage for each horizontal period (hereinafter referred to as 1H). The sampling pulse signal Q 1 n is the nth output pulse signal of the shift register 1 and is a pulse signal for sampling by opening and closing the switching circuit 6 and charging the video signal in the sample hold capacitor 10. The sampling pulse signal Q 2 n is the nth output pulse signal of the shift register 1 and is a pulse signal for sampling the video signal by opening / closing the switching circuit 7 and charging the sample hold capacitor 11. As the sampling pulse signals Q 1 n and Q 2 n, high-level pulse signals are alternately applied to the switching circuits 6 and 7 every 1H.
Further, the pulse signals G 1 and G 2 are the video signals charged in the sample and hold capacitors 10 and 11, respectively.
It is a control pulse signal applied to each of the switching circuits 8 and 9 for transferring to b. Furthermore, the voltage V
1 n and V 2 n are sample and hold capacitors 1 respectively
The voltage waveform applied to each of 0 and 11 and the output waveform Y on from the video output circuit 2b is the nth output waveform from the source driver circuit.
【００１１】ここで、パルス信号Ｇ1，Ｇ2は共に周期は
２Ｈであり位相は２πだけずれている。また、パルス信
号Ｇ1，Ｇ2の両方ともオフである期間ｔを設けている。
このオフ期間ｔに続くｔ1の期間は、パルス信号Ｇ1がオ
ンでパルス信号Ｇ2がオフであるから、ホールドコンデ
ンサ１０に充電されている映像情報Ｖ1ｎがスイッチン
グ回路８さらに映像出力回路２ｂを介してソースドライ
バ回路のｎ番目の出力に伝えられるとともに、ホールド
コンデンサ１１にはサンプリングパルス信号Ｑ2ｎによ
ってスイッチング回路７を介して映像情報Ｖ2ｎが充電
されてサンプリングされる。Here, the pulse signals G 1 and G 2 both have a period of 2H and a phase difference of 2π. Further, a period t in which both the pulse signals G 1 and G 2 are off is provided.
During the period t 1 following the off period t, the pulse signal G 1 is on and the pulse signal G 2 is off, so that the video information V 1 n charged in the hold capacitor 10 is transferred to the switching circuit 8 and the video output circuit. While being transmitted to the n-th output of the source driver circuit via 2b, the hold capacitor 11 is charged with the video information V 2 n via the switching circuit 7 by the sampling pulse signal Q 2 n and sampled.
【００１２】次に、オフ期間ｔに続くｔ2の期間は、パ
ルス信号Ｇ1がオフでパルス信号Ｇ2がオンであるから、
ｔ1期間にスイッチング回路９がオフでサンプリングさ
れたホールドコンデンサ１１の映像情報Ｖ2ｎがｔ2期間
にスイッチング回路９がオンでソースドライバ回路から
の出力に伝えられると共に、スイッチング回路８がオフ
でホールドコンデンサ１０にはサンプリングパルス信号
Ｑ1ｎによってスイッチング回路６を介して映像情報Ｖ1
ｎが充電されてサンプリングされる。それ以降の期間ｔ
3，ｔ4，・・・もそれぞれｔ1，ｔ2の期間と同様の動作を
繰り返す。Next, during the period t 2 following the off period t, since the pulse signal G 1 is off and the pulse signal G 2 is on,
The video information V 2 n of the hold capacitor 11 sampled while the switching circuit 9 is off during the t 1 period is transmitted to the output from the source driver circuit while the switching circuit 9 is on during the t 2 period, and the switching circuit 8 is off during the t 2 period. The hold capacitor 10 receives the video information V 1 via the switching circuit 6 by the sampling pulse signal Q 1 n.
n is charged and sampled. Period t after that
The operations similar to those in the periods of t 1 and t 2 are repeated for 3 , t 4 , ...
【００１３】さらに、ＤＩＳパルス信号は、パルス信号
Ｇ1またはパルス信号Ｇ2によりスイッチング回路８，９
がオンする直前、即ち、容量１７を有する液晶パネルの
ソースラインに映像信号Ｖを書き込む直前に液晶パネル
ソースラインの容量１７に蓄えられた電荷を基準電位
（−側電源（ＶＤＤ））に放電させるスイッチングＴｒ
１４，１５のゲートに加えられる制御パルス信号であ
る。このように、本回路構成とするにより、液晶パネル
のソースラインの容量１７に蓄えられた１Ｈ前の映像信
号Ｖの影響を受けることなく、入力された映像信号Ｖを
忠実に表示電圧出力するソースドライバ回路が実現され
る。Further, the DIS pulse signal is switched by the pulse signal G 1 or the pulse signal G 2 to the switching circuits 8 and 9.
Is turned on, that is, immediately before the video signal V is written to the source line of the liquid crystal panel having the capacitance 17, the electric charge stored in the capacitance 17 of the liquid crystal panel source line is discharged to the reference potential (-side power supply (VDD)). Switching Tr
This is a control pulse signal applied to the gates of 14 and 15. As described above, with this circuit configuration, the source that faithfully outputs the input video signal V as the display voltage without being affected by the video signal V of 1H before stored in the capacitance 17 of the source line of the liquid crystal panel. A driver circuit is realized.
【００１４】[0014]
【発明が解決しようとする課題】しかし、上記従来の構
成では、入力映像信号Ｖの電圧に関係なくすべての水平
周期毎に液晶パネルのソースラインの容量１７に蓄えら
れた電荷を、Ｔｒ１４をオンさせて基準電位である−側
電源（ＶＤＤ）に放電させた後に、次の水平期間の映像
情報を、容量１７を有する液晶パネルのソースラインに
出力していたため、ソースラインへの表示電圧出力の立
ち上がり時には、大きな充電電流を必要とし、その結果
としてソースドライバ回路の消費電力が大きくなるとい
う問題を有していた。However, in the above-mentioned conventional configuration, regardless of the voltage of the input video signal V, the electric charge stored in the capacitance 17 of the source line of the liquid crystal panel is turned on every time the Tr14 is turned on. After being discharged to the − side power supply (VDD) which is the reference potential, the video information of the next horizontal period was output to the source line of the liquid crystal panel having the capacitor 17, so that the display voltage output to the source line is changed. There is a problem that a large charging current is required at the time of rising and, as a result, the power consumption of the source driver circuit increases.
【００１５】本発明は、上記従来の問題を解決するもの
で、液晶パネルのソースラインの容量に蓄えられた電荷
を、過剰に放電させることを抑えることにより、消費電
力を抑えたソースドライバ回路を提供することを目的と
する。The present invention solves the above-mentioned conventional problem, and provides a source driver circuit in which power consumption is suppressed by suppressing excessive discharge of charges stored in the capacitance of the source line of a liquid crystal panel. The purpose is to provide.
【００１６】[0016]
【課題を解決するための手段】本発明のソースドライバ
回路は、少なくとも２水平走査期間の映像信号を１水平
走査期間毎にそれぞれサンプリングし、このサンプリン
グされた映像信号をソースラインに順次書き込むソース
ドライバ回路において、該ソースラインに出力されてい
る映像信号に対応したサンプリング映像信号電圧と、次
の水平周期の映像信号に対応したサンプリング映像信号
電圧とを比較した比較出力を得、該比較出力に基づい
て、該ソースラインへ映像信号を書き込む直前に、該前
水平走査期間の映像信号を放電するように制御する制御
部を有するものであり、そのことにより上記目的が達成
される。また、好ましくは、本発明のソースドライバ回
路における制御部は、ソースラインに出力している映像
信号に対応したサンプリング映像信号電圧と、次の１水
平走査期間の映像信号に対応したサンプリング映像信号
電圧を選択するスイッチング手段と、該スイッチング手
段で選択した両サンプリング映像信号電圧を比較し、該
ソースラインに出力されている映像信号のサンプリング
映像信号電圧が、該次の水平周期の映像信号のサンプリ
ング映像信号電圧よりも高い場合にのみ比較出力を出力
する電圧比較手段と、該電圧比較手段からの比較出力に
より、該ソースラインに映像信号を書き込む直前に、該
前水平走査期間の映像信号を放電するように制御する映
像信号放電制御手段とを有する。また、本発明のソース
ドライバ回路は、１水平走査期間の映像信号を時分割的
にサンプリングする第１サンプルホールド回路と、次の
１水平走査期間の映像信号を時分割的にサンプリングす
る第２サンプルホールド回路と、２系統の該サンプルホ
ールド回路にてサンプリングされた映像信号を順次交互
に選択して液晶パネルのソースラインへ出力する映像出
力回路と、該映像出力回路の出力部と基準電位間を導通
させる第１スイッチング手段と、２系統の該サンプルホ
ールド回路にてサンプリングされた映像信号電圧を、該
ソースラインに出力している映像信号と、次の１水平走
査期間の映像信号出力に対応させて選択する第２スイッ
チング手段と、該ソースラインに出力されている映像信
号に対応する第１サンプリング映像信号電圧と、次の１
水平周期の映像信号に対応する第２サンプリング映像信
号電圧とを比較する電圧比較回路と、該電圧比較回路の
比較結果が、該第１サンプリング映像信号電圧が第２サ
ンプリング映像信号電圧よりも高い場合にのみ、該映像
出力回路が該ソースラインに映像信号を書き込む直前に
該第１スイッチング手段を導通させるように制御する制
御回路とを有するものであり、そのことにより上記目的
が達成される。A source driver circuit of the present invention samples a video signal of at least two horizontal scanning periods every one horizontal scanning period, and sequentially writes the sampled video signal to a source line. In the circuit, a sampling video signal voltage corresponding to the video signal output to the source line and a sampling video signal voltage corresponding to the video signal of the next horizontal period are compared to obtain a comparison output, and based on the comparison output Further, it has a control unit for controlling so as to discharge the video signal in the previous horizontal scanning period immediately before writing the video signal to the source line, thereby achieving the above object. Further, preferably, the control unit in the source driver circuit of the present invention is such that the sampling video signal voltage corresponding to the video signal output to the source line and the sampling video signal voltage corresponding to the video signal of the next one horizontal scanning period. The sampling video signal voltage of the video signal output to the source line is compared to the sampling video of the video signal of the next horizontal period by comparing the sampling video signal voltage selected by the switching means with the sampling video signal voltage selected by the switching means. The voltage comparison unit that outputs a comparison output only when the voltage is higher than the signal voltage and the comparison output from the voltage comparison unit discharges the video signal in the previous horizontal scanning period immediately before writing the video signal in the source line. And a video signal discharge control means for controlling as described above. Further, the source driver circuit of the present invention includes a first sample hold circuit for time-divisionally sampling a video signal in one horizontal scanning period, and a second sample for time-divisionally sampling a video signal in the next one horizontal scanning period. A hold circuit, a video output circuit that alternately selects the video signals sampled by the two systems of sample and hold circuits and outputs the selected video signals to the source line of the liquid crystal panel, and an output section of the video output circuit and a reference potential between The first switching means for conduction and the video signal voltage sampled by the two sample hold circuits are made to correspond to the video signal output to the source line and the video signal output in the next one horizontal scanning period. Second switching means to be selected by selecting, a first sampling video signal voltage corresponding to the video signal output to the source line, 1
When the voltage comparison circuit that compares the second sampling video signal voltage corresponding to the horizontal period video signal and the comparison result of the voltage comparison circuit are such that the first sampling video signal voltage is higher than the second sampling video signal voltage. Only, the video output circuit has a control circuit for controlling the first switching means to be conductive immediately before writing the video signal to the source line, and thereby the above-mentioned object is achieved.
【００１７】[0017]
【作用】本発明においては、ソースラインへ出力されて
いる映像信号電圧と、次の水平周期の映像信号電圧とを
比較する電圧比較回路からの出力に基づいて、映像出力
回路がソースラインへ映像信号を書き込む直前に、ソー
スラインに現在出力されている映像信号電圧が、次の水
平周期の映像信号電圧より高い場合のみ、前の水平期間
にソースライン容量に蓄えられた電荷を基準電位に放電
させるため、現在出力されている映像信号電圧が、次の
水平周期の映像信号電圧より低い場合には、従来のよう
にソースライン容量に蓄えられた電荷は基準電位に放電
されずに残っており、これによって、次の水平期間の映
像情報をソースラインに書き込む際に、容量を有するソ
ースラインに出力する映像信号電圧の立ち上げ時に必要
な消費電力が低減されることになる。According to the present invention, the video output circuit outputs the video signal to the source line based on the output from the voltage comparison circuit which compares the video signal voltage output to the source line with the video signal voltage of the next horizontal period. Just before writing a signal, only when the video signal voltage currently output to the source line is higher than the video signal voltage of the next horizontal period, the charge accumulated in the source line capacitance in the previous horizontal period is discharged to the reference potential. Therefore, when the video signal voltage currently being output is lower than the video signal voltage of the next horizontal cycle, the charge accumulated in the source line capacitance remains as it is, as in the conventional case, without being discharged to the reference potential. , This reduces the power consumption required when the video signal voltage to be output to the source line having capacity is raised when the video information of the next horizontal period is written to the source line. Is will be.
【００１８】[0018]
【実施例】以下、本発明の実施例について説明する。Embodiments of the present invention will be described below.
【００１９】図１は本発明の一実施例におけるソースド
ライバ回路のサンプルホールド・映像出力回路の１ライ
ン分（ｎ番目）の構成を示す回路図であり、図４の従来
例と同様の作用・効果を奏する部材には同一の符号を付
してその説明を省略する。FIG. 1 is a circuit diagram showing the structure of one line (nth) of the sample hold / video output circuit of the source driver circuit in one embodiment of the present invention. Members having the same effect are designated by the same reference numerals, and the description thereof will be omitted.
【００２０】図１において、スイッチング回路６，８と
サンプルホールドコンデンサ１０の出力端との接続点に
接続されるスイッチング回路１８，２１、および、スイ
ッチング回路７，９とサンプルホールドコンデンサ１１
の出力端との接続点に接続されるスイッチング回路１
９，２０はそれぞれ、矢印に示すパルス信号Ｐまたはパ
ルス信号Ｇがハイレベルのときオンで、ローレベルのと
きオフとなる動作をする。このように、これらスイッチ
ング回路１８〜２１は、２系統のサンプルホールドコン
デンサ１０，１１にて充電されてサンプリングされた映
像信号電圧を、ソースラインに出力している映像信号
と、次の１水平走査期間の映像信号出力に対応させて選
択する。In FIG. 1, switching circuits 18 and 21 connected to the connection points between the switching circuits 6 and 8 and the output terminal of the sample and hold capacitor 10, and switching circuits 7 and 9 and the sample and hold capacitor 11 are connected.
Switching circuit 1 connected to the connection point with the output terminal of
Each of 9 and 20 operates so that it is turned on when the pulse signal P or the pulse signal G shown by an arrow is at a high level and is turned off when it is at a low level. As described above, the switching circuits 18 to 21 output the video signal voltage charged and sampled by the sample hold capacitors 10 and 11 of the two systems to the video signal output to the source line and the next horizontal scanning. Select according to the video signal output of the period.
【００２１】これらスイッチング回路１８，１９の出力
端子同士は結合されて、電圧比較回路２２の＋側入力端
子に接続され、スイッチング回路２０，２１の出力端子
同士は結合されて、電圧比較回路２２の−側入力端子に
接続され、その出力端子はＡＮＤ回路２３の一方入力端
子に接続されており、電圧比較回路２２は、その＋側入
力端子電圧が−側入力端子電圧より高いときにその出力
端子がハイレベルとなり、また、＋側入力端子電圧が−
側入力端子電圧より低いときその出力端子がローレベル
となる動作をする。このように、電圧比較回路２２は、
スイッチング回路１８〜２１で選択した両サンプリング
映像信号電圧を比較し、ソースラインに出力されている
映像信号のサンプリング映像信号電圧が、次の水平周期
の映像信号のサンプリング映像信号電圧よりも高い場合
にのみ比較出力を出力する。The output terminals of the switching circuits 18 and 19 are connected to each other and connected to the + side input terminal of the voltage comparison circuit 22, and the output terminals of the switching circuits 20 and 21 are connected to each other to form the voltage comparison circuit 22. It is connected to the − side input terminal, and its output terminal is connected to one input terminal of the AND circuit 23, and the voltage comparison circuit 22 outputs its output terminal when the + side input terminal voltage is higher than the − side input terminal voltage. Becomes high level and the + side input terminal voltage is-
When the voltage is lower than the side input terminal voltage, its output terminal operates at low level. Thus, the voltage comparison circuit 22
When the sampling video signal voltages selected by the switching circuits 18 to 21 are compared, and the sampling video signal voltage of the video signal output to the source line is higher than the sampling video signal voltage of the video signal of the next horizontal cycle. Only output comparison output.
【００２２】また、電圧比較回路２２からの比較出力と
ＤＩＳ信号との論理積をとるＡＮＤ回路２３の出力端は
Ｔｒ１４とＴｒ１５のゲートの接続点に接続されてお
り、パルス信号Ｇ1またはパルス信号Ｇ2によりスイッチ
ング回路８，９がオンする直前、即ち、容量１７を有す
る液晶パネルのソースラインに映像信号を書き込む直前
に、ＡＮＤ回路２３は液晶パネルソースラインの容量１
７に蓄えられた電荷を基準電位である−側電源（ＶＤ
Ｄ）にＴｒ１４を介して放電させるように制御する。以
上により、スイッチングＴｒ１４，１５のゲート信号制
御回路が構成される。Further, the output terminal of the AND circuit 23 which takes the logical product of the comparison output from the voltage comparison circuit 22 and the DIS signal is connected to the connection point of the gates of Tr14 and Tr15, and the pulse signal G 1 or the pulse signal. Immediately before the switching circuits 8 and 9 are turned on by G 2 , that is, immediately before the video signal is written to the source line of the liquid crystal panel having the capacitance 17, the AND circuit 23 sets the capacitance 1 of the liquid crystal panel source line to 1
The electric charge stored in 7 is the reference potential of the negative power supply (VD
Control is performed so that D) is discharged through Tr14. With the above, the gate signal control circuit of the switching Trs 14 and 15 is configured.
【００２３】上記構成により、以下、その動作を説明す
る。The operation of the above arrangement will be described below.
【００２４】図２は図１の１ライン分（ｎ番目）のサン
プルホールド・映像出力回路の各要部の波形を示すタイ
ミングチャートである。FIG. 2 is a timing chart showing the waveform of each main part of the sample hold / video output circuit for one line (nth) in FIG.
【００２５】図２に示すように、パルス信号Ｇ1がオン
すると同時にハイレベルとなり、パルス信号Ｇ2がオン
すると同時にローレベルとなるＧパルス信号と、このＧ
パルス信号とは逆極性のＰパルス信号とにより、電圧比
較回路２２の＋側入力端子へ入力する映像信号を選択す
るスイッチング回路１８，１９を制御するとともに、電
圧比較回路２２の−側入力端子へ入力する映像信号を選
択するスイッチング回路２０，２１を制御する。これら
２つのパルス信号Ｐ，Ｇにより選択された、ソースライ
ンに出力している映像信号に対応したサンプルホールド
コンデンサ１０または１１に充電されている映像信号電
圧と、次の１水平走査期間の映像信号出力に対応したサ
ンプルホールドコンデンサ１１または１０に充電されて
いる映像信号電圧とを電圧比較回路２２で比較する。こ
のとき、電圧比較回路２２からの比較出力電圧Ｖｃは、
現在、液晶パネルソースラインに出力している映像信号
電圧が、次の水平期間に液晶パネルのソースラインに出
力する映像信号電圧よりも高いときにのみ、ハイレベル
出力となる。さらに、この電圧比較回路２２からの比較
出力電圧ＶｃとＤＩＳ信号とをＡＮＤ回路２３で論理積
をとることにより、ＡＮＤ回路２３からの出力、即ちス
イッチングＴｒ１４，１５のゲート信号入力Ｖｇには、
液晶パネルのソースラインに出力する映像信号電圧が、
次の水平期間に液晶パネルのソースラインに出力する映
像信号電圧よりも高いときにのみ、ＤＩＳ信号のハイレ
ベルが加わることになる。As shown in FIG. 2, a G pulse signal which becomes high level at the same time as the pulse signal G 1 is turned on and becomes low level at the same time as the pulse signal G 2 is turned on, and the G pulse signal
The P pulse signal having the opposite polarity to the pulse signal controls the switching circuits 18 and 19 which select the video signal to be input to the + side input terminal of the voltage comparison circuit 22, and also controls the − side input terminal of the voltage comparison circuit 22. The switching circuits 20 and 21 that select the input video signal are controlled. The video signal voltage charged in the sample hold capacitor 10 or 11 corresponding to the video signal output to the source line, selected by these two pulse signals P and G, and the video signal in the next horizontal scanning period. The voltage comparison circuit 22 compares the video signal voltage charged in the sample hold capacitor 11 or 10 corresponding to the output. At this time, the comparison output voltage Vc from the voltage comparison circuit 22 is
Only when the video signal voltage currently output to the liquid crystal panel source line is higher than the video signal voltage output to the source line of the liquid crystal panel in the next horizontal period, the high level output is performed. Further, by ANDing the comparison output voltage Vc from the voltage comparison circuit 22 and the DIS signal with the AND circuit 23, the output from the AND circuit 23, that is, the gate signal input Vg of the switching Trs 14 and 15,
The video signal voltage output to the source line of the liquid crystal panel is
The high level of the DIS signal is applied only when the voltage is higher than the video signal voltage output to the source line of the liquid crystal panel in the next horizontal period.
【００２６】したがって、図２に示すように、ソースド
ライバ出力電圧Ｖｏｎは、液晶パネルのソースラインに
出力している映像信号電圧が、次の水平期間に液晶パネ
ルのソースラインに出力する映像信号電圧よりも高いと
きにのみ、液晶パネルのソースラインの容量１７に蓄え
られた電荷を基準電位の−側電源（ＶＤＤ）に放電す
る。これによって、現在のサンプリング映像信号電圧
が、次の水平周期のサンプリング映像信号電圧よりも低
い場合には、従来のようにソースライン容量に蓄えられ
た電荷は基準電位に放電されずに残っており、次の水平
期間の映像情報をソースラインに書き込む際の、容量を
有するソースラインに出力する映像信号電圧の立ち上げ
時に必要な消費電力を低減することができる。Therefore, as shown in FIG. 2, the source driver output voltage Von is the video signal voltage output to the source line of the liquid crystal panel during the next horizontal period. Only when the voltage is higher than that, the electric charge stored in the capacitance 17 of the source line of the liquid crystal panel is discharged to the − side power supply (VDD) of the reference potential. As a result, when the current sampling video signal voltage is lower than the sampling video signal voltage in the next horizontal cycle, the electric charge accumulated in the source line capacitance remains as it is, as in the conventional case, without being discharged to the reference potential. It is possible to reduce the power consumption required when the video signal voltage output to the source line having a capacitance is raised when the video information of the next horizontal period is written to the source line.
【００２７】[0027]
【発明の効果】以上のように本発明によれば、現在、出
力されている映像信号電圧が、次の水平周期の映像信号
電圧より高い場合にのみ、前の水平期間にソースライン
容量に蓄えられた電荷を基準電位に放電させるため、次
の水平期間の映像情報をソースラインに出力する立ち上
げ時に、必要な消費電力を低減できるソースドライバ回
路を実現することができる。As described above, according to the present invention, the source line capacitance is stored in the previous horizontal period only when the currently output video signal voltage is higher than the video signal voltage of the next horizontal period. Since the generated electric charge is discharged to the reference potential, it is possible to realize a source driver circuit that can reduce necessary power consumption at the time of starting the video information for the next horizontal period to be output to the source line.
【図１】本発明の一実施例におけるソースドライバ回路
のサンプルホールド・映像出力回路の１ライン分（ｎ番
目）の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of one line (nth) of a sample hold / video output circuit of a source driver circuit according to an embodiment of the present invention.
【図２】図１の１ライン分（ｎ番目）のサンプルホール
ド・映像出力回路の各要部の波形を示すタイミングチャ
ートである。FIG. 2 is a timing chart showing waveforms of respective main parts of the sample hold / video output circuit for one line (nth) of FIG.
【図３】従来のアクティブマトリックス型液晶表示装置
のソースドライバ回路の一例を示すブロック図である。FIG. 3 is a block diagram showing an example of a source driver circuit of a conventional active matrix type liquid crystal display device.
【図４】図３のサンプルホールド回路２ａと映像出力回
路２ｂよりなるサンプルホールド・映像出力回路２の１
ライン分（ｎ番目）の回路図である。FIG. 4 is a block diagram of a sample hold / video output circuit 2 including a sample hold circuit 2a and a video output circuit 2b in FIG.
It is a circuit diagram for a line (nth).
【図５】図４の１ライン分（ｎ番目）のサンプルホール
ド・映像出力回路２の各要部の波形を示すタンミングチ
ャートである。5 is a timing chart showing waveforms of main parts of the sample hold / video output circuit 2 for one line (nth) in FIG.
２ サンプルホールド・映像信号出力回路 ６〜９，１８〜２１ スイッチング回路 １０，１１ サンプルホールドコンデンサ １２ 演算増幅回路 １３〜１５ ｎチャンネル電界効果トランジスタ １７ ソースライン容量 ２２ 電圧比較回路 ２３ ＡＮＤ回路 2 sample and hold / video signal output circuit 6 to 9, 18 to 21 switching circuit 10, 11 sample and hold capacitor 12 operational amplifier circuit 13 to 15 n-channel field effect transistor 17 source line capacitance 22 voltage comparison circuit 23 AND circuit
Claims (3)
１水平走査期間毎にそれぞれサンプリングし、このサン
プリングされた映像信号をソースラインに順次書き込む
ソースドライバ回路において、 該ソースラインに出力されている映像信号に対応したサ
ンプリング映像信号電圧と、次の水平周期の映像信号に
対応したサンプリング映像信号電圧とを比較した比較出
力を得、該比較出力に基づいて、該ソースラインへ映像
信号を書き込む直前に、該前水平走査期間の映像信号を
放電するように制御する制御部を有するソースドライバ
回路。1. A video output to a source line in a source driver circuit for sampling video signals of at least two horizontal scanning periods for each horizontal scanning period and sequentially writing the sampled video signals to a source line. A sampling video signal voltage corresponding to the signal and a sampling video signal voltage corresponding to the video signal of the next horizontal period are compared to obtain a comparison output, and based on the comparison output, immediately before writing the video signal to the source line. A source driver circuit having a control unit for controlling so as to discharge a video signal in the previous horizontal scanning period.
している映像信号に対応したサンプリング映像信号電圧
と、次の１水平走査期間の映像信号に対応したサンプリ
ング映像信号電圧を選択するスイッチング手段と、 該スイッチング手段で選択した両サンプリング映像信号
電圧を比較し、該ソースラインに出力されている映像信
号のサンプリング映像信号電圧が、該次の水平周期の映
像信号のサンプリング映像信号電圧よりも高い場合にの
み比較出力を出力する電圧比較手段と、 該電圧比較手段からの比較出力により、該ソースライン
に映像信号を書き込む直前に、該前水平走査期間の映像
信号を放電するように制御する映像信号放電制御手段と
を有する請求項１記載のソースドライバ回路。2. The switching means for selecting the sampling video signal voltage corresponding to the video signal output to the source line and the sampling video signal voltage corresponding to the video signal in the next one horizontal scanning period. And comparing both sampling video signal voltages selected by the switching means, and the sampling video signal voltage of the video signal output to the source line is higher than the sampling video signal voltage of the video signal of the next horizontal period. In the case where the video signal is controlled to discharge the video signal in the previous horizontal scanning period immediately before the video signal is written to the source line, the voltage comparison means outputs the comparison output only when The source driver circuit according to claim 1, further comprising signal discharge control means.
サンプリングする第１サンプルホールド回路と、 次の１水平走査期間の映像信号を時分割的にサンプリン
グする第２サンプルホールド回路と、 ２系統の該サンプルホールド回路にてサンプリングされ
た映像信号を順次交互に選択して液晶パネルのソースラ
インへ出力する映像出力回路と、 該映像出力回路の出力部と基準電位間を導通させる第１
スイッチング手段と、 ２系統の該サンプルホールド回路にてサンプリングされ
た映像信号電圧を、該ソースラインに出力している映像
信号と、次の１水平走査期間の映像信号出力に対応させ
て選択する第２スイッチング手段と、 該ソースラインに出力されている映像信号に対応する第
１サンプリング映像信号電圧と、次の１水平周期の映像
信号に対応する第２サンプリング映像信号電圧とを比較
する電圧比較回路と、 該電圧比較回路の比較結果が、該第１サンプリング映像
信号電圧が第２サンプリング映像信号電圧よりも高い場
合にのみ、該映像出力回路が該ソースラインに映像信号
を書き込む直前に該第１スイッチング手段を導通させる
ように制御する制御回路とを有するソースドライバ回
路。3. A first sample and hold circuit for sampling a video signal in one horizontal scanning period in a time division manner, and a second sample and hold circuit for sampling a video signal in the next one horizontal scanning period in a time division manner. A video output circuit which sequentially and alternately selects the video signals sampled by the sample and hold circuit of the system and outputs the video signal to the source line of the liquid crystal panel; and a first electrical connection between the output section of the video output circuit and the reference potential.
A switching means, and a video signal voltage sampled by the sample hold circuit of two systems is selected in accordance with the video signal output to the source line and the video signal output in the next one horizontal scanning period. 2 switching means, a voltage comparison circuit for comparing the first sampling video signal voltage corresponding to the video signal output to the source line with the second sampling video signal voltage corresponding to the video signal of the next one horizontal period And only when the comparison result of the voltage comparing circuit indicates that the first sampling video signal voltage is higher than the second sampling video signal voltage, the first video signal is output immediately before the video output circuit writes the video signal to the source line. A source driver circuit having a control circuit for controlling the switching means to be conductive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31365194A JPH08171366A (en) | 1994-12-16 | 1994-12-16 | Source driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31365194A JPH08171366A (en) | 1994-12-16 | 1994-12-16 | Source driver circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08171366A true JPH08171366A (en) | 1996-07-02 |
Family
ID=18043879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31365194A Withdrawn JPH08171366A (en) | 1994-12-16 | 1994-12-16 | Source driver circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08171366A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440540B1 (en) * | 1996-08-16 | 2004-09-18 | 삼성전자주식회사 | Lcd with power-off discharging circuit incorporated in driving ic |
| KR100608743B1 (en) * | 2004-03-31 | 2006-08-08 | 하이맥스 테크놀러지스, 아이엔씨. | Driving apparatus in a liquid crystal display |
| KR100846605B1 (en) * | 2006-08-09 | 2008-07-16 | 삼성에스디아이 주식회사 | Electron emission display apparatus |
| US7701454B2 (en) | 2006-08-09 | 2010-04-20 | Samsung Sdi Co., Ltd. | Field emission display apparatus |
-
1994
- 1994-12-16 JP JP31365194A patent/JPH08171366A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440540B1 (en) * | 1996-08-16 | 2004-09-18 | 삼성전자주식회사 | Lcd with power-off discharging circuit incorporated in driving ic |
| KR100608743B1 (en) * | 2004-03-31 | 2006-08-08 | 하이맥스 테크놀러지스, 아이엔씨. | Driving apparatus in a liquid crystal display |
| KR100846605B1 (en) * | 2006-08-09 | 2008-07-16 | 삼성에스디아이 주식회사 | Electron emission display apparatus |
| US7701454B2 (en) | 2006-08-09 | 2010-04-20 | Samsung Sdi Co., Ltd. | Field emission display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100564275B1 (en) | LCD Display | |
| US6243066B1 (en) | Drive circuit for liquid-crystal displays and liquid-crystal display including drive circuits | |
| KR100308630B1 (en) | Active Matrix Driving Circuit and Active Matrix Liquid Crystal Display Having Same | |
| CN107464519B (en) | Shift register unit, shift register, driving method, display panel and device | |
| JPH0887897A (en) | Shift register and scan register | |
| KR20050060954A (en) | Appartus and method of driving liquid crystal display | |
| KR100341068B1 (en) | Digital-to-analogue converters, active matrix liquid crystal display using the same, and digital-to-analogue conversion method | |
| JPH02272490A (en) | Liquid crystal display device and power source unit for liquid crystal display device | |
| JPH1130974A (en) | Semiconductor for driving control for liquid crystal display device and liquid crystal display device | |
| JP2977047B2 (en) | Liquid crystal display panel drive | |
| KR100637060B1 (en) | Analog buffer and driving method thereof, liquid crystal display apparatus using the same and driving method thereof | |
| US7427880B2 (en) | Sample/hold apparatus with small-sized capacitor and its driving method | |
| JPH10260661A (en) | Driving circuit for display device | |
| JPH10171421A (en) | Picture display device, picture display method, display driving device, and electronic apparatus adopting them | |
| JPH11153982A (en) | Liquid crystal drive circuit | |
| JPH08171366A (en) | Source driver circuit | |
| JPH11296143A (en) | Analog buffer and display device | |
| JP2506582B2 (en) | Active liquid crystal display | |
| JP2849034B2 (en) | Display drive | |
| JPH07199156A (en) | Liquid crystal display device | |
| JPH1049110A (en) | Sample-hold circuit, data driver using it and flat panel display device | |
| JP2001324970A (en) | Picture display device, picture display method and display driving device and electronic equipment using the display driving device | |
| JPH07199157A (en) | Liquid crystal display device | |
| JP2001100177A (en) | Display driving device | |
| JP2002333869A (en) | Electro-optical device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |