JPH0816426A - 故障診断装置及び故障診断方法 - Google Patents

Abstract

(57)【要約】 【目的】 制御装置の原因究明の困難な障害発生時にお
いて、障害の原因推定を容易にする。 【構成】 ターゲットとなる制御装置の外面に、内部の
バス信号コネクタを設け、そこに、活線状態で着脱自在
に故障診断装置を取り付けられる様にし、故障診断装置
にはＭＰＵ、表示・操作部、ターゲット側制御装置の信
号を取り込める回路を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御装置の故障診断装
置に係わり、特に原因究明の困難な障害発生時における
障害の原因推定を容易にする技術に関するものである。
とりわけ、再現性の低い難解な、ハードウエア故障やソ
フトウエアのバグに関して、その原因を種々の角度から
探り、障害原因を追及するためのヒントを与える機能を
持たせた、制御装置に付加することのできる簡易型故障
診断装置に関するものである。

【０００２】

【従来の技術】以下、制御装置を数値制御装置とした場
合の従来例について説明する。一般に、数値制御装置の
再現性の低い難解な、ハードウエア故障やソフトウエア
のバグに関し、障害原因を追及する方法として、２つの
方法がある。

【０００３】ひとつは、ロジックアナライザを使用する
方法であり、もうひとつの方法はインサーキットエミュ
レータ（以下ＩＣＥと云う）を使用する方法である。図
１５において、１０はカードバスケット方式の制御ユニ
ット、１０１は制御ユニットに挿入されるプリント板の
一種であるＣＰＵボード、１００１は延長ボード、１０
１１はＣＰＵボード１０１上のＭＰＵ、１０１９はＩＣ
である。障害発生時には、調査者はＣＰＵボード１０１
を、延長ボード１００１のコネクタ１０１８ＡとＣＰＵ
ボード１０１背面のマザーボード（図示せず）に接続さ
れるコネクタ１０１８を嵌合させる形で制御ユニット１
０の前面側に引き出す。

【０００４】ロジックアナライザを使用する場合は、Ｍ
ＰＵ１０１１やＩＣ１０１９にロジックアナライザのプ
ローブを接続して調査を行う。ＩＣＥを使用する場合に
は、ＭＰＵ１０１１をソケットより取り外し、代わりに
ＩＣＥのプローブを接続して調査を行う。

【０００５】こうした方法が現在行われている障害原因
追及の普通の方法であり、また最も確実な方法でもあ
る。しかし、これらの方法を使うためには、ＭＰＵ１０
１１やＩＣ１０１９にプローブが接続できることが前提
条件であることはいうまでもない。さて、昨今の半導体
技術の進歩は著しく、電子部品が高集積化され数値制御
装置においても従来のカードスロット方式からたとえば
図１６に見られる実装形態が現れるようになってきた。
また、ＩＣのピン間ピッチも従来の２．５４ｍｍピッチ
から急速に狭いピッチのパッケージが使用されるように
なった。

【０００６】図１６は最近の制御ユニットの外形図であ
る。図１７はこの制御ユニットに内蔵される制御プリン
ト板を開いた図である。図１８はこの制御プリント板の
ブロック図である。図において、１０Ａは制御ユニッ
ト、１２はＭＰＵ１０１１を搭載したメインボード、１
３は数値制御装置のシステムソフトウエアとＲＡＭを搭
載したメモリボード、１４は接続コネクタを中心とした
部品を搭載した前面コネクタボード、１５は１２、１
３、１４を接続するためのフレキシブルケーブル、１４
１は操作ボード等とケーブル接続するために設けられた
接続コネクタ、１２９は制御ユニット１０Ａの左側にオ
プションプリント板を収納した拡張ユニット（図示せ
ず）を取り付けるための拡張コネクタである。

【０００７】このように構成された制御ユニット１０Ａ
を工作機械本体の制御盤（図示せず）に実装した状態で
障害原因を追及する場合の従来の障害原因追及方法を以
下に示す。 （１）コネクタ１４１に接続されている外部ケーブルを
外す。 （２）制御ユニット１０Ａを制御盤に取り付けているネ
ジ（図示せず）を緩め、制御ユニットを制御盤より取り
外す。 （３）制御ユニット１０Ａを分解し、制御ユニット１０
Ａより３種のプリント板、すなわちメインボード１２、
メモリボード１３、コネクタボード１４を取り外す。 （４）障害個所、または障害解決の糸口となる個所を推
定し、ロジックアナライザのトリガポイントと測定個所
を決めその個所に半田付けをしジャンパ線を引き出す。
そして、そのジャンパ線の先にプローブを接続する。 （５）上記（３），（２），（１）項の逆の作業をし、
制御ユニット１０Ａを制御盤に取り付ける。 （６）不具合現象が再現するまで根気よく待つ。 以上の操作により、うまくトリガがかかればさらにポイ
ントを絞り、上記（１）〜（６）の作業を繰り返す。ト
リガがかからなかった場合、上記（４）を再考して、同
じく（１）〜（６）を繰り返す。

【０００８】以上はロジックアナライザを使用する場合
であるが、ＩＣＥを使用する場合は制御ユニット１０Ａ
の左側板を外し、ＭＰＵ１０１１をソケットより取り外
し、このソケットにＩＣＥのプローブを取り付け、障害
原因を追及する。

【０００９】

【発明が解決しようとする課題】以上のように工作機械
本体の制御盤に実装した状態で障害原因を追及しようと
した場合、従来の方法の困難な点を下記に列挙する。 （１）この制御ユニットはカードスロット方式でないた
め、プリント板を外部に引き出すことができない。 （２）ＩＣは狭ピッチであるため、ロジックアナライザ
のプローブを接続するためにはＩＣにジャンパ線を半田
付けをしなければならない。この作業は数時間から場合
によっては一日以上かかる作業である。また、ＩＣが
０．５ｍｍ以下のピッチの場合には現実問題として不可
能に近い内容となる。 （３）ＭＰＵ１０１１がコスト上の理由でＱＦＰ（Ｑｕ
ａｄ Ｆｌａｔ Ｐａｃｋａｇｅ：四方にピンを有する
表面実装用フラットパッケージ）等の場合でプリント板
に直付けしてある場合や、制御ユニット１０Ａの左側に
拡張ユニットがある場合にはＩＣＥを接続することがで
きない。

【００１０】

【課題を解決するための手段】本発明の故障診断装置
は、診断される側の制御装置のマイクロプロセッサがア
クセスするアドレスを保持するラッチと前記マイクロプ
ロセッサがアクセスするアドレス領域を設定するレジス
タとラッチで保持されたアドレスがレジスタで設定され
たアドレス領域内にあるか否かを判断する比較回路とを
有する不正アドレス検出回路を備え、制御装置の外面に
コネクタを介して着脱自在としたものである。

【００１１】また、本発明の故障診断装置は、診断され
る側の制御装置のマイクロプロセッサがアクセスするア
ドレスを保持するラッチと前記マイクロプロセッサより
の書込可能アドレス領域を設定するレジスタとラッチで
保持されたアドレスがレジスタで設定されたアドレス領
域内にあるか否かを判断する比較回路とを有する不正ア
ドレス書込検出回路を備え、制御装置の外面にコネクタ
を介して着脱自在としたものである。

【００１２】さらに、本発明の故障診断装置は、診断さ
れる側の制御装置のマイクロプロセッサがアクセスする
アドレスを順次記憶するメモリ回路とメモリ回路の記憶
アドレスを指定するポインタと前記マイクロプロセッサ
のアドレス有効信号が発生されるたびにポインタを更新
する回路とアドレスエラー信号が発生したらポインタを
停止する回路と操作部の操作によりポインタを更新する
回路とを有するマイクロプロセッサのアドレス履歴回路
を備え、制御装置の外面にコネクタを介して着脱自在と
したものである。

【００１３】また、本発明の故障診断方法は、診断され
る側の制御装置の各種エラー条件とトリガ条件を故障診
断装置側の操作部により設定し、制御装置のエラーを検
出すると、制御装置側のマイクロプロセッサをホールト
し、故障診断装置側のマイクロプロセッサのバスを制御
装置側のマイクロプロセッサのバスに結合し、故障診断
装置側のマイクロプロセッサの制御により、制御装置の
表示部にエラー情報を出力することを特徴とするもので
ある。

【００１４】また、本発明の故障診断方法は、診断され
る側の制御装置の各種エラー条件とトリガ条件を制御装
置に接続された設定装置により設定し、制御装置のエラ
ーを検出すると、制御装置側のマイクロプロセッサをホ
ールトし、故障診断装置側のマイクロプロセッサのバス
を制御装置側のマイクロプロセッサのバスに結合し、故
障診断装置側のマイクロプロセッサの制御により、制御
装置に接続された表示装置にエラー情報を出力すること
を特徴とするものである。

【００１５】

【作用】本発明の故障診断装置によれば、制御装置の外
面にコネクタを介して着脱自在の故障診断装置に備えら
れたラッチは診断される側の制御装置のマイクロプロセ
ッサがアクセスするアドレスを保持する。故障診断装置
に備えられたレジスタは、前記マイクロプロセッサがア
クセスする事が許されるアドレス領域を設定する。そし
て、比較回路は前記マイクロプロセッサのアクセスする
アドレスが更新される度に、ラッチに保持された現在の
アドレスと、レジスタで保持された有効アドレスを比較
し、前記マイクロプロセッサのアクセスするアドレスが
正常な領域内にあるか否かを判断する。

【００１６】また、本発明の故障診断装置によれば、制
御装置の外面にコネクタを介して着脱自在の故障診断装
置に備えられたラッチは診断される側の制御装置のマイ
クロプロセッサがアクセスするアドレスを保持する。故
障診断装置に備えられたレジスタは、前記マイクロプロ
セッサが書き込みを許されるアドレス領域を設定する。
そして、比較回路は前記マイクロプロセッサのアクセス
するアドレスが更新される度に、ラッチに保持された現
在のアドレスと、レジスタで保持された有効アドレスを
比較し、前記マイクロプロセッサの書き込みをするアド
レスが正常な領域内にあるか否かを判断する。

【００１７】さらに、本発明の故障診断装置によれば、
制御装置の外面にコネクタを介して着脱自在の故障診断
装置に備えられたアドレス履歴回路に備えられたメモリ
回路は診断される側の制御装置のマイクロプロセッサの
アクセスするアドレスを順次記憶する。前記アドレス履
歴回路に備えられたポインタは、前記マイクロプロセツ
サのアドレス有効信号が発生する度に更新され、前記メ
モリ回路の記憶アドレスを指定する。前記アドレス履歴
回路に備えられたポインタ停止回路は、請求項１、請求
項２の方法で発生されたアドレスエラー信号により、ポ
インタ更新を停止する。ポインタ更新停止後は、前記故
障診断装置に備えられた操作部による操作により、ポイ
ンタ更新を実施し前記マイクロプロセッサのアクセスア
ドレス履歴が、前記故障診断装置に備えられた表示装置
に表示される。

【００１８】また、本発明の故障診断方法によれば、故
障診断装置に備えられたトリガ条件発生回路は、診断さ
れる側の制御装置の各種信号を前記故障診断装置に取り
込み、故障診断装置の操作部によりこれらの信号の組み
合わせによりトリガ条件を設定する。このトリガ条件は
ロジックアナライザやオシロスコープのトリガ条件とし
て利用できる。前記故障診断装置は、発生されたアドレ
スエラー信号等の各種エラー信号によりどの信号を利用
するか操作部により設定し、その選択されたエラー信号
により制御装置側のマイクロプロセッサをホールトし、
故障診断装置側のマイクロプロセッサのバスを制御装置
側のマイクロプロセッサのバスに結合し、故障診断装置
側のマイクロプロセッサの制御により、制御装置の表示
部にエラー情報を出力し表示する。

【００１９】また、本発明の故障診断方法によれば、故
障診断装置に備えられたトリガ条件発生回路は、診断さ
れる側の制御装置の各種信号を前記故障診断装置に取り
込み、制御装置の操作部によりこれらの信号の組み合わ
せによりトリガ条件を設定する。このトリガ条件はロジ
ックアナライザやオシロスコープのトリガ条件として利
用できる。前記故障診断装置は、発生されたアドレスエ
ラー信号等の各種エラー信号によりどの信号を利用する
か制御装置側の操作部により設定し、その選択されたエ
ラー信号により制御装置側のマイクロプロセッサをホー
ルトし、故障診断装置側のマイクロプロセッサのバスを
制御装置側のマイクロプロセッサのバスに結合し、故障
診断装置側のマイクロプロセッサの制御により、制御装
置側の表示装置にエラー情報を出力し表示する。

【００２０】

【実施例】

実施例１ 図１は本発明の実施例１に係る故障診断装置を表すブロ
ック図である。１０Ｂはターゲットとなる数値制御装置
の制御ユニットであり、１０１１はマイクロプロセッサ
ＭＰＵ１、１０１１１はＭＰＵ１にアドレスバス、デー
タバス、コントロール信号等よりなるＭＰＵ１用の入出
力バスである。１４２、１４３は故障診断装置を接続す
るために新たに設けられたコネクタである。１１は制御
ユニット１０Ｂに内蔵される安定化電源（以下ＡＶＲと
云う）、８１５ＡはＡＣ入力コネクタである。８は故障
診断装置であり、８０１は故障診断装置８を制御するマ
イクロプロセッサであるＭＰＵ２、８０１１はアドレス
バス、データバス、コントロール信号等よりなるＭＰＵ
２用の入出力バスであるる

【００２１】１０１１ＡはＭＰＵ１用のソケットで、Ｉ
ＣＥのプローブを接続しプログラムをトレースしたり、
アダプタ（図示せず）を介してロジックアナライザのプ
ローブやオシロスコープのプローブを接続し波形観測を
する。８０２は不正アドレスアクセス検知回路で、数値
制御装置が思いがけない使われ方をされたりソフトウエ
アのバグ等で、ＭＰＵ１が本来ありえないメモリアドレ
スやＩ／Ｏアドレスをアクセスした場合、これを検出す
るものである。８０３は不正アドレス書込検知回路で、
数値制御装置が思いがけない使われ方をされたりソフト
ウエアのバグ等で、ＭＰＵ１が本来ありえないメモリア
ドレスやＩ／Ｏアドレスに誤って書き込みをした場合、
例えば、割り込みテーブルの入っている領域を書き込ん
だ場合等に、これを検出するものである。

【００２２】８０４はＩＣ不良やハードウエアのタイミ
ングマージン不足等で、ＭＰＵ１がある領域をアクセス
しても確認信号（以下ＡＣＫ信号という）が返らない場
合とか、そもそもアドレスマップ上で割り付けてない領
域をアクセスしてＡＣＫ信号が返らない場合、これを検
出するＡＣＫ信号時間監視回路である。アクセスアドレ
ス履歴回路８０５は上述のようにソフトウエアのバグや
ハードウエア故障が発生する直前の、ＭＰＵ１のアクセ
スしたアドレスを記憶するアクセスアドレス履歴回路で
ある。８０６は単にＭＰＵ１用バス１０１１１信号をＭ
ＰＵ２側で観測するためのバッファである。８０７はロ
ジックアナライザやオシロスコープでの観測用のトリガ
を作成するトリガ条件作成回路であり、８０７０１はト
リガ端子である。８１０はＭＰＵ２のプログラムが入っ
ているＲＯＭ、８１１はＲＡＭ、８１２は表示・操作部
である。

【００２３】８０８、８０９、８１３、８１４は若干高
度な用途に使用されるものであり、８０８はＭＰＵ１の
バス信号１０１１１の波形測定のために設けられ、表示
・操作部８１２と共にディジタルオシロスコープ機能を
構成するバス波形検出回路である。８０９は障害発生時
のＡＣ入力波形を記憶する電源モニタ回路である。８１
３は障害がソフトウエアに起因する場合において数値制
御装置の制御ユニット１０Ｂのシステムソフトウエアを
変更するとき、新規ソフトウエアが入っているＩＣカー
ドを装着するためのＩＣカードインタフェース（以下Ｉ
ＣカードＩ／Ｆと云う）である。８１４は障害が発生し
た場合の障害原因追及のヒントを提供するために設けら
れた周囲温度検出回路である。８１５ＢはＡＣ入力用コ
ネクタである。

【００２４】図２は図１の不正アドレスアクセス検知回
路８０２の具体例を示すブロック図である。８０２１は
現在アクセスしているアドレスを保持するラッチ、８０
２２Ａ、８０２２Ｂは比較器たるコンパレータである。
８０２３Ａと８０２３Ｂはアドレス領域を設定するため
のレジスタで、８０２３Ａは上限レジスタ、８０２３Ｂ
は下限レジスタである。ここでは説明を簡単にするた
め、上限レジスタと下限レジスタを各１個としたが、一
般的には複数個存在する。８０２４はＯＲ回路、８０２
５はフリップフロップ回路、８０２６はバッファであ
る。

【００２５】図３は図１の不正アドレス書込検知回路８
０３の具体例を示すブロック図である。８０３１は現在
アクセスしているアドレスを保持するラッチ回路、８０
３２Ａ、８０３２Ｂは比較器たるコンパレータである。
８０３３Ａと８０３３Ｂはアドレス領域を設定するため
のレジスタで、８０３３Ａは上限レジスタ、８０３３Ｂ
は下限レジスタである。ここでは説明を簡単にするた
め、上限レジスタと下限レジスタを各１個としたが、一
般的には複数個存在する。８０３４はＮＡＮＤ回路、８
０３５はフリップフロップ回路、８０３６はバッファ、
８０３７はＯＲ回路である。

【００２６】図４は図１のＭＰＵ１のアクセスアドレス
履歴回路８０５の具体例を示すブロック図である。８０
５１はアクセスアドレスを記憶するためのＲＡＭであ
る。８０５２はＲＡＭ８０５１のデータがＭＰＵ１側か
ら書き込まれると共に、ＭＰＵ２側から読み出されるた
め、データの競合を防ぐ目的で設けられたバッファであ
る。８０５３はＲＡＭ８０５１のアドレスを発生するた
めのカウンタである。８０５４はＯＲ回路、８０５６は
ＡＮＤ回路である。８０５７はエラーが発生した場合に
アドレス履歴を続ける事を停止する条件のために設けら
れたＯＲ回路である。８０５８はＭＰＵ２側からＲＡＭ
８０５１に記憶保持されたＭＰＵ１のアクセスアドレス
を読み出すために設けられたパルス発生回路である。８
０５９はインバータである。

【００２７】図５は図１のトリガ条件作成回路８０７の
具体例を示すブロック図である。８０７１はＭＰＵ１よ
りの信号線の内一つの信号Ｓ１をトリガ条件として適用
するか否かを決定する１信号トリガ条件決定回路であ
る。８０７１１は、Ｓ１のトリガ条件として、Ｈｉｇｈ
を適用するか、Ｌｏｗを適用するか、トリガ条件にしな
いかをＭＰＵ２側で決定するためのラッチ回路である。
８０７１２、８０７１３はＡＮＤ回路、８０７１４はイ
ンバータである。８０７１はＭＰＵ１よりの信号線の個
数に対応してｎ個ある。８０７１５はＯＲ回路である。

【００２８】図６は本発明の実施例１に係る制御ユニッ
ト１０Ｂの外形図である。

【００２９】図７は故障診断装置８を制御ユニット１０
Ｂの外面たる前面に主にコネクタを介して活線状態で着
脱自在に取り付けた状態を示す図である。８１２１は表
示画面、８１２２はＫＥＹである。

【００３０】図８は本発明の実施例１に係る制御ユニッ
ト１０Ｂのブロック図である。従来例の図１８に対し
て、ＭＰＵ１用ソケット１０１１Ａと故障診断装置用コ
ネクタ１４２がコネクタボード１４に増設されている。
１２８はロータリスイッチである。

【００３１】図９は数値制御装置を使用したシステムの
一般的な構成を説明するブロック図である。１は数値制
御装置、２０は操作ボード、３０はサーボＡＭＰ、４０
は機械、４０１はモータ、４０２は接点入力、４０３は
接点出力、５１はＲＳ−２３２／４２２入出力機器、５
２は２次メモリ、５３は計算機、５４はシーケンサ、５
５はネットワーク上の各種機器である。

【００３２】図１０は難解な障害の代表的な要因を示す
表である。図１１はターゲット状態表示画面である。図
１２は設定メニュー画面である。

【００３３】次に動作について説明する。数値制御装置
１が通常運転中に突然システムダウンしたとする。そし
て、システムダウンの頻度が極めて低く、制御ユニット
１０Ｂを持ち帰って調査してもその障害となる現象が再
現できないとする。持ち帰り調査で再現出来ない理由
は、ハードウエア要因の場合、制御ユニット１０Ｂの置
かれる環境条件が、機械に組み込まれた状態と持ち帰っ
た場所の状態とで異なること、ソフトウエア要因の場
合、操作ボード２０の操作や接点入力４０２の入力条件
に関して持ち帰った場所では全く同じ条件が再現できな
い事、持ち帰った場所で作成する加工プログラムは障害
となる現象が発生しない場合があること等による。

【００３４】ソフトウエア要因であれ、ハードウエア要
因であれ、先ず、障害発生時における情報入手が必要で
ある。具体的には、制御ユニット１０Ｂにおける信号線
がどういう状態であるかという事を把握する必要があ
る。調査者は、故障診断装置８を制御ユニット１０Ｂの
接続コネクタ１４２、１４３に取り付ける。この時、コ
ネクタ１４３の方が１４２より先に接続されるような構
造になっているものとする。すると、信号線よりグラウ
ンドが先に接続されるため活線状態でも故障診断装置８
を取り付けることができる。そして、故障診断装置８の
リセットキー（図示せず）を押し、故障診断装置８を動
作させる。すると、故障診断装置８を動作させるプログ
ラムが入っているＲＯＭ８１０がＲＵＮする。

【００３５】ＭＰＵ２は、図１のバッファ８０６を介し
て、コネクタ１４２にて接続されているターゲット側の
信号線の状態をＲｅａｄする。この信号線中の信号とは
ＭＰＵ１のアドレス信号、データ信号、割り込み信号で
あるＩＴ１、ＩＴ２、ＩＴ３等、コントロール信号であ
るＲＤ信号、ＷＲ信号、ＡＣＫ信号等、他にクロック信
号、リセット信号等である。要するに、障害が発生した
場合に障害原因追及の手がかりになる信号すべてをコネ
クタ１４２に接続しておけばよい。そして、表示・操作
部８１２の表示画面に図１１の「１．信号状態表示」に
示すように表示する。

【００３６】次いで、ＭＰＵ２は不正アドレス検知回路
８０２、不正アドレス書き込み検知回路８０３、ＡＣＫ
信号時間監視回路８０５にアクセスし、エラーが発生し
てないかチェックするが、今の場合はリセット直後であ
るから、エラー発生はないため、図１１の「２．Ｅｒｒ
ｏｒ表示」に示すように、“なし”と表示する。

【００３７】次いで、ＭＰＵ２はアクセスアドレス履歴
回路８０５にアクセスするが、同じくリセット直後のた
め、「３．アクセスアドレス履歴」に示すように“＄０
０００”と表示する。

【００３８】次いで、ＭＰＵ２は電源モニタ回路８０９
にアクセスし、「４．ＡＣ入力表示」に示すように、現
在のＡＣ電圧とリセット直後から現在までの最大サージ
電圧を表示する。

【００３９】次いで、ＭＰＵ２は周囲温度検出回路８１
４をアクセスし、「５．周囲温度」に示すように現在の
周囲温度を表示する。

【００４０】ところで、今の場合、ターゲット側で障害
が発生した後に故障診断装置８を取り付けたのであるか
ら、図１１で意味のある表示は「１．信号状態表示」の
みである。この情報だけでも、一応システムダウンした
状態がどうなっているかわかる。そして、存在するアド
レスをアクセスしているにも関わらずＡＣＫ信号が返っ
てこない場合は、９：１位の割合でハードウエアを疑
う。存在しないアドレスをアクセスした場合は７：３位
の割合でソフトウエアを疑う。

【００４１】先ず、ソフトウエア要因と考えられる場合
の追跡調査の方法を示す。ソフトウエア要因は色々考え
られ、代表的な例を図１０に示すが、例えば、割り込み
テーブルへ不正にデータが書き込まれ、割り込みが発生
した場合に全く誤ったアドレスにジャンプした場合が考
えられる。また、ソフトウエアのバグで、不正アドレス
をＲｅａｄ、Ｗｒｉｔｅしたり、不正アドレスへジャン
プしたりした場合が考えられる。

【００４２】表示・操作部８１２の特定のキーを押すと
図１２の設定メニュー画面になる。不正アドレスアクセ
スを検出するため、「１．不正アドレスアクセス」の下
限１の所へカーソルを移動させ、存在するアドレスの下
限を入力する。次ぎに、上限を入力する。存在するアド
レス領域は連続領域とは限らないため、下限２、上限２
等等、全ての領域を入力する。

【００４３】ここでは、簡単のため、存在するアドレス
領域が連続しているとする。図２において、下限レジス
タ８０２３Ｂと上限レジスタ８０２３Ａに前記の数値が
書き込まれる。たとえば、アドレス存在領域が＄０番地
から＄７ＦＦＦ番地とすると、下限は０、上限は７ＦＦ
Ｆである。設定後、数値制御装置１を立ち上げ直し、通
常運転する。勿論、数値制御装置１の運転状態で設定し
てもよい。そして、障害が発生して、図８のＲＡＭ１３
２に入っている割り込みテーブルを壊してしまって、存
在しないアドレスへ飛んでいったとする。図２のラッチ
８０２１には、ＭＰＵ１のアドレスバス信号が入力され
常に最新のＭＰＵ１アドレスが保持される。例えば、こ
のアドレスが上限を越えたとするとコンパレータ８０２
２ＡのＡ＞Ｂ端子はＨとなりＯＲ８０２４を通ってフリ
ップフロップ８０２５をＯＮする。すると、不正アドレ
スアクセスエラーが出力されバッファ８０２６を介して
ＭＰＵ２が読み込み、あるいは割り込みにてＭＰＵ２が
割り込みルーティンに入り、図１１の「２．Ｅｒｒｏｒ
表示」に、”不正アドレスアクセスＥｒｒｏｒ”と表示
される。同時に図１のアクセスアドレス履歴回路８０５
に入力され、これ以上アドレスを履歴するのを停止す
る。

【００４４】図４においては、ＭＰＵ１のアドレスバス
信号がバッファ８０５２を介して、メモリ回路たるＲＡ
Ｍ８０５１のデータ端子に入力され、アドレス確定信号
ＡＬＥ信号によってＲＡＭ８０５１にＷｒｉｔｅされ
る。この時ＲＡＭ８０５１のどのアドレスに書き込まれ
るかは、ポインタたるカウンタ８０５３により決まり、
このカウンタ８０５３はＡＬＥ信号が来る度にＵＰし、
次々に上位アドレスにＭＰＵ１のアクセスアドレスが記
憶される。この履歴が停止されるのはＯＲ８０５７へ不
正アドレスアクセスエラー、不正アドレス書込エラー、
ＡＣＫ信号タイムアウトエラーの何れかの信号が入力さ
れた場合である。このアクセスアドレスは図１１の
「３．アクセスアドレス履歴」に例えば、“＄９００
０”と表示される。

【００４５】これより前のアドレスは、ＫＥＹ８１２２
の操作により表示することができる。前アドレスに対応
したＫＥＹ８１２２を押すと図４のＤＯＷＮパルスがパ
ルス発生回路８０５８より出力され、カウンタ８０５３
をカウントダウンし、現在の一つ前のＭＰＵ１のアクセ
スアドレスをＭＰＵ２のデータバスに出力し、図１１の
表示画面８１２１の「３．アクセスアドレス履歴」に表
示する。後アドレスについても同様である。このアクセ
スアドレス履歴をプログラムリストと照合すれば、どの
メモリ番地まで正しく動作し、どこからおかしくなった
かわかる。勿論これだけで、プログラムの不正個所が判
明するわけではないが、大きな手がかりとなる。

【００４６】次いで、不正アドレス書込み検出について
説明する。不正アドレス書込みを検出するためには、数
値制御装置１を通常運転開始した後、設定を行う。その
理由は、通常、割り込みテーブルは通常図８のＲＡＭ１
３２に数値制御装置１の立ちあげ後にシステムＲＯＭ１
３１から転送されるためである。

【００４７】不正アドレス書込みを検出するため、図１
２の「２．不正アドレス書込」の下限１の所へカーソル
を移動させ、書き込み保護するアドレスの下限を入力す
る。次ぎに、上限を入力する。書き込み保護するアドレ
ス領域は連続領域とは限らないため、下限２、上限２等
等、全ての領域を入力する。ここでは、説明を簡単にす
るため、書き込み保護するアドレス領域が連続している
とする。図３において、下限レジスタ８０３３Ｂと上限
レジスタ８０３３Ａに前記の数値が書き込まれる。そし
て、不具合が発生して、図８のＲＡＭ１３２に入ってい
る割り込みテーブルを壊したとする。

【００４８】図３のラッチ８０３１には、ＭＰＵ１のア
ドレスバス信号が入力され常に最新のＭＰＵ１アドレス
が保持される。例えば、このアドレスが下限レジスタ８
０３３Ｂと上限レジスタ８０３３Ａの間とするとコンパ
レータ８０３２ＡのＡ≦Ｂ端子はＨ、コンパレータ８０
３２ＢのＡ≧Ｂ端子もＨとなりＮＡＮＤ８０３４、ＯＲ
８０３７を通ってフリップフロップ８０３５をＯＮす
る。すると、不正アドレスアクセスエラーが出力されバ
ッファ８０３６を介して図１１の「２．Ｅｒｒｏｒ表
示」に、“不正アドレス書き込みＥｒｒｏｒ”と表示さ
れる。同時に図１のアクセスアドレス履歴回路８０５に
入力され、これ以上アドレスを履歴するのを停止する。
後は、アドレスアクセスエラーが発生した場合と同様、
アドレスアクセス履歴とプログラムリストを照合して、
プログラムの障害個所を探す。

【００４９】次いで、ハードウエア要因と推定される場
合の障害原因追及について説明する。部品不良または部
品の使い方のマージン不足に関しては温度依存性が大き
いが、再現性の低い難解な障害の場合、要因はこれだけ
ではなく、特定のアドレスから特定のアドレスをアクセ
スした場合のみ大きくなる信号線のクロストーク、リン
ギング、反射等の要因が入り混じっており、ひとつの要
因だけの場合は少ない。従って、障害の発生した制御ユ
ニットを持ち帰って再現させようと思っても、環境条件
も異なるし、機械に組込まれた状態と同様のプログラム
は入っていないし、電源事情も異なるし、等々の理由に
よりなかなか障害を再現させることは出来ない。

【００５０】先ず、簡単な例として、部品不良により、
ＩＣをアクセスした時の応答信号が返ってこない、ある
いは非常に遅れて返ってくる場合を想定した障害原因追
及について説明する。表示・操作部８１２のＫＥＹ８１
２２を押して図１２の設定メニュー画面を表示させ、
「３．ＡＣＫ信号タイムアウト時間設定」にカーソルを
移動させ、設定時間を越えてもＡＣＫ信号が返らないと
エラーにする時間を設定する。図１にて、例えば周囲温
度が上昇しすぎて、ＩＣの内部回路が誤動作してＡＣＫ
信号が返らないか、温度が下がるまで返らないとする。
すると、ＡＣＫ信号時間監視回路８０４がＡＣＫ信号タ
イムアウトエラーを出力し、アクセスアドレス履歴回路
８０５の動作を停止する。そして、ＭＰＵ２は図１１の
「２．Ｅｒｒｏｒ表示」に「ＡＣＫ信号タイムアウトＥ
ｒｒｏｒ」と表示する。勿論、「４．ＡＣ入力表示」、
「５．周囲温度表示」も同時に表示される。このエラー
表示とアクセスアドレス履歴より、どのＩＣをアクセス
したときに障害が発生したか判断できる。

【００５１】次に、部品不良でなくクロストークの場合
においても、これらの情報は役立つ。もし、ＡＣＫ信号
が返らなければ、「１．信号状態表示」は障害発生時の
状態をそのまま保持しているので、そのＩＣをアクセス
した状態がＲｅａｄであるかＷｒｉｔｅであるか、また
書き込みまたは読みだしデータが何であるかわかる。ク
ロストークは、バス幅が広く、同時に多くのｂｉｔが同
一状態に変化した場合に最も発生しやすい。従って、
「１．信号状態表示」のデータが、“ＦＦＦＦＦＦＦ
Ｆ”とか、“００００００００”のような場合や、それ
に近い状態の場合、クロストークは大いに考えられる。

【００５２】実施例１では、図１にてアクセスアドレス
履歴回路８０５のみで、データアクセス履歴回路は入っ
てないが、同様の回路で構成できる。図４におけるＭＰ
Ｕ１アドレスバスの代わりにＭＰＵ１データバスとし、
ＭＰＵ１ ＡＬＥ信号の代わりにＷＲ信号とＲＤ信号を
ＯＲしたものにすればよい。そうすれば、データが、
“００００００００”から、“ＦＦＦＦＦＦＦＦ”に変
化したとき、不具合が発生したらクロストークの可能性
は極めて濃厚になる。

【００５３】最後に、以上の方法で原因を推定したとし
ても、原因を確定させるのには、やはり、ロジックアナ
ライザやオシロスコープが必要になる。ところが、従来
例で示したように、狭ピッチの面実装ＩＣを使用した、
カードスロット方式でない小型の制御ユニットにおい
て、例えば、ＭＰＵ１に３２ｂｉｔＭＰＵを使用した場
合とか、６４ｂｉｔＭＰＵを使用した場合などは、ロジ
ックアナライザのプローブを接続することは不可能に近
い。こうした場合でも、トリガ条件さえ与えてやれば見
たい信号は数本で済ませられることも多い。図１のトリ
ガ条件作成回路８０７はこの目的で使用される。

【００５４】図５において、ＭＰＵ１よりの信号線Ｓ１
からＳｎのそれぞれに対して、ＭＰＵ２よりトリガ条件
を設定する。Ｓ１からＳｎは実際には、アドレスバス信
号、データバス信号、割り込み信号ＩＴ１、ＩＴ２、Ｉ
Ｔ３、ＲＤ信号、ＷＲ信号、ＡＣＫ信号等である。図１
２の「４．トリガ条件設定」にカーソルを移動し、上記
アドレスバス信号、データバス信号、割り込み信号ＩＴ
１、ＩＴ２、ＩＴ３、ＲＤ信号、ＷＲ信号、ＡＣＫ信号
等にＨで有効な場合は、“１”をＬで有効な場合は、
“０”を、考慮しない場合は、“Ｘ”をインプットす
る。すると、図５において、信号線一本一本の単位でラ
ッチ８０７１１に入力される。

【００５５】Ｓ１、Ｓ２、Ｓ３、Ｓ４が有効でそれ以外
は無効で、トリガ条件がＬＨＬＨとすると、Ｓ１ラッチ
８０７１１には、‘０’がＨとなり、Ｓ２ラッチには、
“１”が、Ｓ３ラッチには、“０”が、Ｓ４ラッチには
“１”が、それ以外のラッチには、“Ｘ”がＨとなる。
すると、Ｓ１、Ｓ２、Ｓ３、Ｓ４がＬＨＬＨの時のみＡ
ＮＤ８０７２の出力がＨとなり、図１のトリガ端子８０
７１にＨｉｇｈレベルの信号が出力される。この信号を
ロジックアナライザやオシロスコープのトリガ入力とし
て使用すればよい。

【００５６】次に、バス波形検出回路８０８の動作につ
いて説明する。バス波形検出回路８０８の内部は、高速
Ａ／Ｄ変換器（図示せず）、高速メモリ（図示せず）、
トリガ回路（図示せず）よりなるいわゆるディジタルオ
シロスコープの論理回路部である。表示・操作部８１２
と共にディジタルオシロスコープを構成する。

【００５７】次に、ソフトウエアの原因において、障害
個所が分かり、システムＲＯＭ１３１に入っているソフ
トウエアを更新する方法について述べる。簡単のためシ
ステムＲＯＭ１３１は電気的に書換可能なＥＥＰＲＯＭ
かフラッシュＲＯＭとする。新規ソフトウエア（以下Ｓ
／Ｗ１と云う）とＲＯＭカスタマイザー用ソフトウエア
（以下Ｓ／Ｗ２と云う）の入ったＩＣカード（図示せ
ず）をＩＣカードＩ／Ｆ８１３に挿入し、ロータリスイ
ッチ１２８を通常のシステム運転と別の位置に設定し、
制御ユニット１０Ｂを再度立ち上げる。すると、ＭＰＵ
１ １０１１はＩＣカードＩ／Ｆ８１３をアクセスしＳ
／Ｗ１とＳ／Ｗ２を読み込みＲＡＭ１３２に一旦蓄え
る。そして、読み込み完了後、制御をＲＡＭ１３２に入
っているＳ／Ｗ２に渡し、まずシステムＲＯＭ１３１を
消去する。次いで、ＲＡＭ１３２に入っているＳ／Ｗ１
をシステムＲＯＭ１３１に書き込む。ＲＯＭ１３１への
書き込み終了後、ロータリスイッチ１２８を元に戻し、
数値制御装置１を再度立ち上げ通常のシステム運転を実
施する。

【００５８】実施例２ 制御装置は通常、機械の強電盤に納められ、ドアインタ
ロック装置のついている場合も多く、作業者の安全対策
のため電源を落とさなければ扉を開くことができない場
合がある。実施例１では設定と表示に故障診断装置の表
示・操作部８１２を使用したが、実施例２ではエラーの
発生した場合における表示に関して制御装置の操作ボー
ドを使用する。

【００５９】図１３は、本発明の実施例２に係る故障診
断装置を表すブロック図である。ここで簡単のためＭＰ
Ｕ２とＭＰＵ１は同一種類のマイクロプロセッサとす
る。８１７はＭＰＵ２のバス信号線をＭＰＵ１用バス１
０１１１に出力するためのバッファ、８１８はＭＰＵ１
をホールトしＭＰＵ１よりのバスをトライステイトにす
ると共に、バッファ８１７をイネイブルにするためのＨ
ＡＬＴ信号である。

【００６０】不正アドレスアクセスエラー、不正アドレ
ス書込エラー、ＡＣＫ信号タイムアウトエラーが発生す
るとＯＲ８１９を介してＭＰＵ２に割り込みをかける。
この割り込みによりＭＰＵ２はＭＰＵ１にＨＡＬＴ信号
を出力しＭＰＵ１をホールトしバスをトライステイトに
すると同時に、バッファ８１７をイネイブルにしＭＰＵ
２のバスをＭＰＵ１用バス１０１１１に結合させる。そ
して、ターゲット状態表示を図９の操作ボード２０にて
表示する。

【００６１】実施例３ 実施例１及び実施例２では故障診断装置に表示・操作部
を有しているが、実施例３では、全ての操作において制
御装置付属の操作ボード２０を使用する。図１４は、本
発明の実施例３に係る故障診断装置を表すブロック図で
ある。ここで説明を簡単にするためＭＰＵ２とＭＰＵ１
は同一種類のマイクロプロセッサとする。８１７はＭＰ
Ｕ２のバス信号線をＭＰＵ１用バス１０１１１に出力す
るためのバッファ、８１８はＭＰＵ１をホールトしＭＰ
Ｕ１よりのバスをトライステイトにすると共に、バッフ
ァ８１７をイネイブルにするためのＨＡＬＴ信号であ
る。

【００６２】８０２Ａ、８０３Ａ、８０４Ａ、８０５Ａ
はそれぞれ図１の８０２、８０３、８０４、８０５に相
当するものであるが、設定をＭＰＵ２側より行うのでは
なくＭＰＵ１側より行う点が異なる。例えば、図２にお
いては上限レジスタ８０２３Ａ、下限レジスタ８０２３
ＢはＭＰＵ２データバスに接続されＭＰＵ２側より設定
していたが、実施例３ではＭＰＵ１側に接続する。

【００６３】不正アドレスアクセスエラー、不正アドレ
ス書き込みエラー、ＡＣＫ信号タイムアウトエラーが発
生するとＯＲ８１９を介してＭＰＵ２に割り込みをかけ
る。この割り込みによりＭＰＵ２はＭＰＵ１にＨＡＬＴ
信号を出力しＭＰＵ１をホールトしバスをトライステイ
トにすると同時に、バッファ８１７をイネイブルにしＭ
ＰＵ２のバスをＭＰＵ１用バス１０１１１にぶつける。
そして、ターゲット状態表示を図９の操作ボード２０に
て表示する。尚、上記実施例では制御装置を数値制御装
置としたが、これに限るものではない。

【００６４】

【発明の効果】本発明の故障診断装置によれば、制御装
置に特別の回路を付加することなく、あるいは制御装置
を分解して測定機器を制御装置に接続することなく、容
易な方法で不正アドレスアクセスが検出でき、障害原因
追及のてがかりを得ることが可能になる。

【００６５】また、本発明の故障診断装置によれば、制
御装置に特別の回路を付加することなく、あるいは制御
装置を分解して測定機器を制御装置に接続することな
く、容易な方法で不正アドレス書き込みが検出でき、障
害原因追及のてがかりを得ることが可能になる。

【００６６】さらに、本発明の故障診断装置によれば、
制御装置に特別の回路を付加することなく、あるいは制
御装置を分解して測定機器を制御装置に接続することな
く、容易な方法でアドレスアクセス履歴が検出でき、ト
ラブルシューティングのてがかりを得ることが可能にな
る。

【００６７】また、本発明の故障診断方法によれば、不
具合発生時の表示に制御装置の操作ボードを使用するの
で、制御装置の収納された、安全対策のため通常ドアイ
ンタロック装置のついた強電盤の扉を開く必要がない。

【００６８】また、本発明の故障診断方法によれば、設
定と不具合発生時の表示に制御装置の操作ボードを使用
するので、制御装置の収納された、安全対策のため通常
ドアインタロック装置のついた強電盤の扉を開く必要が
ない事に加え、故障診断装置が小型かつ安価にできる。

【図面の簡単な説明】

【図１】本発明の実施例１に係る故障診断装置を表すブ
ロック図である。

【図２】不正アドレスアクセス検知回路の具体例を示す
ブロック図である。

【図３】不正アドレス書き込み検知回路の具体例を示す
ブロック図である。

【図４】アクセスアドレス履歴検知回路の具体例を示す
ブロック図である。

【図５】トリガ条件作成回路の具体例を示すブロック図
である。

【図６】本発明の実施例１に係る制御ユニットの外形図
である。

【図７】故障診断装置を制御ユニットに取り付けた状態
を示す図である。

【図８】本発明の実施例１に係る制御ユニットのブロッ
ク図である。

【図９】数値制御装置を使用したシステムの一般的構成
を説明するブロック図である。

【図１０】難解な不具合の代表的な障害要因を示す表で
ある。

【図１１】ターゲット状態表示画面である。

【図１２】設定メニュー画面である。

【図１３】本発明の実施例２に係る故障診断装置を表す
ブロック図である。

【図１４】本発明の実施例３に係る故障診断装置を表す
ブロック図である。

【図１５】通常の障害原因追及方法を説明する図であ
る。

【図１６】最近の制御ユニットの外形図である。

【図１７】制御ユニットに内蔵される制御プリント板を
開いた図である。

【図１８】制御プリント板のブロック図である。

【符号の説明】

１ 数値制御装置 ８ 故障診断装置 １０ 制御ユニット １１ ＡＶＲ １２ メインボード １３ メモリボード １４ 前面コネクタボード １５ フレキシブルケーブル ２０ 操作ボード ３０ サーボＡＭＰ ４０ 機械 ５１ ＲＳ−２３２／４２２入出力機器 ５２ ２次メモリ ５３ 計算機 ５４ シーケンサ ５５ ネットワーク上の各種機器 １０１ ＣＰＵボード １２８ ロータリスイッチ １２９ 拡張コネクタ １３１ システムＲＯＭ １３２ ＲＡＭ １４１ コネクタ １４２ コネクタ １４３ コネクタ ４０１ モータ ４０２ 接点入力 ４０３ 接点出力 ８０１ ＭＰＵ２ ８０２ 不正アドレスアクセス検知回路 ８０３ 不正アドレス書き込み検知回路 ８０４ ＡＣＫ信号時間監視回路 ８０５ アクセスアドレス履歴回路 ８０６ バッファ ８０７ トリガ条件作成回路 ８０８ ＢＵＳ波形検出回路 ８０９ 電源モニタ回路 ８１０ ＲＯＭ ８１１ ＲＡＭ ８１２ 表示・操作部 ８１３ ＩＣカードＩ／Ｆ ８１４ 周囲温度検出回路 ８１７ バッファ ８１８ ＨＡＬＴ信号 ８１９ ＯＲ回路 １００１ 延長ボード １０１１ ＭＰＵ１ １０１８ コネクタ １０１９ ＩＣ ８０１１ ＭＰＵ２用ＢＵＳ ８０２１ ラッチ ８０２４ ＯＲ回路 ８０２５ フリップフロップ ８０２６ バッファ ８０３１ ラッチ ８０３４ ＮＡＮＤ回路 ８０３５ フリップフロップ ８０３６ バッファ ８０３７ ＯＲ回路 ８０５１ ＲＡＭ ８０５２ バッファ ８０５３ カウンタ ８０５４ ＯＲ回路 ８０５６ ＡＮＤ回路 ８０５７ ＯＲ回路 ８０５８ パルス発生回路 ８０５９ インバータ ８０７１ １信号トリガ条件決定回路 ８０７２ ＡＮＤ回路 ８１２１ 表示画面 ８１２２ ＫＥＹ １０１１１ ＭＰＵ１用ＢＵＳ ８０７０１ トリガ端子 ８０７１１ ラッチ ８０７１２ ＡＮＤ回路 ８０７１３ ＡＮＤ回路 ８０７１４ インバータ ８０７１５ ＯＲ回路 １０１１Ａ ＭＰＵ１用ソケット １０１８Ａ コネクタ １０Ａ 制御ユニット １０Ｂ 制御ユニット ８０２２Ａ コンパレータ ８０２２Ｂ コンパレータ ８０２３Ａ 上限レジスタ ８０２３Ｂ 下限レジスタ ８０２Ａ 不正アドレスアクセス検知回路 ８０３２Ａ コンパレータ ８０３２Ｂ コンパレータ ８０３３Ａ 上限レジスタ ８０３３Ｂ 下限レジスタ ８０３Ａ 不正アドレス書き込み検知回路 ８０４Ａ ＡＣＫ信号時間監視回路 ８０５Ａ アクセスアドレス履歴回路 ８１５Ａ ＡＣ入力コネクタ ８１５Ｂ ＡＣ入力コネクタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 診断される側の制御装置のマイクロプロ
   セッサがアクセスするアドレスを保持するラッチと前記
   マイクロプロセッサがアクセスするアドレス領域を設定
   するレジスタとラッチで保持されたアドレスがレジスタ
   で設定されたアドレス領域内にあるか否かを判断する比
   較回路とを有する不正アドレス検出回路を備え、制御装
   置の外面にコネクタを介して着脱自在の故障診断装置。
2. 【請求項２】 診断される側の制御装置のマイクロプロ
   セッサがアクセスするアドレスを保持するラッチと前記
   マイクロプロセッサよりの書込可能アドレス領域を設定
   するレジスタとラッチで保持されたアドレスがレジスタ
   で設定されたアドレス領域内にあるか否かを判断する比
   較回路とを有する不正アドレス書込検出回路を備え、制
   御装置の外面にコネクタを介して着脱自在の故障診断装
   置。
3. 【請求項３】 診断される側の制御装置のマイクロプロ
   セッサがアクセスするアドレスを順次記憶するメモリ回
   路とメモリ回路の記憶アドレスを指定するポインタと前
   記マイクロプロセッサのアドレス有効信号が発生される
   たびにポインタを更新する回路とアドレスエラー信号が
   発生したらポインタを停止する回路と操作部の操作によ
   りポインタを更新する回路とを有するマイクロプロセッ
   サのアドレス履歴回路を備え、制御装置の外面にコネク
   タを介して着脱自在の故障診断装置。
4. 【請求項４】 診断される側の制御装置の各種エラー条
   件とトリガ条件を故障診断装置側の操作部により設定
   し、制御装置のエラーを検出すると、制御装置側のマイ
   クロプロセッサをホールトし、故障診断装置側のマイク
   ロプロセッサのバスを制御装置側のマイクロプロセッサ
   のバスに結合し、故障診断装置側のマイクロプロセッサ
   の制御により、制御装置の表示部にエラー情報を出力す
   ることを特徴とする故障診断方法。
5. 【請求項５】 診断される側の制御装置の各種エラー条
   件とトリガ条件を制御装置に接続された設定装置により
   設定し、制御装置のエラーを検出すると、制御装置側の
   マイクロプロセッサをホールトし、故障診断装置側のマ
   イクロプロセッサのバスを制御装置側のマイクロプロセ
   ッサのバスに結合し、故障診断装置側のマイクロプロセ
   ッサの制御により、制御装置に接続された表示装置にエ
   ラー情報を出力することを特徴とする故障診断方法。