JPH1021114A - 組み込み型データ処理装置のデバッグ方法およびデバッグ用カード - Google Patents

Abstract

(57)【要約】 【課題】ＣＰＵボードにデバッグ専用メモリを実装する
ことなく、且つＩＣＥの適用が困難な場合にもＣＰＵボ
ードのデバッグを容易に行う。 【解決手段】デバッグ情報を利用者などに提示するため
の機能として例えばデバッグ情報を表示するための表示
装置１′−５やデバッグ情報を格納する不揮発性メモリ
１′−３などを搭載したアダプタボード１′が使用され
る。アダプタボード１′−６は、組み込み型のＣＰＵボ
ード２′に対して着脱自在に構成されており、これをデ
バッグ対象のＣＰＵボード２′に装着すると、それによ
ってデバッグ用プログラムが自動的に実行されてデバッ
グ処理が行われる。そして、そのデバッグ処理で得られ
たデバッグ情報は、アダプタボード１′の表示装置１′
−５で表示されたり、あるいは不揮発性メモリ１′−３
に保存されて、その不揮発性メモリ１′−３の内容を他
のデバッグ機器で読みとって解析するなどの処理が行わ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、組み込み型デー
タ処理装置のデバッグ方法およびデバッグ用カードに関
する。

【０００２】

【従来の技術】従来、ＣＰＵ組み込み機器ソフトウェア
開発検証システムの分野では、ＣＰＵボードなどの組み
込み型データ処理装置の異常等を解析するため、各種デ
バッグ情報を、ＣＰＵボード上のメモリに格納してい
た。この場合、ＣＰＵボード上のメモリの一部は、デバ
ッグ情報格納用に占有されてしまうことになる。これを
回避するため、デバッグ情報格納専用のメモリをＣＰＵ
ボード上に別途実装するという手法も用いられている。

【０００３】ところで、近年、ＣＰＵボード等の組み込
み型データ処理装置の小型化は目覚ましいものがあり、
ＣＰＵボードとしては、部品一個、コネクタ一個でも減
らそうという努力が行われている。したがって、情報格
納専用のメモリは、機器小型化の際、大きな問題点とな
りつつある。

【０００４】一方、ＣＰＵは３２ビット化、６４ビット
化、高周波数化など高性能化が目覚ましく、外観は小さ
な組み込み装置であるが、その実装する機能は、非常に
高機能かつ多岐に渡るようになりつつある。強力なデバ
ッグには、多くのデバッグ情報を格納できるように、大
容量デバッグメモリが必要になってきている。

【０００５】また、デバッグツール側の進歩も目覚まし
く、最近では、可視化ツール等も充実し始めている。つ
まり、多くのデバッグ情報を効率的に処理できるように
なり、ツール側も大容量デバッグメモリを必要としてい
る。

【０００６】このように、装置は小型化が、デバッグ用
メモリは大容量化が求められるという、相反する２つの
要求を満足しなければならない問題点が生じた。しか
し、従来の方式の場合には、ＣＰＵボードには本来実現
しようとしている機能に必要なメモリの他に、デバッグ
情報格納メモリもボード上に実装しなければならず、こ
れは、ＣＰＵボードのかなりの面積を占有して、結果ボ
ードが大きくなってしまう不具合を招くことになる。ま
た、この方式では、実装メモリ容量も増加し、ＣＰＵボ
ードの価格上昇、消費電力の増加、部品点数増加に伴う
信頼性の低下を招くという問題も生じる。また、ＣＰＵ
ボードデバッグが終了した後、ＣＰＵボードが特に異常
なく動作するようになった時においては、このデバッグ
情報格納メモリは不要になってしまうという問題もあ
る。

【０００７】また、ＣＰＵボード上のメモリにデバッグ
情報を格納するのではなく、ＩＣＥ（ＩＮ−ＣＩＲＣＵ
ＩＴ ＥＭＵＬＡＴＥＲ）などのプロセッサ内蔵のデバ
ッグ装置を使用してＣＰＵボードをデバッグする方法も
ある。ＩＣＥを使えば、ＣＰＵボード上にデバッグ専用
メモリを実装しなくても、ソフトウェア開発検証はある
程度可能になるが、ＩＣＥにもいろいろと制約がある。

【０００８】すなわち、ＩＣＥはＣＰＵの外部信号を監
視してその動作をエミュレーションする構成であるた
め、キャッシュ内蔵のＣＰＵについては、キャッシュメ
モリアクセスの情報収集が困難であり、これによって、
一部ＣＰＵのメモリアクセス情報を取り損なうという危
険がある。

【０００９】また、最近では、ＣＰＵのクロック速度が
急速に高速化し、一部のＣＰＵでは、ＩＣＥ装置の実現
が困難になってきている。今後もこの傾向が強まり、Ｉ
ＣＥが適用できないＣＰＵが増加すると予想される。

【００１０】また、ＩＣＥ等のデバッグ機器は、概して
価格が高く、台数をたくさん準備するのは困難である。
組み込み装置は、システムを構成して使われることがあ
る。特に近年のネットワークを介した分散制御システム
では、数十台から数百台もの装置が使われ、個別動作時
は問題ないが、システム動作時に問題が発生することが
多い。どの装置で問題が発生するか予想できない場合、
複数台の装置にデバッガを接続する必要がある。しか
し、価格の点から数十台〜数百台のＩＣＥを準備するの
は困難である。また、たとえ数十台〜数百台のＩＣＥを
準備できたとしても、それを全部装置に接続し、デバッ
グ準備する作業は膨大なものとなる。

【００１１】ＩＣＥは比較的大きな装置であり、持ち運
びが困難なことは勿論、ＩＣＥを装置に接続するにはか
なりのスペースが要求される。しかし、システム等が稼
働するサイトは、通常稼働が可能なスペースしか確保し
ていないことが多い。実際問題として、システム稼働サ
イトに、数十台〜数百台のＩＣＥを運搬し、設置し、さ
らにＩＣＥに設定を行うのは不可能と考えられる。

【００１２】

【発明が解決しようとする課題】上述のように、従来で
は、ＣＰＵボードの異常等を解析するため、各種デバッ
グ情報を格納するメモリをそのボード上に実装する必要
があり、これは、デバッグ終了し、ＣＰＵボードが安定
して動作するようになった後は不要である。この異常解
析時に一時的に必要となるメモリを常にＣＰＵボード上
に実装していたため、実装メモリが増加し、ＣＰＵボー
ドの面積増大、ＣＰＵボードの価格上昇、消費電力の増
加、部品点数増加にともなう信頼性の低下を招くという
問題点があった。

【００１３】また、ＩＣＥを使えば、ボード上にデバッ
グ専用メモリを実装しなくても、ソフトウェア開発検証
はある程度可能になるが、この場合には、今度は、キャ
ッシュメモリアクセスの情報収集の制約、クロック周波
数が高いＣＰＵには適用不可、価格が高価であるという
問題、さらに物理的サイズが大きいので、システム稼働
サイトへの運搬が困難であったり、設置スペースがなく
て取り付けられない場合があるなどの問題が生じる。ま
た、特にデバッグ対象のＣＰＵボードが増えると、運
搬、設置、ＩＣＥの動作設定等の膨大な作業が発生し、
事実上適用することは困難となる。

【００１４】この発明はこのような点に鑑みてなされた
もので、ＣＰＵボードなどの組み込み型データ処理装置
にデバッグ専用メモリを実装することなく、且つＩＣＥ
の適用が困難な場合にも、組み込み型データ処理装置の
デバッグを容易に行うことができるデバッグ方法および
デバッグ用カードを提供することを目的とする。

【００１５】

【課題を解決するための手段】この発明は、ＣＰＵとこ
のＣＰＵが実行する制御プログラムを格納したメモリと
を含む組み込み型データ処理装置を、その組み込み型デ
ータ処理装置に着脱自在に装着可能に構成されデバッグ
情報の提示機能を持つデバッグ用カードを用いてデバッ
グするデバッグ方法において、前記制御プログラムによ
って前記デバッグ用カードの装着の有無を検出し、前記
デバッグ用カードの装着が確認されたとき、前記デバッ
グ用カードまたは前記組み込み型データ処理装置に用意
されたデバッグ用プログラムを実行して前記組み込み型
データ処理装置をデバッグするためのデバッグ処理を開
始し、このデバッグ処理で得られたデバッグ情報を前記
デバッグ用カードを用いて提示できるようにしたことを
特徴とする。

【００１６】このデバッグ方法においては、デバッグ情
報を利用者などに提示するための機能として例えばデバ
ッグ情報を表示するための表示装置やデバッグ情報を格
納する不揮発性メモリ、あるいは期待するイベントの発
生を利用者に報知するための報知機構などを搭載しただ
けの比較的簡単な構造のデバッグ用カードが使用され
る。

【００１７】デバッグ用カードは、組み込み型データ処
理装置に対して着脱自在に構成されており、これをデバ
ッグ対象の組み込み型データ処理装置に装着すると、そ
れによってデバッグ用カードまたは組み込み型データ処
理装置に用意されたデバッグ用プログラムが自動的に実
行されてデバッグ処理が行われる。そして、そのデバッ
グ処理で得られたデバッグ情報は、デバッグ用カードの
表示装置で表示されたり、あるいは不揮発性メモリに保
存されて、その不揮発性メモリの内容を他のデバッグ機
器で読みとって解析するなどの処理が行われる。また、
報知機構が設けられている場合は、デバッグ処理で期待
するイベントの発生が検知されたときにそれが例えばＬ
ＥＤの点灯などによって利用者に知らされる。

【００１８】このように、組み込み型データ処理装置に
対して着脱自在で、且つマイクロプロセッサを持たない
簡単な構造のデバッグ用カードを用いることにより、デ
バッグ対象のＣＰＵボードが増えても、運搬、設置など
を容易に行うことができる。また、デバッグ用カードに
は前述したように表示装置やデバッグ情報格納用の不揮
発性メモリなどで実現できる提示機能があるので、ＣＰ
Ｕボードにはデバッグ専用メモリなどを実装する必要は
なく、今後、益々小型化される組み込み型ＣＰＵボード
に好適的な開発検証システムを実現できる。

【００１９】デバッグ用カードにデバッグ情報提示機能
として不揮発性メモリを搭載した場合には、その不揮発
性メモリにデバッグ用プログラムを格納しておき、この
デバッグ用プログラムの制御の下、組み込み型データ処
理装置のＣＰＵにデバッグ処理の実行と、そのデバッグ
処理で得られたデバッグ情報を不揮発性メモリに保存す
る処理を実行させることが好ましい。

【００２０】これにより、組み込み型データ処理装置側
においては、何らデバッグ用の機能を設けず、そのＣＰ
Ｕを利用するだけで済み、またデバッグ用カード側にお
いては、１つの不揮発性メモリをデバッグ情報格納とデ
バッグ用プログラムの格納に利用することでカードの小
型化を図ることができる。

【００２１】また、前記デバッグ用カードには、前記デ
バッグ処理で得られたデバッグ情報が保存される不揮発
性メモリの内容を他のデータ処理装置がアクセスできる
ようにするためのバスインターフェースまたは通信イン
ターフェースを搭載しておけば、デバッグ処理後に、デ
バッグ用カードを組み込み型データ処理装置から取り外
して持ち帰り、そのデバッグ用カードだけをホストコン
ピュータなど接続して解析するといった運用が可能とな
る。

【００２２】また、デバッグ用カードが組み込み型デー
タ処理装置に装着された際に無条件にデバッグ処理を実
行するのではなく、たとえばデーモンのようなプログラ
ムによって組み込み型データ処理装置の異常が予め検出
されていることなどを条件に、デバッグ処理を実行する
ようにしてもよい。

【００２３】また、デバッグ用プログラムを呼び出すタ
イミングは、組み込み型データ処理装置上で実行される
ユーザプログラムの中のデバッグ情報を採取したい箇所
に呼び出しルーチンを設けておくことによって規定する
こともできるが、予め規定された所定時間毎に割り込み
を発生する定周期タイマーハンドラなどを用いて所定時
間毎にデバッグ用カードの装着の検出とデバッグ用プロ
グラムの呼び出しを行えば、ユーザプログラムに対して
は何ら修正を加えることなく所望のタイミングでデバッ
グ情報を採取することができる。

【００２４】

【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、この発明の一実施形態
に係るデバッグ方法に使用されるデバッグ用アダプタカ
ード（ボードも同義）１を組み込み型ＣＰＵボード２に
装着した様子が示されている。デバッグ用アダプタカー
ド１は、その基板上に実装されたＣＰＵクリップ１−１
と、アダプタボード接続識別回路１−２と、メモリ１−
３と、通信ポート１−４と、表示装置１−５とから構成
される。

【００２５】デバッグ用アダプタカード１は、組み込み
型ＣＰＵボード２に対して、ＣＰＵクリップ１−１にて
接続して使用する。ＣＰＵクリップ１−１は、組み込み
型ＣＰＵボード２のＣＰＵ２−１に着脱自在に装着可能
に構成されており、ＣＰＵ２−１に装着すると、ＣＰＵ
２−１の全てのピンにＣＰＵクリップ１−１が接触し、
ＣＰＵ２−１の全てのピン上の信号がＣＰＵクリップ１
−１によってデバッグ用アダプタカード１の基板上に導
出される。ここでは、ＣＰＵ２−１は、ＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプの場合が示され
ている。この場合、ＣＰＵ信号は、図示のようにＣＰＵ
実装面側から取り出される。

【００２６】メモリ１−３は、組み込み型ＣＰＵボード
２から採取したデバッグ情報を格納するためのものであ
り、不揮発性メモリなどから構成されている。組み込み
型ＣＰＵボード２は、いわゆるユーザ設計のマイコンボ
ードであり、例えば産業用機械などに組み込まれて使用
される。ＣＰＵボード２は、その基板上に実装されたＣ
ＰＵ２−１と、メモリ２−２と、ユーザ論理回路２−３
と、通信ポート２−４とから構成される。なお、通信ポ
ートは、通信ポート１−４として、デバッグ用アダプタ
ボード１側に実装される場合と、通信ポート２−４とし
て、ＣＰＵボード２側に実装される場合とがある。

【００２７】通信ポートはどちらかのボードに実装され
ていれば良い。もちろん両方のボードに実装されていて
も良い。この通信ポートを介して、デバッグコンソール
３が接続される。

【００２８】以下、図１のシステムにおけるデバッグの
動作原理について説明する。デバッグ用アダプタボード
１は、ＣＰＵ２−１に、ＣＰＵクリップ１−１にて物理
的に接続され、同時に信号も接続される。これによりＣ
ＰＵ２−１は、アダプタボード１上の、アダプタボード
接続識別回路１−２、メモリ１−３、通信ポート１−４
をアクセスできるようになる。むろん、これらのリソー
スは、ＣＰＵボード２上の既存リソースとは競合しな
い。

【００２９】アダプタボード１が、ＣＰＵボード２に接
続されていると、ＣＰＵ２−１は、アダプタボード接続
識別回路１−２にアクセスでき、これによってアダプタ
ボード１が接続されていることがわかる。ＣＰＵ２−１
は、メモリ１−３が増設されたことがわかり、デバッグ
情報採取用制御プログラムを実行してメモリ２−２の内
容やＣＰＵステータス、あるいはＣＰＵピンの電圧状態
などの各種デバッグ情報を採取し、それをメモリ１−３
に格納する。また、この時のデバッグ処理で、期待する
所定のイベント発生が検知されたならば、ＣＰＵ２−１
は、表示装置１−５を用いてそのイベントの発生をＬＥ
Ｄ点灯などによって利用者に通知する。また、表示装置
１−５を小型ＬＣＤなどによって構成しておけば、イベ
ント発生の通知だけでなく、そこに採取したデバッグ情
報を逐次表示させることもできる。この場合には、デバ
ッグ情報そのものやエラー内容を表示によって利用者に
リアルタイムに通知できるので、メモリ１−３に格納さ
れたデバッグ情報は、デバッグ情報の内容をさらに詳細
に解析する必要がある時に用いられることになる。

【００３０】デバッグ情報採取用プログラムは、ＣＰＵ
ボード２上のメモリ２−２にユーザプログラムなどの他
の制御プログラムと一緒に格納してもよいし、アダプタ
ボード１上のメモリ１−３に格納しておいてもよい。

【００３１】デバッグ情報採取用プログラムは、あらか
じめユーザプログラムのデバッグ情報を採取したい箇所
にフックをいれておき、アダプタボード１が接続された
ら、このフックからコールされるようにする。これは、
図２に示すような動作になる。

【００３２】すなわち、ＣＰＵ２−１は、通常は、ユー
ザプログラムで指定されるユーザ処理を行っているが
（ステップＳ１１）、そのユーザプログラムの中のある
特定の箇所でデバッグ情報採取用制御プログラムが呼び
出される（ステップＳ１２）。このデバッグ情報採取用
制御プログラムは、まず、一定時間毎にエラー発生の有
無をチェックするデーモンプログラムによって設定され
るエラーフラグを参照して何らかの異常が発生している
か否かを調べる（ステップＳ２１）。異常が発生してな
い場合には、デバッグ情報採取用制御プログラムからユ
ーザプログラムに制御が戻り、ユーザ処理（ステップＳ
１３）が実行される。

【００３３】一方、異常が発生していた場合には、デバ
ッグ情報採取用制御プログラムは、アダプタボード接続
識別回路１−２を参照してアダプタボード１が装着され
ているか否かを判断し（ステップＳ２２）、装着されて
いるならば、デバッグ情報を採取してそれをアダプタボ
ード１上のメモリ１−３に書き込むなどの処理を行う
（ステップＳ２３，Ｓ２４）。

【００３４】図３には、デーモンプログラムによって実
行される異常チェック処理が示されている。この異常チ
ェック処理は、一定時間間隔で実行されるものであり、
まず、メモリ２−２の特定番地の内容チェックなどの予
め決められた項目チェックが行われ（ステップＳ３
１）、そのチェック結果から異常が発生しているか否か
が判断される（ステップＳ２１）。異常がある場合に
は、前述のエラーフラグがＯＮにされる（ステップＳ３
３）。

【００３５】また、デバッグ情報採取用制御プログラム
の呼び出しは、予め規定された所定時間毎に割り込みを
発生する定周期タイマーハンドラなどを用いて一定時間
毎に行うこともできる。これは、例えば図４に示すよう
な動作になる。

【００３６】ここでは、計時処理（ステップＳ４１）に
よって一定時間経過したことが検出される度に実行され
るユーザ定周期処理（ステップＳ４３）の前に呼び出し
のためのフック（ステップＳ４２）を入れ、そのユーザ
定周期処理が実行開始される度にデバッグ情報採取用制
御プログラムが起動されるようになっている。

【００３７】デバッグ情報採取用制御プログラムは、ま
ず、一定時間毎にエラー発生の有無をチェックするデー
モンプログラムによって設定されるエラーフラグを参照
して何らかの異常が発生しているか否かを調べる（ステ
ップＳ５１）。異常が発生してない場合には、デバッグ
情報採取用制御プログラムからユーザ定周期処理（ステ
ップＳ４３）に制御が戻される。

【００３８】一方、異常が発生していた場合には、デバ
ッグ情報採取用制御プログラムは、アダプタボード接続
識別回路１−２を参照してアダプタボード１が装着され
ているか否かを判断し（ステップＳ５２）、装着されて
いるならば、デバッグ情報を採取してそれをアダプタボ
ード１上のメモリ１−３に書き込むなどの処理を行う
（ステップＳ５３，Ｓ５４）。

【００３９】このようにデバッグ情報採取用制御プログ
ラムを一定時間ごとに呼び出して実行させることによ
り、ユーザプログラムには何ら手を加えることなく、所
望のタイミング、例えば検査対象のユーザ定周期処理の
実行開始時などにデバッグ情報採取用制御プログラムを
実行させることができる。

【００４０】ところで、デバッグ情報採取用制御プログ
ラムは、通信ポート１−４または２−４を介してデバッ
グコンソール３から書き換えることもできる。これによ
り、アダプタボード１をＣＰＵボード２に装着した状態
であっても、不揮発性メモリ１−３に格納されたデバッ
グ情報採取用制御プログラムを簡単に修正することがで
きるようになる。

【００４１】また、この不揮発性メモリ１−３は、ＣＰ
Ｕボード２上の実装メモリ制約条件の制約を受けないの
で、デバッグコンソール３が必要とする大きなサイズの
デバッグメモリを準備することができる。すなわち、従
来では、ＣＰＵボード上のメモリ実装制約から、デバッ
グ情報収集量を制限していたが、本実施形態では、この
制限がなくなり、必要なだけ詳細な情報を採取すること
ができるようになる。

【００４２】不揮発性メモリ１−３に格納された各種デ
バッグ情報は、通信ポート１−４あるいは２−４を介し
てデバッグコンソール３から参照することができる。デ
バッグ情報参照を可能にする通信回路は、ＲＳ−２３２
Ｃ等のシリアル通信、イーサネット等のＬＡＮ，ＪＴＡ
Ｇのようなデバッグ専用ポートがある。

【００４３】この場合、各種デバッグ情報を参照するプ
ログラムを、ＣＰＵボード２側、またアダプタボード１
側のメモリ上に含むことになる。なお、ＣＰＵボード２
としては、デバッグ対象のＣＰＵボードはもちろん、デ
バッグ対象とは別の解析用プロセッサ搭載のＣＰＵボー
ドを使用しても、各種デバッグ情報参照を可能にでき
る。このＣＰＵボードは、デバッグ対象のＣＰＵボード
とは異種のものでも使用できる。

【００４４】また、アダプタボード１にバスインターフ
ェースを設けておくことにより、標準バス接続にて、パ
ソコンなどホストマシンの解析用プロセッサに接続し
て、各種デバッグ情報参照を可能にすることもできる。
標準バスとしては、ＩＳＡ、ＰＣＩ、ＶＭＥ、マルチバ
ス、Ｓバス等がある。この場合、各種デバッグ情報を参
照するプログラムは、ホストマシン側に実装すればよ
い。

【００４５】また、不揮発性メモリ１−３にデバッグ情
報を格納しているので、アダプタボード１をＣＰＵボー
ド２から取り外して持ち運ぶこともできる。したがっ
て、ＣＰＵボード稼働現場にてデバッグ情報を収集し
て、デバッグ情報を格納したアダプタボード１をデバッ
グ室に持ち帰り、ホストマシンなどを使って情報参照お
よび解析を行うことができる。

【００４６】図５には、図１のアダプタカード１とＣＰ
Ｕボード２のさらに具体的な構成例が示されている。こ
こでは、ＱＦＰタイプのＣＰＵを使ったＣＰＵボードに
アダプタボードを接続する場合を考える。また、通信ポ
ートはアダプタボード側に実装された、汎用のＲＳ−２
３２Ｃシリアル通信ポートの例を考える。

【００４７】１′はアダプタボード、１′−１はＱＦＰ
タイプＣＰＵ用のＣＰＵクリップ、１′−２は、アダプ
タボード接続識別用のリードポートで、実体は３ステー
トのラッチＩＣである。１′−３は、バッテリバックア
ップされたＲＡＭまたはＥＥＰＲＯＭなどから構成され
た不揮発性メモリであり、１′−３−１のデバッグ用制
御プログラムと１′−３−２の各種デバッグ情報の格納
に使用される。デバッグ用制御プログラム１′−３−１
は、デバッグ情報を採取して、それを１′−３−２の各
種デバッグ情報として格納する処理ルーチンと、３′の
デバッグコンソールとの通信を行う処理ルーチンとを含
んでいる。

【００４８】１′−４は、ＲＳ−２３２Ｃのシリアルコ
ントローラ用ＩＣを使用した通信ポートであり、１′−
４−１は、ＲＳ−２３２Ｃコネクタである。このコネク
タを介して、デバッグコンソール３′と接続する。デバ
ッグ用制御プログラム１′−３−１は、デバッグコンソ
ール３′からＲＳ−２３２Ｃ通信ポート１′−４を介し
て書き換えることができる。

【００４９】また、解析したいイベント発生が表示でき
る１′−５のＬＥＤ表示を持つ。１′−６は、ＤＩＰス
イッチであり、実行させたいデバッグ処理を指定するた
めの複数の設定値を持っている。

【００５０】本アダプタボード１′を接続するＣＰＵボ
ード２′は、２′−１のＣＰＵと、２′−２のメモリ、
２′−３のユーザソフト動作に必要な論理回路から構成
される。２′−２のメモリは、２′−２−１の制御プロ
グラムを含む。この制御プログラム２′−２−１はアダ
プタボード有無を識別して、ありの場合に、アダプタボ
ード上のデバッグ用制御プログラムに処理を渡すもので
ある。

【００５１】以下、図１のシステムにおけるデバッグ動
作の手順について説明する。１′のアダプタボードは、
ＣＰＵクリップ１′−１にて、ＣＰＵボード２′上のＣ
ＰＵ２′−１に接続される。これによりＣＰＵ２′−１
は、アダプタボード接続識別用のリードポート１′−２
をアクセスできるようになり、アダプタボード有無を識
別できる。またＣＰＵ２′−１は、不揮発性メモリ１′
−３と、１′−４のＲＳ−２３２Ｃのシリアルコントロ
ーラ用ＩＣ、１′−５のＬＥＤ表示装置にもアクセスで
きるようになる。

【００５２】ＣＰＵ２′−１は、２′−２のメモリ上の
ユーザプログラムを実行して、２′−３のユーザ論理回
路を動作させ、ＣＰＵボードの目的機能を実現する。こ
の２′−２のメモリ上のユーザプログラムや、２′−３
のユーザ論理回路のデバッグを行うため、このユーザプ
ログラムの要所に、制御プログラム２′−２−１を入れ
ておく。本プログラムのフローを図６に示す。

【００５３】図６に示されているように、ＣＰＵボード
上の制御プログラム２′−２−１は、まず、一定時間毎
にエラー発生の有無をチェックするデーモンプログラム
によって設定されるエラーフラグを参照して何らかの異
常が発生しているか否かを調べる（ステップＳ６１）。
異常が発生していた場合には、制御プログラム２′−２
−１は１′−２のアダプタボード接続識別用のリードポ
ートを参照して、アダプタボード１′の接続の有無を調
べる（ステップＳ６２，Ｓ６３）。アダプタボード接続
識別用のリードポート１′−２の参照は、最初のチェッ
ク時のみ行い、以降はその結果を示すアダプタボード接
続識別用フラグをメモリ２′−２に格納しておくことに
より、そのフラグチェックにてアダプタボード接続の有
無を調べることができる。

【００５４】アダプタボード１′が接続されている場合
には、ＤＩＰスイッチ１′−６の設定値をチェックし
（ステップＳ６４）、ＤＩＰスイッチ１′−６の設定値
で指定された目的とするデバッグ処理を実行するため
に、アダプタボード′上のデバッグ用制御プログラム
１′−３−１を呼び出す（ステップＳ６５）。デバッグ
用制御プログラム１′−３−１は目的とするバック処理
にそれぞれ対応する複数のプログラムから構成されてお
り、ＤＩＰスイッチ１′−６の設定値に基づいてジャン
プ先を変更することで、目的とするバック処理に対応し
たデバッグ用制御プログラム１′−３−１を実行するこ
とができる。

【００５５】デバッグ用制御プログラム１′−３−１に
は、前述したように各種デバッグ情報を採取して不揮発
性メモり１′−３に格納するプログラムと、デバッグコ
ンソール３′との通信プログラムの２つがあるが、まず
各種デバッグ情報採取処理が行われる。ここでは、各種
デバッグ情報をユーザプログラムなどからスタックやレ
ジスタ渡しでもらい（ステップＳ７１）、それを１′−
３−２のデバッグ情報として不揮発性メモリ１′−３へ
格納する処理が行われる（ステップＳ７２）。そして、
ユーザプログラムから渡された各種デバッグ情報が、期
待していたイベントの場合には、１′−５のＬＥＤ表示
装置を点灯して、期待していたイベント発生を表示する
ことができる（ステップＳ７３，Ｓ７４）。このように
して、１′−３−２のデバッグ情報が構築される。

【００５６】この後、デバッグコンソール３′との通信
処理が必要に応じて行われる。デバッグコンソール３′
との通信処理とは、１′−４のＲＳ−２３２Ｃの初期化
処理や、デバッグコンソール３′から送受信データがあ
った場合の送受信割り込み処理（またはポーリング処
理）をいう。

【００５７】この処理は、図６に示すように、２′−２
−１のＣＰＵボード上の制御プログラムから起動され
る。したがって、２′−２−１のＣＰＵボード上の制御
プログラムを、前記２′−２のメモリプログラムの通信
処理起動箇所（初期化ルーチン、割り込みハンドラ、定
周期ハンドラ）へ入れておく必要がある。

【００５８】各種デバッグ情報は、ＲＳ−２３２Ｃシリ
アル通信ポートを介して、３′のデバッグコンソールか
ら参照することができる。以上のように、この実施形態
のデバッグ方法においては、デバッグ情報を利用者など
に提示するための機能として例えばデバッグ情報を表示
するための表示装置１′−５やデバッグ情報を格納する
不揮発性メモリ１′−３などを搭載しただけの比較的簡
単な構造のアダプタボード１′が使用される。アダプタ
ボード１′−６は、組み込み型のＣＰＵボード２′に対
して着脱自在に構成されており、これをデバッグ対象の
ＣＰＵボード２′に装着すると、それによってデバッグ
用プログラムが自動的に実行されてデバッグ処理が行わ
れる。そして、そのデバッグ処理で得られたデバッグ情
報は、アダプタボード１′の表示装置１′−５で表示さ
れたり、あるいは不揮発性メモリ１′−３に保存され
て、その不揮発性メモリ１′−３の内容を他のデバッグ
機器で読みとって解析するなどの処理が行われる。この
ように、ＣＰＵボード２′に対して着脱自在で、且つマ
イクロプロセッサを持たない簡単な構造のアダプタボー
ド１′を用いることにより、デバッグ対象のＣＰＵボー
ド２′が増えても、運搬、設置などを容易に行うことが
できる。また、アダプタボード１′には前述したように
表示装置１′−５やデバッグ情報格納用の不揮発性メモ
リ１′−３などで実現できる提示機能があるので、ＣＰ
Ｕボード２′にはデバッグ専用メモリなどを実装する必
要はなく、今後、益々小型化される組み込み型ＣＰＵボ
ードに好適的な開発検証システムを実現できる。

【００５９】次に、本実施形態の他の構成例について説
明する。本実施形態のデバッグ方法は、以下の要素の組
み合わせで実現できる。 １）ＣＰＵクリップ（ＱＦＰとＰＧＡ）とコネクタ接続
方式。

【００６０】これまで説明した実施形態では、ＱＦＰタ
イプのＣＰＵクリップを使用して、ＣＰＵボードとアダ
プタボードを接続したが、他のピンタイプ、例えばＰＧ
ＡタイプのＣＰＵに対しても適用することができる。こ
の場合、図１で説明したアダプタボード１のクリップ１
−１を、図８に示されているように、アダプタボード１
の基板の実装面上に設けておき、そのクリップ１−１が
ＣＰＵボード２の基板裏面側から装着されることにな
る。

【００６１】また、ＣＰＵ信号をコネクタにて、アダプ
タボードと接続することも可能である。これは、ＣＰＵ
ボードにコネクタを実装する面積がある場合に有効であ
る。 ２）デバッグ用制御プログラムが、アダプタボード上に
ある場合、ＣＰＵボード上にある場合。

【００６２】デバッグ用制御プログラムは、デバッグ情
報をアダプタボード上のメモリに格納するプログラム
と、デバッグコンソールから各種デバッグ情報を参照す
るための通信プログラムとを含む。

【００６３】前述の実施形態では、デバッグ用制御プロ
グラムはアダプタボード上にある場合を示した。アダプ
タボード上にある場合は、アダプタボード上のプログラ
ムに処理を移す制御プログラムのみＣＰＵボード上のメ
モリに実装しておけばよい。したがって、ＣＰＵボード
のメモリ節約になる。

【００６４】ＣＰＵボード上にデバッグ用制御プログラ
ムを設けた例を図７に示す。これは図５の１′−３−１
のアダプタボード上の制御プログラムをＣＰＵボード上
に移動したものである。

【００６５】アダプタボード上のメモリは各種デバッグ
情報格納専用に使用できる。また、２′−２−１のアダ
プタ上のプログラムへ処理を移すＣＰＵボード上の制御
プログラムは不要になり、プログラム実装はシンプルに
なる。

【００６６】３）通信ポート。 前述の実施形態で使用したＲＳ−２３２Ｃシリアルポー
トの他に、イーサネットのネットワーク接続や、ＪＴＡ
Ｇのようなデバッグ専用ポート接続がある。ＪＴＡＧの
ようなデバッグ専用ポート接続の場合、１′−３−１の
アダプタボード上の制御プログラム（デバッグコンソー
ルとの通信プログラム）が不要になる。

【００６７】４）ターゲットプロセッサと解析用プロセ
ッサ。 前述の実施形態では、各種デバッグ情報参照時、アダプ
タボードをデバッグターゲットのＣＰＵボードに接続し
て、通信ポート接続のデバッグコンソールから各種デバ
ッグ情報参照していた。アダプタボードは、デバッグタ
ーゲットボード以外の解析用プロセッサの乗ったＣＰＵ
ボードに接続しても、通信ポート接続のデバッグコンソ
ールから、各種デバッグ情報が参照できる。

【００６８】したがって、アダプタボードのメモリとし
て不揮発メモリを使用しているなら、ＣＰＵボード稼働
サイトでデータ収集した後、アダプタボードをデバッグ
室に持ち帰り、解析用プロセッサのＣＰＵボードに接続
して各種デバッグ情報参照できる。

【００６９】アダプタボードを解析用プロセッサに接続
する方法は、ＣＰＵクリップによる接続、解析用プロセ
ッサ接続用コネクタにて接続の両方が可能である。これ
は、解析プロセッサのＣＰＵボードは、解析専用のボー
ドなので、サイズ等の制約が比較的ゆるく、コネクタ実
装が制限されないためである。

【００７０】または、アダプタボードを標準バス接続に
て解析用プロセッサに接続する方法もある。標準バスと
しては、ＩＳＡ、ＰＣＩ、ＶＭＥ、マルチバス、Ｓバス
等が考えられる。

【００７１】この標準バスコネクタヘアダプタボードを
差し込み、パソコン等のホストマシンから各種デバッグ
情報をアクセスする。この場合、アダプタボード上の制
御プログラムのうち、デバッグコンソールとの通信プロ
グラムは不要になる。標準バスを介してホストマシンの
ＣＰＵがアダプタボード上のメモリをアクセスするに
は、ホスト側にアクセスプログラムを実装すればよい。

【００７２】５）揮発メモリと不揮発メモリ。 前述の実施形態では、アダプタボード上のメモリとし
て、不揮発メモリを使用した。

【００７３】これにより、アダプタボードをＣＰＵボー
ドから取り外したとき、格納した各種デバッグ情報が消
えないので、持ち帰って解析できる。特に、ＣＰＵボー
ド稼働現場にて、各種デバッグ情報を参照するので、ア
ダプタボードを持ち帰って解析する必要がない場合は、
揮発メモリが使用できる。不揮発メモリに比べると安価
に実現できる。

【００７４】

【発明の効果】以上説明したように、この発明によれ
ば、大きなサイズの各種デバッグ情報格納用メモリを、
ボードサイズ、価格目標などからくるＣＰＵボードのメ
モリ実装の制約なしに準備できるようになる。特に各種
デバッグ情報の格納／参照機能に限定すれば、ＩＣＥ等
のデバッガに比べて、小型、軽量、堅牢、安価に実現で
きる。ＩＣＥは、ＣＰＵクロックが非常に高周波の場
合、適用できないことがある。また、ＣＰＵキャッシュ
の内容は、トレースが不完全の場合がある。

【００７５】これに対し、この発明は、基本的には増設
メモリのイメージであり、高い周波数クロックに対して
も適用できる。とくに、ＣＰＵクリップにより接続する
方法なので、リード線の引き回しを最短にすることがで
き、これも高い周波数での動作を可能にするプラス要因
となる。また、ＣＰＵ自身が、キャッシュ内容を参照し
て、デバッグ情報をメモリに格納するので、各種デバッ
グトレース情報がキャッシュによって不完全になること
はない。

【００７６】各種デバッグトレース情報を格納するメモ
リに不揮発メモリを使用した場合、稼働現場で採取した
デバッグ情報を、デバッグ室に持ち帰り解析することが
できる。したがって、デバッグ機材を設置する場所がな
いサイトにも適用でき、現地システムで発生するトラブ
ルを解決するのに有効なツールとなる。

【００７７】特に現地システムは、多数の組み込み装置
から構成される場合があり、いつ、どの装置で期待して
いるイベントが発生するか予想困難な場合がある。何台
ものＩＣＥを装置へ設置するのは、複数台ＩＣＥの用
意、運搬、設置、設定等の多大な作業が発生して、非常
に困難である。本発明は、小型、軽量、堅牢、安価な特
徴から、このような現地システムへ複数台適用は容易で
あり、現地でのイベント発生を解析するのに非常に有効
である。

【００７８】ＣＰＵボード上にデバッグメモリを実装し
てしまった場合、取り外しは困難である。メモリは取り
外しが可能でも、ソケットは取り外しが困難である。つ
まり不要な部品がＣＰＵボードに乗ったままになってし
まう。これに対し、この発明は、期待しているイベント
発生を解析し終わったら取り外すことができ、ＣＰＵボ
ードから不要部品を除くことができる。

【図面の簡単な説明】

【図１】この発明の一実施形態に係るデバッグ方法に使
用されるデバッグ用アダプタボードとこれが装着される
組み込み型ＣＰＵボードの構成を示す図。

【図２】同実施形態のデバッグ方法で使用されるデバッ
グ用制御プログラムの呼び出し手順の一例を説明するフ
ローチャート。

【図３】同実施形態のデバッグ方法で使用される異常チ
ェック処理の手順を説明するフローチャート。

【図４】同実施形態のデバッグ方法で使用されるデバッ
グ用制御プログラムの呼び出し手順の他の例を説明する
フローチャート。

【図５】同実施形態のデバッグ方法で使用されるデバッ
グ用アダプタボードとこれが装着される組み込み型ＣＰ
Ｕボードの具体的な構成を説明するための図。

【図６】同実施形態のデバッグ方法で使用されるＣＰＵ
ボード上の制御プログラムとデバッグ用アダプタボード
上の制御プログラムとの関係を示すフローチャート。

【図７】同実施形態のデバッグ方法で使用されるデバッ
グ用アダプタボードとこれが装着される組み込み型ＣＰ
Ｕボードの他の構成を説明するための図。

【図８】同実施形態のデバッグ方法で使用されるデバッ
グ用アダプタボードとこれが装着される組み込み型ＣＰ
Ｕボードのさらに他の構成を説明するための図。

【符号の説明】

１…デバッグ用アダプタボード、１−１…ＣＰＵクリッ
プ、１−２…アダプタ接続識別回路、１−３…メモリ、
１−４…通信ポート、１−５…表示装置、２…ＣＰＵボ
ード、２−１…ＣＰＵ、２−２…メモリ、２−３ユーザ
論理回路、２−４通信ポート、３…デバッグコンソー
ル、１′…デバッグ用アダプタボード、１′−１…ＣＰ
Ｕクリップ、１′−２…アダプタボード接続識別用のリ
ードポート、１′−３…不揮発性メモリ、１′−３−１
…アダプタボード上の制御プログラム、１′−４…ＲＳ
−２３２Ｃのシリアルコントローラ用ＩＣ、１′−４−
１…ＲＳ−２３２Ｃコネクタ、１′−５…表示装置、
２′…ＣＰＵボード、２′−１…ＣＰＵ、２′−２…メ
モリ、２′−２−１…アダプタ上のプログラムへ処理を
移すＣＰＵボード上の制御プログラム、２′−３…ユー
ザ論理回路、３′…デバッグコンソール。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵとこのＣＰＵが実行する制御プロ
   グラムを格納したメモリとを含む組み込み型データ処理
   装置を、その組み込み型データ処理装置に着脱自在に装
   着可能に構成されデバッグ情報の提示機能を持つデバッ
   グ用カードを用いてデバッグするデバッグ方法におい
   て、 前記制御プログラムによって前記デバッグ用カードの装
   着の有無を検出し、 前記デバッグ用カードの装着が確認されたとき、前記デ
   バッグ用カードまたは前記組み込み型データ処理装置に
   用意されたデバッグ用プログラムを実行して前記組み込
   み型データ処理装置をデバッグするためのデバッグ処理
   を開始し、 このデバッグ処理で得られたデバッグ情報を前記デバッ
   グ用カードを用いて提示できるようにしたことを特徴と
   するデバッグ方法。
2. 【請求項２】 前記デバッグ用カードには、前記デバッ
   グ情報の提示機能として不揮発性メモリが搭載されてお
   り、この不揮発性メモリには前記デバッグ用プログラム
   が格納されており、 前記デバッグ用プログラムは、前記デバッグ処理で得ら
   れたデバッグ情報を、前記不揮発性メモリに保存するこ
   とを特徴とする請求項１記載のデバッグ方法。
3. 【請求項３】 前記デバッグ用カードには、前記デバッ
   グ情報の提示機能として前記デバッグ処理で得られたデ
   バッグ情報を表示するための表示装置、または前記デバ
   ッグ処理により期待するイベント発生が検知されたとき
   にそれを報知するための報知手段が設けられており、 前記デバッグ用プログラムは、前記デバッグ処理で得ら
   れたデバッグ情報を前記表示装置に表示させ、あるいは
   前記デバッグ処理により期待するイベント発生が検知さ
   れたときにそれを前記報知手段にて報知することを特徴
   とする請求項１記載のデバッグ方法。
4. 【請求項４】 前記デバッグ用カードは、前記組み込み
   型データ処理装置のＣＰＵの全てのピンに接続され、 前記デバッグ用カードの動作は、前記組み込み型データ
   処理装置のＣＰＵによって制御されることを特徴とする
   請求項１記載のデバッグ方法。
5. 【請求項５】 前記デバッグ用カードには、前記デバッ
   グ処理で得られたデバッグ情報が保存される不揮発性メ
   モリと、その不揮発性メモリの内容を他のデータ処理装
   置がアクセスできるようにするためのバスインターフェ
   ースまたは通信インターフェースが搭載されており、 前記組み込み型データ処理装置から取り外された前記デ
   バッグ用カードの不揮発性メモリの内容を前記他のデー
   タ処理装置上で読み取ることを特徴とする請求項１記載
   のデバッグ方法。
6. 【請求項６】 前記デバッグ用カードには、前記デバッ
   グ情報の提示機能として不揮発性メモリと、通信ポート
   が搭載されており、前記不揮発性メモリには前記デバッ
   グ用プログラムが格納されており、 前記デバッグ用プログラムは、前記デバッグ処理で得ら
   れたデバッグ情報を前記不揮発性メモリに保存し、その
   保存したデバッグ情報を前記不揮発性メモリから読み出
   して前記通信ポートに出力することを特徴とする請求項
   １記載のデバッグ方法。
7. 【請求項７】 前記デバッグ用カードには、前記組み込
   み型データ処理装置のＣＰＵが参照可能なスイッチが搭
   載されており、 前記デバッグ用プログラムは、前記スイッチの設定値を
   参照し、その設定値に応じて実行するデバッグ処理の内
   容を切り替えることを特徴とする請求項１記載のデバッ
   グ方法。
8. 【請求項８】 前記制御プログラムは、予め規定された
   所定時間毎に前記デバッグ用カードの装着の有無を検出
   し、その検出結果に応じて前記デバッグ用プログラムを
   実行させるか否かを判定する手続きを含むことを特徴と
   する請求項１記載のデバッグ方法。
9. 【請求項９】 前記組み込み型データ処理装置の異常発
   生の有無を検出し、 異常発生があり、且つ前記デバッグ用カードの装着が確
   認されたとき、前記デバッグ用プログラムによるデバッ
   グ処理を実行することを特徴とする請求項１記載のデバ
   ッグ方法。
10. 【請求項１０】 前記デバッグ用カードには、前記デバ
    ッグ用プログラムが格納された不揮発性メモリと、通信
    ポートが搭載されており、 前記通信ポートを介して前記不揮発性メモリのデバッグ
    用プログラムが書き換え可能に構成されていることを特
    徴とする請求項１記載のデバッグ方法。
11. 【請求項１１】 ＣＰＵとこのＣＰＵが実行する制御プ
    ログラムを格納したメモリとを含む組み込み型データ処
    理装置のデバッグに使用されるデバッグ用カードであっ
    て、 前記デバッグ用カードの基体上に設けられ、前記組み込
    み型データ処理装置のＣＰＵに対して着脱自在に装着可
    能に構成され、前記ＣＰＵに装着されたときそのＣＰＵ
    の全てのピンに接続されて、各ピンの信号を前記デバッ
    グ用カード上に導出する手段と、 前記デバッグ用カードの基体上に設けられ、前記組み込
    み型データ処理装置のＣＰＵによってアクセス可能な不
    揮発性メモリであって、前記組み込み型データ処理装置
    または前記デバッグ用カード上に用意されたデバッグ用
    プログラムを実行することによって得られたデバッグ情
    報が前記ＣＰＵによって書き込まれる不揮発性メモリと
    を具備することを特徴とするデバッグ用カード。
12. 【請求項１２】 前記デバッグ用カードには、前記不揮
    発性メモリの内容を他のデータ処理装置がアクセスでき
    るようにするためのバスインターフェースまたは通信イ
    ンターフェースが搭載されており、 前記組み込み型データ処理装置から取り外された前記デ
    バッグ用カードの不揮発性メモリの内容を前記他のデー
    タ処理装置上で読み取り可能に構成されていることを特
    徴とする請求項１１記載のデバッグ用カード。
13. 【請求項１３】 前記デバッグ用カードには、前記組み
    込み型データ処理装置のＣＰＵが参照可能なスイッチが
    搭載されており、 前記デバッグ用プログラムは、前記スイッチの設定値を
    参照し、その設定値に応じて実行するデバッグ処理の内
    容を切り替えることを特徴とする請求項１１記載のデバ
    ッグ用カード。