JPH08163431A

JPH08163431A - フレーム数変換装置

Info

Publication number: JPH08163431A
Application number: JP30772994A
Authority: JP
Inventors: Jiyunko Kimura; 潤子木村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-12-12
Filing date: 1994-12-12
Publication date: 1996-06-21

Abstract

(57)【要約】【目的】元のフレームを確実に復元する。【構成】フィールドメモリ12乃至14には連続した３フィ
ールドのフィールドデータを与えて記憶させる。画像デ
ータ判定回路11はフィールドメモリ12，14から読出した
フィールドデータを比較して同一のフレームに基づくも
のである否かを判定する。判定結果はパターン記憶回路
15に与え、パターン記憶回路15は判定結果の履歴から、
次の判定結果を予測する。パターン記憶回路15のパター
ン予測結果と判定結果とが一致しない場合には、編集点
であると判断して、フィールドメモリ16から次のフィー
ルドデータを読出して４フィールドで画像の一致を判定
する。この判定結果に基づいてフレーム作成回路10がフ
ィールドデータを合成することにより、元のフレーム数
と一致したフレーム数でフレーム数変換が可能である。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【産業上の利用分野】本発明は、２−３プルダウン方式
のテレシネ変換装置等に好適なフレーム数変換装置に関
する。

【０００２】

【従来の技術】従来、映画用に作成された映像をテレビ
ジョン放送によって放送する場合等には、映画のフィル
ムに記録されたフレーム（以下、駒という）とＮＴＳＣ
信号のフレーム（以下、ＮＴＳＣフレームという）との
間で変換を行うテレシネ変換装置を用いる。文献１「フ
ィルム技術」（日本放送協会編ｐｐ．９８−９９）に記
載されているように、テレシネ変換装置においては、フ
ィルムに撮影された画像を電子的にスキャンして画像信
号に変換する。

【０００３】映画では毎秒２４駒を撮像する。これに対
し、ＮＴＳＣ信号は毎秒２９．９７フレーム（約３０フ
レーム）で、１フレームを２フィールドで構成してい
る。従って、テレシネ変換においては、毎秒２４駒を毎
秒３０フレームの画像に変換しなければならない。即
ち、４駒で５フレーム（１０フィールド）のＮＴＳＣ信
号を作成する。また、逆に、ＮＴＳＣフィールドの画像
データ（以下、フィールドデータという）を映画の駒に
変換する場合には、テレシネ変換装置は、１０フィール
ドのフィールドデータから４駒を作成する。

【０００４】図１４はこのようなテレシネ変換を行う２
−３プルダウン方式を説明するための説明図であり、ま
た、図１５は２−３プルダウン方式をディジタル化した
場合のテレシネ変換回路を示すブロック図である。図１
４（ａ）乃至（ｃ）は上段に奇数フィールド（以下、ｏ
ｄｄという）のフィールドデータＡ1 ，Ａ3 ，Ｂ2 ，…
を示し、下段に偶数フィールド（以下、ｅｖｅｎとい
う）のフィールドデータを示している。図１４の水平方
向はフィールド単位の時間に対応しており、入力画像デ
ータは図１４の左側のフィールドデータＡ1 ，Ａ2 ，Ａ
3 ，Ｂ1 ，…の順に入力される。実線枠は同一の駒から
作成されたＮＴＳＣフィールドの組を示し、破線枠はＮ
ＴＳＣフレームを示している。

【０００５】映画の２４駒をＮＴＳＣ信号の３０フレー
ムに変換する場合には、所定の１駒から３フィールドの
映像信号を作成し、次の１駒から２フィールドの映像信
号を作成する。以後同様に繰返して、４駒で１０フィー
ルドを作成する。図１４（ａ）は、連続した映画の各駒
Ａ，Ｂ，Ｃ，…に基づいて夫々３フィールド，２フィー
ルド，３フィールド，…のフィールドデータを作成した
ことを示している。即ち、図１４（ａ）の例では、駒Ａ
から３つのフィールド、即ち、フレームｆ1 のｏｄｄと
ｅｖｅｎのフィールドデータＡ1 ，Ａ2 と次のフレーム
ｆ2 のｏｄｄのフィールドデータＡ3 とを形成してい
る。また、駒Ｂから２つのフィールド、即ち、フレーム
ｆ2 のｅｖｅｎのフィールドデータＢ1 とフレームｆ3
のｏｄｄのフィールドデータＢ2 とを形成している。以
下同様にして、各駒Ｃ，Ｄ，…から３フィールド又は２
フィールドを形成する。

【０００６】ところで、映画の画像をＮＴＳＣ信号に変
換した後に記録等のために圧縮することが考えられる。
この場合には、毎秒３０フレームの状態で圧縮するより
も毎秒２４駒の状態に戻して圧縮した方が圧縮効率が高
いことから、ＮＴＳＣ信号を一旦テレシネ変換して駒に
戻して圧縮する。駒からＮＴＳＣフレームへの変換時に
おいては、図８（ａ）の例えばフレームｆ2 に示すよう
に、１ＮＴＳＣフレームが異なる駒から形成されること
がある。従って、ＮＴＳＣフレームから駒への変換時に
おいては、各フィールドの画像データを対応する駒に戻
すように変換を行う必要がある。図１５はこの点を考慮
してＮＴＳＣフレームから駒へのフレーム数変換を行う
テレシネ変換回路を構成している。

【０００７】図１５において、入力バッファ１には図１
４（ａ）に示すＮＴＳＣ信号に変換された画像データを
フレームｆ1 ，ｆ2 ，…の順でフィールド単位に順次入
力する。入力バッファ１は、３フィールド分の画像デー
タを保持してフィールド毎にフィールドメモリ３，４，
５に出力する。例えば、フィールドメモリ３，４，５は
フレームｆ1 のｏｄｄ，ｅｖｅｎ及びフレームｆ2 のｏ
ｄｄのフィールドデータＡ1 ，Ａ2 ，Ａ3 を格納する。
フィールドメモリ３，５は格納したフィールドデータを
メモリを６，８に与えて記憶させる。

【０００８】画像データ判定回路７はメモリ６，８のフ
ィールドデータを読出して比較する。即ち、画像データ
判定回路７は、１フレーム前後のｏｄｄ同士又は１フレ
ーム前後のｅｖｅｎ同士のフィールドデータが与えら
れ、これらの２つのフィールドデータの同一位置の画素
値同士の差分を全画素に亘って累積し、累積結果が所定
の閾値以下である場合には、これらのフィールドの画像
データは駒からＮＴＳＣフレームへの変換時に同一の１
駒に基づいて作成されたフィールドであるものと判断す
る。図１４（ｃ）の矢印は画像データ判定回路７によっ
て比較する２つのフィールドの組を示しており、実線枠
はこの比較結果によって同一の駒に基づくものであると
判定された２又は３フィールドから成る駒を示してい
る。

【０００９】フレームｆ1 のｏｄｄとフレームｆ2 のｏ
ｄｄとは、図１４（ａ）に示すように、同一の駒に基づ
いて作成されたものであるので、画像データ判定回路７
によってこれらのフィールドの画像データは同一である
ものと判断される。そうすると、画像データ判定回路７
は、メモリ６，８から画像データを出力させると共にス
イッチ９に端子ａを選択させて、メモリ６，８に格納さ
れていた画像データをフレーム作成回路10に与える。フ
レーム作成回路10にはフィールドメモリ４に格納されて
いたフレームｆ1 のｅｖｅｎのフィールドデータも入力
されており、フレーム作成回路10はこれらの３フィール
ドの画像データから図１４（ｃ）の実線枠で示す駒Ｋ1
を作成して出力する。なお、フレーム作成回路10は入力
された２又は３フィールドの画像データの各画素同士の
加算平均によって１駒を作成する。

【００１０】画像データ判定回路７はメモリ６，８に記
憶された画像データが一致したことを示す信号をフィー
ルド番号制御回路２にも出力する。そうすると、フィー
ルド番号制御回路２は入力バッファ１に次の３フィール
ドのデータを取り込ませる。入力バッファ１は取り込ん
だ３フィールドの画像データを入力順にフィールドメモ
リ３，４，５に与える。即ち、この場合には、フィール
ドメモリ３，４，５には夫々フレームｆ2 のｅｖｅｎ、
フレームｆ3 のｏｄｄ及びフレームｆ3 のｅｖｅｎのフ
ィールドデータＢ1 ，Ｂ2 ，Ｃ1 が格納される。

【００１１】フィールドメモリ３，５のフィールドデー
タはメモリ６，８に与え、画像データ判定回路７はこれ
らのメモリ６，８のフィールドデータ同士を比較する。
つまり、図１４（ｃ）の矢印に示すように、画像データ
判定回路７はフィールドデータＢ1 ，Ｃ1 を比較する。
図１４（ａ）の実線枠に示すように、これらのフィール
ドデータは夫々駒Ｂ，Ｃに基づくものであり、画像デー
タ判定回路７はこれらのフィールドデータが異なるもの
であることを示す信号をスイッチ９及びフィールド番号
制御回路２に出力する。

【００１２】これにより、スイッチ９は端子ｂを選択
し、メモリ８に格納されているフレームｆ3 のｅｖｅｎ
のフィールドデータＣ1 、即ち、入力バッファ１によっ
て３番目に取り込まれたフィールドデータは、次のテレ
シネ変換の１番目のフィールドデータとしてフィールド
メモリ３に与えられる。この場合には、メモリ６からの
フレームｆ2 のｅｖｅｎ及びフィールドメモリ４からの
フレームｆ3 のｏｄｄのフィールドデータＢ1 ，Ｂ2 を
フレーム作成回路10に出力する。これにより、フレーム
作成回路10は、図１４（ｃ）の実線枠に示すように、元
の駒Ｂを復元して出力する。

【００１３】また、次の変換の１番目のフィールドデー
タはフィールドメモリ３に供給されているので、フィー
ルド番号制御回路２は入力バッファ１を制御して、次の
２フィールドのフィールドデータを取り込ませる。これ
により、フィールドメモリ３，４，５には次の変換のた
めの３フィールドのフィールドデータＣ1 ，Ｃ2 ，Ｃ3
が夫々格納される。以後同様の動作を繰返して２−３プ
ルダウンが行われる。

【００１４】ところで、編集の容易さから、駒をＮＴＳ
Ｃ信号に変換した後に編集が行われることがある。図１
４（ｂ）は図１４（ａ）に示す画像１と編集を行う画像
２を示しており、画像２も駒からＮＴＳＣ信号に変換さ
れている。図１４（ｂ）においても元の駒Ｃ′，Ｄ′，
Ｅ′，…を実線枠によって示している。図１４では画像
１のフレームｆ3 の終了後に画像２の最初のフレームｆ
3 ′が接続される。なお、画像２では元の駒Ｃ′，
Ｄ′，Ｅ′，…によって、夫々３フィールド，２フィー
ルド，３フィールド，…が形成されている。

【００１５】図１４（ｃ）に示すように、駒Ｋ2 は２つ
のフィールドデータＢ1 ，Ｂ2 によって形成しており、
上述したように、編集点直前のフレームｆ3 のｅｖｅｎ
のフィールドデータＣ1 はフィールドメモリ３に転送さ
れる。入力バッファ１は編集点直後のフレームｆ4 ′の
ｏｄｄ及びｅｖｅｎのフィールドデータＣ1 ′，Ｃ2′
を取り込んで夫々フィールドメモリ４，５に与える。画
像データ判定回路７は、メモリ６，８からフィールドデ
ータＣ1 ，Ｃ2 ′が与えられて両者を比較する。この場
合には、これらのフィールドデータが編集点前後のフィ
ールドデータであり、同一の駒に基づくものではないの
で、画像データ判定回路７はスイッチ９に端子ｂを選択
させる。こうして、フレーム作成回路10にはフレームｆ
3 のｅｖｅｎとフレームｆ4 ′のｏｄｄのフィールドデ
ータＣ1 ，Ｃ1 ′が与えられ、フレーム作成回路10は、
図１４（ｃ）に示すように、これらの２フィールドのフ
ィールドデータによって駒Ｋ3 を作成する。

【００１６】次の画像取り込みによって、フィールドメ
モリ３，４，５は夫々フィールドデータＣ2 ′，Ｃ3
′，Ｄ1 ′を格納する。フィールドデータＣ2 ′，Ｄ1
′は一致しないので、この場合には、フレーム作成回
路10は図１４（ｃ）に示す駒Ｋ3′を復元する。以後同
様にして駒を復元して、駒Ｋ4，Ｋ5，…を出力する。

【００１７】ところで、画像１を編集することなくテレ
シネ変換すると、元の駒を完全に復元することができ
る。例えば、画像１の６つのフレームｆ1 乃至ｆ6 をテ
レシネ変換することにより、これらのフレームを作成し
た元の駒Ａ乃至Ｅを復元することができる。ところが、
画像１と画像２とを編集して接続した場合には、復元さ
れる駒数は変化することがある。例えば、６つのフレー
ムｆ1 ，ｆ2 ，ｆ3 ，ｆ4 ′，ｆ5 ′，ｆ6 ′をテレシ
ネ変換すると、上述したように、駒Ｋ1 ，Ｋ2 ，Ｋ3 ，
Ｋ3 ′，Ｋ4 ，Ｋ5 が復元される。即ち、この場合に
は、元の駒数に対して１駒増加している。このため、例
えば圧縮時の効率が低下するという問題があり、また、
例えば、パケット化した場合には、パケット内の駒数が
変化して信号処理が困難になってしまうという問題があ
った。

【００１８】

【発明が解決しようとする課題】このように、従来、画
像を編集した後フレーム数変換すると、駒数が変化して
しまうという問題点があった。

【００１９】本発明は、元のフレーム（駒）数を再現す
ることができるフレーム数変換装置を提供することを目
的とする。

【００２０】［発明の構成］

【課題を解決するための手段】本発明に係るフレーム数
変換装置は、１枚の画面に基づいて２種類の枚数の画面
を作成する所定のフレーム数変換処理が施された画像デ
ータが順次画面単位で入力され、一連の画面を画面メモ
リに格納する格納手段と、前記所定のフレーム数変換処
理に基づく画面間隔の２画面を前記画面メモリから読出
して同一性を判定して判定結果を得る第１の判定手段
と、この第１の判定手段からの前記判定結果に基づいて
前記第１の判定手段による同一性の判定を予想して予想
結果を得る予想手段と、前記第１の判定手段の判定結果
と前記予想手段の予想結果とが一致しない場合には、前
記画面メモリから読出した前記２画面、その次の画面及
び前記２画面の相互間の画面の各画面同士で前記画像デ
ータの同一性を判定して判定結果を得る第２の判定手段
と、前記第１又は第２の判定手段の判定結果に基づいて
前記画像データを画面単位で合成して新たな画面群を構
成すると共に、前記合成した画面の数を示す情報を前記
予想手段に与えて前記予想結果を更新させる画面群生成
手段とを具備したものである。

【００２１】

【作用】本発明において、入力される画像データは１枚
の画面から２種類の枚数の画面を作成する所定のフレー
ム数変換処理が施されている。入力された画像データは
保持手段によって画面メモリに順次格納する。第１の判
定手段は所定のフレーム数変換処理に基づく画面間隔の
２画面を読出して同一性を判定して判定結果を得る。入
力される画像データが編集されたものでない場合には、
この判定結果と予想手段からの予想結果とは一致し、画
面群合成手段は、第１の判定手段の判定結果に基づいて
画面を合成する。第１の判定手段の判定結果と予想手段
からの予想結果とが一致しない場合には、第２の判定手
段は、前記２画面、その次の画面及び前記２画面の相互
間の画面の各画面同士で画像データの同一性を判定して
判定結果を得る。画面群合成手段は、この場合には、第
１又は第２の判定手段の判定結果に基づいて画面を合成
することにより新たな画面群を構成する。

【００２２】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係るフレーム数変換装置の
一実施例を示すブロック図である。図１において図１５
と同一の構成要素には同一符号を付してある。本実施例
は２−３プルダウン方式によって５フレームの画像を４
フレームの画像に変換させるものに適用した例である。

【００２３】入力バッファ１には例えばＮＴＳＣ方式の
ディジタル画像データをフィールド単位で入力する。入
力バッファ１はフィールド番号制御回路２に制御され
て、入力されたフィールドデータを保持しフィールド単
位でフィールドメモリ12乃至14，16に供給するようにな
っている。フィールド番号制御回路２は後述する画像デ
ータ判定回路11及びパターン記憶回路15によって制御さ
れて、入力バッファ１のフィールドデータの取り込みを
制御すると共に、入力バッファ１のフィールドデータを
読出して連続した４フィールドのフィールドデータをフ
ィールド順にフィールドメモリ12乃至14，16に記憶させ
るようになっている。

【００２４】フィールドメモリ12乃至14，16は入力され
た画像データ（フィールドデータ）を記憶して画像デー
タ判定回路11に出力することができるようになってい
る。また、フィールドメモリ12，13は記憶したフィール
ドデータをフレーム作成回路10に出力する。フィールド
メモリ14，16は夫々記憶したフィールドデータをスイッ
チ９，17に出力するようになっている。

【００２５】画像データ判定回路11は、フィールドメモ
リ12乃至14に格納されたフィールドデータのうち時間順
で１番目及び３番目のフィールドデータをフィールドメ
モリ12，14から読出し、これらのフィールドデータの画
面上の同一位置の画素同士の画素値の差分を画像全域に
亘って累積し、累積値Δと所定の閾値ｄとを比較する。
画像データ判定回路11は累積値Δが所定の閾値ｄ以下で
ある場合には、フィールドメモリ12，14に格納されたフ
ィールドデータは同一のフレーム（駒）に基づくもので
あるものと判定する。即ち、画像データ判定回路11は２
フィールド前後のフィールドデータ同士が同一のフレー
ム（駒）に基づくものであることから、フィールドメモ
リ12乃至14に格納された３フィールドのフィールドデー
タが同一のフレーム（駒）に基づくものであると判断
し、これらの３フィールドのフィールドデータを用いて
１フレーム（駒）を復元するパターン（以下、３のパタ
ーンという）であることを示す判定結果を得る。

【００２６】また、画像データ判定回路11は累積値Δが
所定の閾値ｄを越えた場合には、フィールドメモリ12，
14に格納されたフィールドデータは異なるフレーム
（駒）に基づくものであるものと判定する。即ち、画像
データ判定回路11は２フィールド前後のフィールドデー
タが異なるフレーム（駒）に基づくものであることか
ら、フィールドメモリ12，13に格納された２フィールド
のフィールドデータが同一のフレーム（駒）駒に基づく
ものである判断し、これらの２フィールドのフィールド
データを用いて１フレーム（駒）を復元するパターン
（以下、２のパターンという）であることを示す判定結
果を得る。

【００２７】本実施例においては、画像データ判定回路
11からの判定結果はパターン記憶回路15及びフィールド
番号制御回路２に与える。パターン記憶回路15は画像デ
ータ判定回路11が３のパターンを指定したか２のパター
ンを指定したかを記憶する。入力されたＮＴＳＣフィー
ルドのフィールドデータが編集されていないものとする
と、画像データ判定回路11の判定結果は２のパターンと
３のパターンとが交互に現れるものと考えることができ
る。パターン記憶回路15は記憶したパターンの履歴に基
づいて、既に終了したフレーム数変換の次の変換におけ
るパターンを予想し、パターン予想結果をフィールド番
号制御回路２及び画像データ判定回路11に出力するよう
になっている。フィールド番号制御回路２は、画像デー
タ判定回路11からの判定結果とパターン記憶回路15から
のパターン予想結果とが異なる場合には、入力バッファ
１を制御して次のフィールドのフィールドデータをフィ
ールドメモリ16に供給させて記憶させるようになってい
る。

【００２８】画像データ判定回路11は、パターン予想結
果と同一のパターンを示す判定結果を得た場合には、こ
の判定結果を確定した判定結果としてそのままスイッチ
９に与えるようになっている。一方、画像データ判定回
路11は、パターン予想結果と異なるパターンを示す判定
結果を得た場合には、フィールドメモリ12，14からのフ
ィールドデータだけでなくフィールドメモリ13，16に格
納されているフィールドデータも読出し、これらの連続
した４フィールドのフィールドデータを用いて３のパタ
ーンか又は２のパターンを指定するための判定結果を得
るようになっている。画像データ判定回路11はこの判定
結果を確定した判定結果としてスイッチ９に与えるよう
になっている。なお、パターン記憶回路15にはこの確定
した判定結果を供給するようになっている。

【００２９】スイッチ９は、３のパターンを示す判定結
果によりスイッチａを選択してフィールドメモリ14に格
納されているフィールドデータをフレーム作成回路10に
与え、２のパターンを示す判定結果によりスイッチｂを
選択してフィールドメモリ14に格納されているフィール
ドデータをフィールドメモリ12に与えるようになってい
る。

【００３０】フィールドメモリ16の出力はスイッチ17に
も供給するようになっている。スイッチ17の端子ａはフ
レーム作成回路10に接続し、端子ｂはフィールドメモリ
12に接続する。スイッチ17は、画像データ判定回路11か
ら確定した判定結果が与えられるようになっており、こ
の判定結果に基づいて端子ａ，ｂを選択するようになっ
ている。なお、画像データ判定回路11は入力されるフィ
ールドデータのパターンによっては、スイッチ９とスイ
ッチ17とで異なるパターンを示す判定結果を出力するこ
ともある。

【００３１】フレーム作成回路10は、入力されたフィー
ルドデータに基づいて新たなフレームデータを作成す
る。フレーム作成回路10は、フィールドメモリ12，13か
ら２フィールドのフィールドデータが与えられたときに
は、入力されたフィールドデータを夫々ｏｄｄ及びｅｖ
ｅｎとして１フレームを構成して出力する。また、フレ
ーム作成回路10は、フィールドメモリ12，13，14から３
フィールドのフィールドデータが与えられた場合には、
フィールドメモリ12，14からのフィールドデータのいず
れもｏｄｄであるか又はｅｖｅｎであるものとし、例え
ば画素毎の加算平均を行って１フィールドを構成する。
なお、フィールドメモリ12，14の出力に基づいて作成す
るフィールドがｏｄｄであるか又はｅｖｅｎであるか
は、フィールド番号制御回路２によって示されるように
なっている（図示省略）。フレーム作成回路10は、作成
したフィールドとフィールドメモリ13からのフィールド
データとによって１フレームを構成して出力するように
なっている。

【００３２】なお、フレーム作成回路10は入力されたフ
ィールドデータに基づいて映画の駒を作成する場合に
は、入力されたデータの加算平均を求めることにより駒
を作成して出力するようになっている。

【００３３】次に、このように構成された実施例の動作
について図２乃至図１１を参照して説明する。図２は実
施例の動作を説明するためのフローチャートである。図
３（ａ），（ｂ）は編集前の画像を示し、図３（ｃ）は
編集後の画像を示し、図３（ｄ）は復元した画像を示
し、図３（ｅ）はパターン記憶回路15によるパターン予
想結果を示している。また、図３（ａ）乃至（ｃ）は上
段にｏｄｄの画像データＡ1 ，Ａ3 ，Ｂ2 ，…を示し、
下段にｅｖｅｎの画像データＡ2 ，Ｂ1 ，Ｃ1 ，…を示
している。図３乃至図１０の水平方向はフィールド単位
の時間に対応しており、入力画像データは各図の左側か
らＡ1 ，Ａ2 ，Ａ3 ，Ｂ1 ，…の順に入力される。図３
（ａ），（ｂ）の実線枠は同一のフレーム（駒）から作
成されたＮＴＳＣフィールドの組を示し、図３（ｃ）の
実線枠はＮＴＳＣフレームを示し、図３（ｄ）の破線枠
は復元したフレーム（駒）を示している。また、各図の
矢印は図１中の画像データ判定回路11による判定対象を
示している。

【００３４】いま、入力されるＮＴＳＣフィールドデー
タが図３（ｃ）に示す画像３であるものとする。画像３
は図１４の画像１，２と同一の画像１，２（図３
（ａ），（ｂ））を編集して作成したものであり、画像
１のフレームｆ3 の直後に画像２のフレームｆ4 ′を接
続したものである。画像３のフィールドデータは図２の
ステップＳ1 において入力バッファ１に入力する。入力
バッファ１はフィールド番号制御回路２に制御されて、
順次入力されるフィールドデータＡ1 ，Ａ2 ，Ａ3 ，Ｂ
1 ，…をフィールド順にフィールド単位でフィールドメ
モリ12，13，14に供給する（ステップＳ2 ）。即ち、先
ず、フィールドメモリ12乃至14には夫々フィールドデー
タＡ1 乃至Ａ3 が格納される。

【００３５】画像データ判定回路11は、フィールドメモ
リ12，14に格納されたフィールドデータＡ1 ，Ａ3 を読
出して比較する。即ち、画像データ判定回路11は、ステ
ップＳ3 において、フィールドデータＡ1 ，Ａ3 の画面
上の同一位置の画素同士の画素値の差分を画像全域に亘
って累積して累積値Δを求め、次のステップＳ4 におい
て累積値Δと所定の閾値ｄとを比較する。この場合に
は、フィールドデータＡ1 ，Ａ3 はいずれもフレーム
（駒）Ａに基づくものであるので、累積値Δは閾値ｄよ
りも小さく、画像データ判定回路11は、３のパターンを
示す判定結果を出力する。次に、ステップＳ5 において
パターン予想結果と判定結果を比較する。この時点で
は、パターン記憶回路15にはパターン予想結果が格納さ
れておらず、処理はステップＳ6 に移行する。

【００３６】画像データ判定回路11は３のパターンを示
す判定結果を確定した判定結果としてスイッチ９に出力
する。これにより、スイッチ９は端子ａを選択し、フィ
ールドメモリ14に格納されていたフィールドデータＡ3
をフレーム作成回路10に供給する。フィールドメモリ1
2，13に格納されていたフィールドデータＡ1 ，Ａ2 も
フレーム作成回路10に与える。

【００３７】フレーム作成回路10はフィールド番号制御
回路２からフィールドデータＡ1 ，Ａ3 がｏｄｄである
ことを示すデータが入力されており、フレーム作成回路
10は、フィールドデータＡ1 ，Ａ3 を例えば画素毎に加
算平均してｏｄｄを構成する。フレーム作成回路10は、
作成したｏｄｄのフィールドデータとフィールドデータ
Ａ2 とによって図３（ｄ）のフレームＡを構成して出力
する。なお、フレーム作成回路10は映画の駒を作成する
場合には、これらのフィールドデータＡ1 乃至Ａ3 の加
算平均を求めて図３（ｄ）に示す駒Ａを復元すればよ
い。

【００３８】画像データ判定回路11の判定結果は、次の
ステップＳ7 においてフィールド番号制御回路２に与え
ると共に、パターン記憶回路15にも与える。これによ
り、パターン記憶回路15は次のフレーム数変換において
画像データ判定回路11が２のパターンを指定するものと
予想してパターン予想結果をフィールド番号制御回路２
及び画像データ判定回路11に出力する（図３（ｅ））。

【００３９】次のステップＳ8 では画像が終了したか否
かを判断してステップＳ2 に処理を戻す。ステップＳ2
では、フィールド番号制御回路２は入力バッファ１によ
って取込まれた次の３フィールドのフィールドデータＢ
1 ，Ｂ2 ，Ｃ1 を夫々フレームメモリ12乃至14に記憶さ
せる。

【００４０】画像データ判定回路11は、次のステップＳ
3 において、フィールドメモリ12，14に格納されたフィ
ールドデータＢ1 ，Ｃ1 を読出して、画素同士の画素値
の差分の累積値Δを求める。この場合には、フィールド
データＢ1 ，Ｃ1 が元のフレーム（駒）Ｂ，Ｃに基づく
ものであるので、累積値Δは閾値ｄよりも大きくなり、
画像データ判定回路11はこれらのフィールドデータＢ1
，Ｃ1 が異なるフレームに基づくものであって２フィ
ールドのフィールドデータＢ1 ，Ｂ2 によってフレーム
を復元すべきであるものと判断し、２のパターンを示す
判定結果を得る。

【００４１】これにより、処理はステップＳ9 に移行し
て、画像データ判定回路11はパターン予想結果と判定結
果とが一致するか否かを判断する。上述したように、こ
の時点ではパターン記憶回路15から２のパターンを示す
パターン予測結果が入力されており、画像データ判定回
路11は両者が一致したものと判断して処理をステップＳ
10に移行して、判定結果を確定した判定結果としてスイ
ッチ９に出力する。

【００４２】スイッチ９は２のパターンを指定する判定
結果が入力されると、ステップＳ10において端子ｂを選
択する。これにより、フィールドメモリ12，13に格納さ
れていたフィールドデータＢ1 ，Ｂ2 のみがフレーム作
成回路10に供給される。フレーム作成回路10はこれらの
フィールドデータＢ1 ，Ｂ2 の加算平均を求めて図３
（ｄ）に示すフレーム（駒）Ｂを復元する。画像データ
判定回路11は２のパターンを示す判定結果を確定した判
定結果としてパターン記憶回路15に供給する（ステップ
Ｓ11）。これにより、パターン記憶回路15は、次のフレ
ーム数変換において３のパターンのパターン予想結果を
出力する（図３（ｅ））。また、この場合には、ステッ
プＳ12において、フィールドメモリ14に格納されていた
フィールドデータＣ1 はスイッチ９を介してフィールド
メモリ12に与えて記憶させる。

【００４３】画像の終わりでない場合には、ステップＳ
8 から処理をステップＳ2 に戻して次のフィールドデー
タを入力バッファメモリ１に入力する。この場合には、
フィールドメモリ12にフィールドデータＣ1 が既に格納
されているので、フィールド番号制御回路２は次のフィ
ールドデータＣ1 ′，Ｃ2 ′のみを夫々フィールドメモ
リ13，14に与えて記憶させる。

【００４４】以後同様にして、入力フィールドデータが
編集されていない場合には、パターン記憶回路15が予想
したパターン予想結果と画像データ判定回路11の判定結
果とが一致するので、処理はステップＳ5 ，Ｓ9 から、
ステップＳ6 乃至Ｓ7 の処理（以下、Ａのパターンとい
う）又はステップＳ10乃至Ｓ12の処理（以下、Ｂのパタ
ーンという）に移行して、各フレーム（駒）が復元され
る。

【００４５】しかし、画像３においては、ｅｖｅｎのフ
ィールドデータＣ1 の直後において編集が行われている
ので、この場合には、画像データ判定回路11の判定結果
とパターン記憶回路15が予想するパターン予測結果とは
一致しない。即ち、画像データ判定回路11は、次のステ
ップＳ3 においてフィールドメモリ12，14からフィール
ドデータＣ1 ，Ｃ2 ′を読出し、画素差分の累積値Δを
求める。これらのフィールドデータＣ1 ，Ｃ2 ′は異な
るフレーム（駒）Ｃ，Ｃ′に基づくものであり、累積値
Δは閾値ｄよりも大きくなって、画像データ判定回路11
は２のパターンを示す判定結果を得る。この２のパター
ンを示す判定結果はフィールド番号制御回路２に供給す
る。

【００４６】一方、このタイミングでは、図３（ｅ）に
示すように、パターン記憶回路15は３のパターンを示す
パターン予測結果を画像データ判定回路11及びフィール
ド番号制御回路２に与えている。フィールド番号制御回
路２はパターン予想結果と判定結果とが一致しないこと
から、図２のＣのパターンのステップＳ13に移行して、
次のフィールドのフィールドデータＣ3 ′をフィールド
メモリ16に与えて格納させる。画像データ判定回路11
は、ステップＳ14において、フィールドメモリ12，13か
らのフィールドデータＣ1 ，Ｃ1 ′とを比較する。

【００４７】図１１はこの場合の画像データ判定回路11
の比較動作を説明するための説明図である。

【００４８】ｏｄｄ同士又はｅｖｅｎ同士の各画素差分
を求める場合には、同一の画素位置同士で画素値の差分
を求めることができる。ｏｄｄとｅｖｅｎとでは画素位
置が異なるので、画像データ判定回路11は、図１１に示
すように、ｏｄｄの第ｘ（ｘは１以上の整数）ライン目
とｅｖｅｎの第（ｘ＋１）ライン目の画素同士の画素差
分を求める。これにより、２つのフィールドデータが同
一フレームに基づくものであるか否かの判定を比較的正
確に行うことができる。

【００４９】画像データ判定回路11は、フィールドメモ
リ12，13からのフィールドデータＣ1 ，Ｃ1 ′との間で
画素差分の累積値Δ′を求めて、所定の閾値ｄ′と比較
する（ステップＳ15）。同様に、画像データは判定回路
11は、ステップＳ14でフィールドメモリ13，14からのフ
ィールドデータＣ1 ′，Ｃ2 ′との画素差分の累積値
Δ′及びフィールドメモリ13，16からのフィールドデー
タＣ1 ′，Ｃ3 ′との画素差分の累積値Δ′を求める。
即ち、画像データ判定回路11は、図３（ｄ）の矢印に示
すように、４つのフィールドデータ相互間で同一性を判
定する。

【００５０】画像データ判定回路11は、ステップＳ15に
おいて求めた全ての累積値Δ′が閾値ｄ′よりも大きい
か否かを判定する。全ての累積値Δ′が閾値ｄ′よりも
大きい場合、即ち、４つのフィールドデータが相互に同
一のフレーム（駒）に基づくものではない場合には、ス
テップＳ15から処理をステップＳ18，Ｓ19に移行（以
下、Ｆのパターンという）する。

【００５１】フィールドデータＣ1 ′，Ｃ2 ′，Ｃ3 ′
は同一のフレーム（駒）Ｃ′に基づくものであるので、
フィールドデータＣ1 ，Ｃ1 ′に基づく画素差分の累積
値Δ′のみが閾値ｄ′よりも大きく、他の累積値Δ′は
閾値ｄ′よりも小さくなる。これにより、処理はステッ
プＳ16，Ｓ17に移行（以下、Ｅパターンという）する。

【００５２】ステップＳ16では、ｄ′＜Δ′を満足する
フィールドデータ同士をフレーム作成回路10に供給す
る。即ち、この場合には、画像データは判定回路11はス
イッチ９，17に端子ａを選択させてフィールドメモリ1
3，14，16に格納されているフィールドデータＣ1 ′，
Ｃ2 ′，Ｃ3 ′をフレーム作成回路10に与える。フレー
ム作成回路10はこれらのフィールドデータＣ1 ′，Ｃ2
′，Ｃ3 ′を用いて、図３（ｄ）に示すフレーム
（駒）Ｃ′を復元する。次に、画像判定回路11はステッ
プＳ17において、３のパターンを示す判定結果をパター
ン記憶回路15に与える。これにより、パターン記憶回路
15は次のパターンを２のパターンであると予想する（図
３（ｅ））。

【００５３】以後画像３は編集が行われていないので、
図２のＡパターン及びＢパターンを交互に繰り返して図
３（ｄ）に示すフレーム（駒）Ｄ′，Ｅ′，…を復元す
る。図３に示すように、元の画像１，２のフレーム
（駒）Ａ，Ｂ，Ｃ′，Ｄ′，Ｅ′，…（図３（ａ），
（ｂ））に基づく画像３を復元してフレーム（駒）Ａ，
Ｂ，Ｃ′，Ｄ′，Ｅ′，…（図３（ｄ））を得ており、
変換後において元のフレーム（駒）数に対応したフレー
ム数のフレーム（駒）を復元することができる。

【００５４】なお、画像が編集されたものであっても、
元のフレーム（駒）の途中で編集されていない場合で、
且つ編集前のパターンの変化と編集後のパターンの変化
が同一である場合には、図２のＡのパターン又はＢのパ
ターンのみとなる。図４及び図５はこの場合の動作を説
明するための説明図であり、図４及び５（ａ）乃至
（ｄ）は夫々図３（ａ），（ｂ），（ｄ），（ｅ）に対
応する。

【００５５】図４において、入力される画像は画像４，
５を編集したものであり、画像４の元のフレーム（駒）
Ｂ，Ｃの接続点において画像４のフレーム（駒）Ｃ′を
接続している。フィールドデータＣ1 ′，Ｃ2 ′，Ｄ1
′がフィールドメモリ12，13，14に格納されると、画
像データ判定回路11はフィールドデータＣ1 ′，Ｄ1 ′
を比較して２のパターンであることを検出し、処理は図
２のステップＳ9 に移行する。この場合には、前のフレ
ーム数変換によって復元した前フレーム（駒）Ｂを３つ
のフィールドデータによって構成しているので、この時
点では、パターン記憶回路15は、図４（ｄ）に示すよう
に、２のパターンを示すパターン予想結果を出力してい
る。従って、この場合には、ステップＳ9 からＢのパタ
ーンに移行して処理を続ける。こうして、フレーム
（駒）Ｃ′，Ｄ′，…を復元する。

【００５６】図５では、画像６の元のフレーム（駒）
Ｂ，Ｃの接続点において画像７のフレーム（駒）Ｃ′を
接続している。フィールドデータＣ1 ′，Ｃ2 ′，Ｃ3
′がフィールドメモリ12，13，14に格納されると、画
像データ判定回路11はフィールドデータＣ1 ′，Ｃ3 ′
を比較して３のパターンであることを検出する。これに
より、処理は図２のステップＳ5 に移行する。この場合
には、前のフレーム数変換によって復元した前フレーム
（駒）Ｂを２つのフィールドデータによって構成してい
るので、この時点では、パターン記憶回路15は、図５
（ｄ）に示すように、３のパターンを示すパターン予想
結果を出力している。従って、この場合には、ステップ
Ｓ5 からＡのパターンに移行して処理を続ける。こうし
て、図５（ｃ）に示す復元したフレーム（駒）Ｃ′，
Ｄ′，…を得る。

【００５７】また、編集前のパターンの変化と編集後の
パターンの変化が同一でない場合、即ち、パターン予測
結果と判定結果とが一致しない場合であっても、元のフ
レーム（駒）の途中で編集されていないときには、変換
後において元のフレーム（駒）数に対応したフレーム数
のフレーム（駒）を復元することができる。図６はこの
場合の動作を説明するための説明図であり、図６（ａ）
乃至（ｄ）は夫々図３（ａ），（ｂ），（ｄ），（ｅ）
に対応する。

【００５８】図６では、画像６の元のフレーム（駒）
Ｃ，Ｄの接続点において画像８のフレーム（駒）Ｄ′を
接続している。フィールドデータＤ1 ′，Ｄ2 ′，Ｄ3
′がフィールドメモリ12，13，14に格納されると、画
像データ判定回路11はフィールドデータＤ1 ′，Ｄ3 ′
を比較して３のパターンであることを検出する。これに
より、処理は図２のステップＳ5 に移行する。しかしこ
の場合には、前のフレーム数変換によって復元した前フ
レーム（駒）Ｃが３つのフィールドデータによって構成
されているので、この時点では、パターン記憶回路15
は、図６（ｄ）に示すように、２のパターンを示すパタ
ーン予想結果を出力している。従って、この場合には、
ステップＳ5 からステップＳ20，Ｓ21の処理（以下、Ｄ
のパターンという）に移行する。

【００５９】ステップＳ20ではフィールドメモリ12，1
3，14に格納されているフィールドデータをフレーム作
成回路10に与える。即ち、画像データ判定回路11は、パ
ターン予想結果に拘わらず、３のパターンを示す判定結
果をスイッチ９に与えて、スイッチ９に端子ａを選択す
る。フレーム作成回路10にはフィールドデータＤ1 ′，
Ｄ2 ′，Ｄ3 ′が入力され、フレーム作成回路10はこれ
らの３フィールドのデータによってフレーム（駒）Ｄ′
（図６（ｃ））を復元して出力する。

【００６０】次のステップＳ21では３のパターンである
ことを示す判定結果をパターン記憶回路15に与える。こ
うして、この場合においても、元のフレーム（駒）に対
応したフレーム数のフレーム（駒）を復元することがで
きる。

【００６１】図３の例では、復元されたフレーム（駒）
は、図３（ｅ）に示すように、編集点前後においてパタ
ーン予想結果と一致したパターンで作成されている。こ
れに対し、編集点によっては復元後のフレーム（駒）の
発生パターンがパターン予想結果と一致しないこともあ
る。図７及び図８はこの場合の例を示す説明図であり、
図７及び図８（ａ）乃至（ｄ）は夫々図３（ａ），
（ｂ），（ｄ），（ｅ）に対応する。

【００６２】図７では、画像６のフィールドデータＣ1
直後において画像９のフィールドデータＣ1 ′を接続し
ている。フィールドデータＣ1 ，Ｃ1 ′，Ｃ2 ′がフィ
ールドメモリ12，13，14に格納されると、画像データ判
定回路11はフィールドデータＣ1 ，Ｃ2 ′を比較して２
のパターンであることを検出する。これにより、処理は
図２のステップＳ9 に移行する。この場合には、前のフ
レーム数変換によって復元した前フレーム（駒）Ｂが２
つのフィールドデータによって構成されているので、こ
の時点では、パターン記憶回路15は、図７（ｄ）に示す
ように、３のパターンを示すパターン予想結果を出力し
ている。従って、この場合には、ステップＳ5 からＣの
パターンに移行する。

【００６３】フィールド番号制御回路２はパターン予想
結果と判定結果との不一致を検出すると、ステップＳ13
において、次のフィールドデータＤ1 ′をフィールドメ
モリ16に与えて格納させる。これにより、画像データ判
定回路11は、フィールドデータＣ1 ，Ｃ1 ′間の画素差
分の累積値Δ′、フィールドデータＣ1 ′，Ｃ2 ′間の
画素差分の累積値Δ′及びフィールドデータＣ1 ，Ｄ1
′間の画素差分の累積値Δ′を求め（ステップＳ1
4）、ステップＳ15で閾値ｄ′と比較する。この場合に
は、同一のフレームＣ′に基づくフィールドデータＣ1
′，Ｃ2 ′間の画素差分の累積値Δのみが閾値ｄ′よ
りも小さいので、処理は上述したＥのパターンに移行す
る。これにより、画像データ判定回路11はスイッチ９に
端子ａを選択させると共に、スイッチ17に端子ｂを選択
させ、ステップＳ16においてフィールドデータＣ1 ′，
Ｃ2 ′のみをフレーム作成回路10に与える。

【００６４】フレーム作成回路10は入力されたフィール
ドデータＣ1 ′，Ｃ2 ′を用いてフレーム（駒）を復元
する。また、フィールドメモリ16に格納されていたフィ
ールドデータは次の変換の１番目のデータとしてスイッ
チ17を介してフィールドメモリ12に与える。このよう
に、フレーム（駒）Ｃ′は２フィールドのデータによっ
て構成しており、画像データ判定回路11は２のパターン
であることを示す判定結果をパターン記憶回路15に出力
する。これにより、パターン記憶回路15は次のフレーム
数変換において３のパターンを示すパターン予想結果を
出力する（図７（ｄ））。以後、同様の動作によってフ
レーム（駒）を復元する。

【００６５】図８は同一パターン構成の画像６，１０を
編集した例であり、画像６のフィールドデータＣ1 直後
において画像１０のフィールドデータＣ2 ′を接続して
いる。フィールドデータＣ1 ，Ｃ2 ′，Ｃ3 ′がフィー
ルドメモリ12，13，14に格納されると、画像データ判定
回路11はフィールドデータＣ1 ，Ｃ3 ′を比較して２の
パターンであることを検出する。これにより、処理は図
２のステップＳ9 に移行する。しかしこの時点では、図
８（ｄ）に示すように、パターン記憶回路15は３のパタ
ーンを示すパターン予想結果を出力しており、処理はＣ
のパターンに移行する。

【００６６】こうして、次のフィールドデータＤ1 ′を
フィールドメモリ16に与えて格納し、図８の矢印に示す
ように、フィールドデータＣ1 ，Ｃ2 ′間の画素差分の
累積値Δ′、フィールドデータＣ2 ′，Ｃ3 ′間の画素
差分の累積値Δ′及びフィールドデータＣ2 ′，Ｄ1 ′
間の画素差分の累積値Δ′を求め（ステップＳ14）、ス
テップＳ15で閾値ｄ′と比較する。この場合には、同一
のフレームＣ′に基づくフィールドデータＣ2 ′，Ｃ3
′間の画素差分の累積値Δのみが閾値ｄ′よりも小さ
いので、処理はＥのパターンに移行してフレーム作成回
路10にフィールドデータＣ2 ′，Ｃ3 ′を与える。

【００６７】フレーム作成回路10は入力されたフィール
ドデータＣ2 ′，Ｃ3 ′を用いてフレーム（駒）を復元
し、画像データ判定回路11は２のパターンであることを
示す判定結果をパターン記憶回路15に出力する。これに
より、パターン記憶回路15は次のフレーム数変換におい
て３のパターンを示すパターン予想結果を出力する（図
８（ｄ））。

【００６８】次の変換時には、フィールドメモリ12，1
3，14には夫々フィールドデータＤ1′，Ｄ2 ′，Ｅ1 ′
が格納されている。画像データ判定回路11はフィールド
データＤ1 ′，Ｅ1 ′を比較して２のパターンであるも
のと判断する。これに対し、上述したように、パターン
記憶回路15は３のパターンを示すパターン予想結果を出
力しており（図８（ｄ））、画像データ判定回路11は次
のフィールドデータＥ2 ′を用いて４フィールドで画素
差分の累積値Δ′を求める（図８（ｃ）の矢印参照）。

【００６９】これらの累積値Δ′と閾値ｄ′との比較か
ら、この場合には、フィールドデータＤ1 ′，Ｄ2 ′の
みをフレーム作成回路10に供給する。こうして、このフ
レーム数変換時においても２フィールドのデータから１
フレーム（駒）Ｄ′を復元する。また、画像データ判定
回路11は２のパターンであることを示す判定結果をパタ
ーン記憶回路15に出力する。これにより、パターン記憶
回路15は次のフレーム数変換において３のパターンを示
すパターン予想結果を出力する（図８（ｄ））。

【００７０】このように、この場合には、画像データ判
定回路11の判定結果とパターン予想結果が２回続けて不
一致となるが、図８（ａ），（ｂ），（ｄ），の比較か
ら明らかなように、復元されたフレーム数は元のフレー
ム数に対応している。

【００７１】ところで、図２のＣのパターンのステップ
Ｓ15において全ての累積値Δ′が閾値ｄ′よりも大きい
と判断されることがある。図９及び図１０はこの場合の
例を示す説明図である。図９及び図１０（ａ）乃至
（ｄ）は夫々図３（ａ），（ｂ），（ｄ），（ｅ）に対
応する。

【００７２】図９では、画像６のフィールドデータＣ1
直後において画像１１のフィールドデータＣ2 ′を接続
している。フィールドデータＣ1 ，Ｃ2 ′，Ｄ1 ′がフ
ィールドメモリ12，13，14に格納されると、画像データ
判定回路11はフィールドデータＣ1 ，Ｄ1 ′を比較して
２のパターンであることを検出する。これにより、処理
は図２のステップＳ9 に移行する。この場合には、前の
フレーム数変換によって復元した前フレーム（駒）Ｂが
２つのフィールドデータによって構成されているので、
この時点では、パターン記憶回路15は、図９（ｄ）に示
すように、３のパターンを示すパターン予想結果を出力
している。従って、この場合には、ステップＳ5 からＣ
のパターンに移行する。

【００７３】ステップＳ13では、次のフィールドデータ
Ｄ2 ′をフィールドメモリ16に与えて格納させ、画像デ
ータ判定回路11はフィールドメモリ12乃至14，16から連
続した４フィールドのフィールドデータを読出して画素
差分の累積値Δ′を求める（図９（ｃ）の矢印）。この
場合には、フィールドデータＣ1 ，Ｃ2 ′間の画素差分
の累積値Δ′、フィールドデータＣ2 ′，Ｄ1 ′間の画
素差分の累積値Δ′及びフィールドデータＣ2 ′，Ｄ2
′間の画素差分の累積値Δ′のいずれも閾値ｄ′より
も大きいので、Ｆのパターンに移行する。

【００７４】この場合には、ステップＳ18において、フ
ィールドメモリ12，13に格納されているフィールドデー
タＣ1 ，Ｃ2 ′のみをフレーム作成回路10に供給する。
フレーム作成回路10はこれらの２フィールドのフィール
ドデータを用いて１フレーム（駒）Ｃ′を復元する。ま
た、画像データ判定回路11は２のパターンであることを
示す判定結果をパターン記憶回路15に与え、記憶回路15
は次の変換時に３のパターン予想結果を出力する。こう
して、この場合にも、正確にフレーム数を復元すること
ができる。

【００７５】図１０は画像６のフィールドデータＣ1 直
後において画像１１のフィールドデータＣ3 ′を接続し
ている。フィールドデータＣ1 ，Ｃ3 ′，Ｄ1 ′がフィ
ールドメモリ12，13，14に格納されると、画像データ判
定回路11はフィールドデータＣ1 ，Ｄ1 ′を比較して２
のパターンであることを検出する。これにより、処理は
図２のステップＳ9 に移行する。しかしこの時点では、
図１０（ｄ）に示すように、パターン記憶回路15は３の
パターンを示すパターン予想結果を出力しており、処理
はＣのパターンに移行する。

【００７６】こうして、次のフィールドデータＤ2 ′を
フィールドメモリ16に与えて格納し、図１０の矢印に示
すように、フィールドデータＣ1 ，Ｃ3 ′間の画素差分
の累積値Δ′、フィールドデータＣ3 ′，Ｄ1 ′間の画
素差分の累積値Δ′及びフィールドデータＣ3 ′，Ｄ2
′間の画素差分の累積値Δ′を求め（ステップＳ1
4）、ステップＳ15で閾値ｄ′と比較する。この場合に
は、全ての累積値Δ′が閾値ｄ′よりも大きいので、Ｆ
のパターンに移行して、フィールドデータＣ1 ，Ｃ3′
のみをフレーム作成回路10に与える。

【００７７】こうして、フレーム作成回路10は入力され
たフィールドデータＣ1 ，Ｃ3 ′を用いてフレーム
（駒）Ｃ′を復元する。画像データ判定回路11は２のパ
ターンであることを示す判定結果をパターン記憶回路15
に出力し、パターン記憶回路15は次のフレーム数変換に
おいて３のパターンを示すパターン予想結果を出力する
（図１０（ｄ））。

【００７８】次の変換時には、フィールドメモリ12，1
3，14には夫々フィールドデータＤ1′，Ｄ2 ′，Ｅ1 ′
が格納されている。画像データ判定回路11はフィールド
データＤ1 ′，Ｅ1 ′を比較して２のパターンであるも
のと判断する。これに対し、上述したように、パターン
記憶回路15は３のパターンを示すパターン予想結果を出
力しており（図１０（ｄ））、画像データ判定回路11は
次のフィールドデータＥ2 ′を用いて４フィールドで画
素差分の累積値Δ′を求める（図１０（ｃ）の矢印参
照）。

【００７９】これらの累積値Δ′と閾値ｄ′との比較か
ら、この場合には、フィールドデータＤ1 ′，Ｄ2 ′の
みをフレーム作成回路10に供給する。これにより、フレ
ーム作成回路10はこれらの２フィールドのデータから１
フレーム（駒）Ｄ′を復元する。また、画像データ判定
回路11は２のパターンであることを示す判定結果をパタ
ーン記憶回路15に出力する。これにより、パターン記憶
回路15は次のフレーム数変換において３のパターンを示
すパターン予想結果を出力する（図１０（ｄ））。

【００８０】このように、本実施例においては、前回の
フレーム数変換におけるパターンを記憶して、その履歴
に基づいて次のパターンを予想し、パターン予想結果と
判定したパターンとが一致しない場合には編集点である
ものと判断し、次のフィールドデータを含む４フィール
ド間で画面の一致を検出してフレーム（駒）を復元する
ようにしている。このため、フレーム数変換後において
元のフレーム（駒）数に対応したフレーム数のフレーム
（駒）を復元することができる。

【００８１】図１２は本発明の他の実施例を示すブロッ
ク図である。図１２において図１と同一の構成要素には
同一符号を付して説明を省略する。図１の実施例におい
ては、入力されたフィールドデータを変換出力に用いな
いことがある。例えば、図３の例では、フレーム作成回
路10はフィールドデータＣ1 を用いてフレーム（駒）を
構成しておらず、このフィールドデータＣ1 は変換出力
に反映されない。そこで、本実施例は、入力された全て
のフィールドデータの情報を伝送可能にしたものであ
る。

【００８２】本実施例はフレーム作成回路10に代えて、
フレーム作成回路18を採用した点が図１の実施例と異な
る。フレーム作成回路18にはフィールドメモリ12乃至1
4，16からのフィールドデータの外に、パターン記憶回
路15からのパターン予想結果も与えるようになってい
る。フレーム作成回路18は、フレーム作成に用いないフ
ィールドデータについても単独で出力すると共に、出力
したフィールドデータがフレーム作成に用いられていな
いことを示すフィールド送信情報を出力するようになっ
ている。

【００８３】次に、このように構成された実施例の動作
について図１３の説明図を参照して説明する。図１３は
図３（ｄ）に対応しており、入力フィールドデータとし
て図３の画像３の各フィールドのデータが入力された場
合の例を示している。

【００８４】本実施例におけるフレーム数変換方法は図
１の実施例と同様であり、パターン予想結果と画像デー
タ判定回路11の判定結果とが一致する場合には、図２の
Ａのパターン又はＢのパターンが実行される。これによ
り、フレーム作成回路18からはフレーム（駒）Ａ，Ｂが
出力される。

【００８５】そうすると、次にフィールドメモリ12乃至
14には夫々フィールドデータＣ1 ，Ｃ1 ′，Ｃ2 ′が入
力される。この場合の処理も図１と同様であり、図２の
ＣのパターンからＥのパターンに移行して、フィールド
データＣ1 ′，Ｃ2 ′，Ｃ3′をフレーム作成回路18に
供給する。フレーム作成回路18はこれらの３フィールド
のデータを用いてフレーム（駒）Ｃ′を作成して出力す
る。この場合には、フレーム作成回路18には、フィール
ドメモリ12からフィールドデータＣ1 も与えられてお
り、本実施例においては、フレーム作成回路18は、この
フィールドデータＣ1 も作成したフレーム（駒）と共に
出力する。更に、フレーム作成回路18はフィールドデー
タＣ1 がフレーム（駒）の作成に用いられていないこと
を示すフィールド送信情報も出力する。

【００８６】他の作用は図１の実施例と同様である。

【００８７】このように、本実施例においては、フレー
ム作成に用いられないフィールドデータを含めて、入力
フィールドデータの全ての情報を伝送することができ
る。このため、フレーム作成に用いられないフィールド
データが重要な画面である場合においても、画面情報を
損なうことなく伝送することができる。

【００８８】なお、上記実施例において、フレーム
（駒）の作成に用いられないフィールドデータを出力す
る場合には、フィールド送信情報を出力するようにした
が、フレーム数変換後のフィールド編集処理においてフ
ィールド検出が可能であれば、フィールド送信情報を出
力することなく同様の効果を得ることができる。

【００８９】

【発明の効果】以上説明したように本発明によれば、元
のフレーム（駒）数を再現することができるという効果
を有する。

【図面の簡単な説明】

【図１】本発明に係るフレーム数変換装置の一実施例を
示すブロック図。

【図２】実施例の動作を説明するためのフローチャー
ト。

【図３】実施例の動作を説明するための説明図。

【図４】実施例の動作を説明するための説明図。

【図５】実施例の動作を説明するための説明図。

【図６】実施例の動作を説明するための説明図。

【図７】実施例の動作を説明するための説明図。

【図８】実施例の動作を説明するための説明図。

【図９】実施例の動作を説明するための説明図。

【図１０】実施例の動作を説明するための説明図。

【図１１】実施例の動作を説明するための説明図。

【図１２】本発明の他の実施例を示すブロック図。

【図１３】図１２の実施例の動作を説明するための説明
図。

【図１４】２−３プルダウン方式を説明するための説明
図。

【図１５】従来のフレーム数変換装置を示すブロック
図。

【符号の説明】

１…入力バッファ、２…フィールド番号制御回路、９，
17…スイッチ、10…フレーム作成回路、11…画像データ
判定回路、12〜14，16…フィールドメモリ、15…パター
ン記憶回路

Claims

【特許請求の範囲】

【請求項１】１枚の画面に基づいて２種類の枚数の画面
を作成する所定のフレーム数変換処理が施された画像デ
ータが順次画面単位で入力され、一連の画面を画面メモ
リに格納する格納手段と、前記所定のフレーム数変換処理に基づく画面間隔の２画
面を前記画面メモリから読出して同一性を判定して判定
結果を得る第１の判定手段と、この第１の判定手段からの前記判定結果に基づいて前記
第１の判定手段による同一性の判定を予想して予想結果
を得る予想手段と、前記第１の判定手段の判定結果と前記予想手段の予想結
果とが一致しない場合には、前記画面メモリから読出し
た前記２画面、その次の画面及び前記２画面の相互間の
画面の各画面同士で前記画像データの同一性を判定して
判定結果を得る第２の判定手段と、前記第１又は第２の判定手段の判定結果に基づいて前記
画像データを画面単位で合成して新たな画面群を構成す
ると共に、前記合成した画面の数を示す情報を前記予想
手段に与えて前記予想結果を更新させる画面群生成手段
とを具備したことを特徴とするフレーム数変換装置。
【請求項２】前記２種類の枚数は、２及び３であるこ
とを特徴とする請求項１に記載のフレーム数変換装置。
【請求項３】前記第１の判定手段は、前記２画面の各画素同士の差分を累積して累積値を得る
第１の差分値計算手段と、前記累積値が所定の閾値以上であるか否かに基づいて前
記２画面の同一性を判定する第１の比較手段とを具備し
たことを特徴とする請求項１に記載のフレーム数変換装
置。
【請求項４】前記予想手段は、前記第１の判定手段の判定結果を記憶する記憶手段と、この記憶手段が記憶した判定結果の履歴に基づいて前記
予想結果を得る判断手段とを具備したことを特徴とする
請求項１に記載のフレーム数変換装置。
【請求項５】前記第２の判定手段は、前記２画面、その次の画面及び２画面相互間の画面同士
で各画素同士の差分を累積して各累積値を得る第２の差
分値計算手段と、この第２の差分値計算手段の各累積値が夫々所定の閾値
以上であるか否かに基づいて前記各画面同士の同一性を
判定する第２の比較手段とを具備したことを特徴とする
請求項１に記載のフレーム数変換装置。
【請求項６】前記第１及び第２の判定手段は、同一性
を判定する画面同士が異なるフィールドに基づくもので
ある場合には１ライン上下の画素同士で同一性を判定す
ることを特徴とする請求項３又は５のいずれか一方に記
載のフレーム数変換装置。
【請求項７】前記画面群生成手段は、前記第１の判定手段の判定結果と前記予想手段の予想結
果とが一致した場合には、前記第１の判定手段の判定結
果によって前記２画面が同一であるものと示されたとき
には前記２画面及びその相互間の画面を用いて前記２種
類の枚数のうちの一方の種類の枚数の新たな画面群を構
成し、前記第１の判定手段の判定結果によって前記２画
面が同一であるものと示されたときには前記２画面及び
その相互間の画面のうちの他方の種類の枚数の画面を用
いて新たな画面群を構成することを特徴とする請求項１
に記載のフレーム数変換装置。
【請求項８】前記画面群生成手段は、前記第１の判定
手段の判定結果によって前記２画面が同一であるものと
示されたときには前記第１の判定手段の判定結果と前記
予想手段の予想結果とが一致しない場合でも、前記２画
面及びその相互間の画面を用いて前記２種類の枚数のう
ちの一方の種類の枚数の新たな画面群を構成することを
特徴とする請求項１に記載のフレーム数変換装置。
【請求項９】前記画面群生成手段は、前記第２の判定
手段の判定結果によって前記２画面、その次の画面及び
前記２画面の相互間の画面の各画面同士の全てが同一で
ないものと示された場合には、前記２画面及びその相互
間の画面のうち前記２種類のうちの少ない枚数の画面を
用いて新たな画面群を構成することを特徴とする請求項
１に記載のフレーム数変換装置。
【請求項１０】前記画面群生成手段は、前記第２の判
定手段の判定結果によって前記２画面、その次の画面及
び前記２画面の相互間の画面の各画面同士の少なくとも
１組が同一であることが示された場合には、前記２画面
及びその相互間の画面のうち同一とされた画面を含み前
記２種類のうちの少ない枚数の画面を用いて新たな画面
群を構成することを特徴とする請求項１に記載のフレー
ム数変換装置。
【請求項１１】前記画面群生成手段は、前記第２の判
定手段の判定結果に基づいて新たな画面群を構成した場
合に、前記２画面、その次の画面及び前記２画面の相互
間の画面のうち新たな画面群の合成に用いなかった画面
を独立画面として出力することを特徴とする請求項１に
記載のフレーム数変換装置。
【請求項１２】前記画面群生成手段は、前記独立画面
を送信することを示す情報を出力することを特徴とする
請求項１１に記載のフレーム数変換装置。