JPH08163403A - ガンマ補正の階調補完回路 - Google Patents
ガンマ補正の階調補完回路Info
- Publication number
- JPH08163403A JPH08163403A JP6304545A JP30454594A JPH08163403A JP H08163403 A JPH08163403 A JP H08163403A JP 6304545 A JP6304545 A JP 6304545A JP 30454594 A JP30454594 A JP 30454594A JP H08163403 A JPH08163403 A JP H08163403A
- Authority
- JP
- Japan
- Prior art keywords
- data
- gradation
- gamma correction
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 γ補正をディジタル処理で行う場合の階調の
飛びを補正する。 【構成】 映像信号をＡ／Ｄ変換部２でディジタル変換
し、γ補正回路３でγ補正し、補正されたデータをＤ
（遅延回路）４とＬＭ（ラインメモリ）５に印加し、Ｄ
４で１クロック遅延し下画素データとし、ＬＭ５で１ラ
イン遅延して右画素データとしてそれぞれ加算器11に印
加し、またＤ６、ＬＭ９に印加し、Ｄ６よりのデータを
Ｄ８で１クロック遅延し左画素データとし、ＬＭ９より
のデータをＤ10で１クロック遅延して上画素データとし
てそれぞれ加算器に印加し、被処理画素の上、下、左、
右の平均値Ｂを算出する。γ補正値＝２の場合、−ｎ処
理13でＤ６よりのデータ７からγ補正値の１／２を減
じ、比較器15でＢと比較し、Ｂより大の場合にセレクタ
18をｍ−ｎ側にし、＋ｎ処理14でデータ７にγ補正値の
１／２を加え、比較器16でＢと比較し、Ｂより小の場合
にセレクタをｍ＋ｎ側に切換える。
飛びを補正する。 【構成】 映像信号をＡ／Ｄ変換部２でディジタル変換
し、γ補正回路３でγ補正し、補正されたデータをＤ
（遅延回路）４とＬＭ（ラインメモリ）５に印加し、Ｄ
４で１クロック遅延し下画素データとし、ＬＭ５で１ラ
イン遅延して右画素データとしてそれぞれ加算器11に印
加し、またＤ６、ＬＭ９に印加し、Ｄ６よりのデータを
Ｄ８で１クロック遅延し左画素データとし、ＬＭ９より
のデータをＤ10で１クロック遅延して上画素データとし
てそれぞれ加算器に印加し、被処理画素の上、下、左、
右の平均値Ｂを算出する。γ補正値＝２の場合、−ｎ処
理13でＤ６よりのデータ７からγ補正値の１／２を減
じ、比較器15でＢと比較し、Ｂより大の場合にセレクタ
18をｍ−ｎ側にし、＋ｎ処理14でデータ７にγ補正値の
１／２を加え、比較器16でＢと比較し、Ｂより小の場合
にセレクタをｍ＋ｎ側に切換える。
Description
【０００１】
【産業上の利用分野】本発明はガンマ補正回路に係り、
ガンマ補正により生ずる階調の飛びを補完するものに関
する。
ガンマ補正により生ずる階調の飛びを補完するものに関
する。
【０００２】
【従来の技術】ＮＴＳＣ信号は、陰極線受像管に表示し
た場合に適宜の階調で表示されるように予め補正された
特性（逆ガンマ補正特性）を持っているため、入力電圧
−表示出力特性が陰極線受像管と異なる、例えば、ＰＤ
Ｐ（プラズマディスプレイパネル）等に表示する場合、
補正を行わなければ適宜の階調が得られない。このた
め、ガンマ補正回路を設けて階調特性の補正を行ってい
る。この補正は、例えば、図３に示すように、入力信号
の中域の階調を急峻になるように補正する（→）も
のであるが、この補正をディジタル処理によって行う場
合、例えば、補正係数（ガンマ値）が２の場合、図３
（ロ）に示す如く、入力信号の階調数＝８に対して出力
信号の階調数が４、すなわち階調数が２分の１となって
階調飛びが生じ、画質が著しく損なわれるという問題が
ある。
た場合に適宜の階調で表示されるように予め補正された
特性（逆ガンマ補正特性）を持っているため、入力電圧
−表示出力特性が陰極線受像管と異なる、例えば、ＰＤ
Ｐ（プラズマディスプレイパネル）等に表示する場合、
補正を行わなければ適宜の階調が得られない。このた
め、ガンマ補正回路を設けて階調特性の補正を行ってい
る。この補正は、例えば、図３に示すように、入力信号
の中域の階調を急峻になるように補正する（→）も
のであるが、この補正をディジタル処理によって行う場
合、例えば、補正係数（ガンマ値）が２の場合、図３
（ロ）に示す如く、入力信号の階調数＝８に対して出力
信号の階調数が４、すなわち階調数が２分の１となって
階調飛びが生じ、画質が著しく損なわれるという問題が
ある。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、ガンマ補正される画素について、各画素の上、
下、左、および右の画素の階調の平均値を求め、この平
均値によって被ガンマ補正画素の階調を補完し、周囲の
画素との階調差を緩やかにして画質の劣化を防止するこ
とにある。
に鑑み、ガンマ補正される画素について、各画素の上、
下、左、および右の画素の階調の平均値を求め、この平
均値によって被ガンマ補正画素の階調を補完し、周囲の
画素との階調差を緩やかにして画質の劣化を防止するこ
とにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、映像信号をディジタル信号に変換し、所要
のガンマ補正係数によりガンマ補正するガンマ補正回路
と、ガンマ補正回路よりの信号にて被処理画素の上、
下、左および右の画素の階調の平均値を算出する平均値
算出手段と、被処理画素の階調に所要値を加算した階調
を上限のしきい値とし、前記平均値算出手段よりの値を
上限のしきい値と比較し上限のしきい値を越えた場合に
信号を出力する上限しきい値比較手段と、被処理画素の
階調より所要値を減算した階調を下限のしきい値とし、
前記平均値算出手段よりの値を下限のしきい値と比較し
下限のしきい値に達しない場合に信号を出力する下限し
きい値比較手段と、上限しきい値比較手段よりの信号に
て被処理画素の階調に所要値を加算、若しくは下限しき
い値比較手段よりの信号にて被処理画素の階調から所要
値を減算する階調補完手段とを設けてなるガンマ補正の
階調補完回路を提供するものである。
決するため、映像信号をディジタル信号に変換し、所要
のガンマ補正係数によりガンマ補正するガンマ補正回路
と、ガンマ補正回路よりの信号にて被処理画素の上、
下、左および右の画素の階調の平均値を算出する平均値
算出手段と、被処理画素の階調に所要値を加算した階調
を上限のしきい値とし、前記平均値算出手段よりの値を
上限のしきい値と比較し上限のしきい値を越えた場合に
信号を出力する上限しきい値比較手段と、被処理画素の
階調より所要値を減算した階調を下限のしきい値とし、
前記平均値算出手段よりの値を下限のしきい値と比較し
下限のしきい値に達しない場合に信号を出力する下限し
きい値比較手段と、上限しきい値比較手段よりの信号に
て被処理画素の階調に所要値を加算、若しくは下限しき
い値比較手段よりの信号にて被処理画素の階調から所要
値を減算する階調補完手段とを設けてなるガンマ補正の
階調補完回路を提供するものである。
【０００５】
【作用】以上のように構成したので、本発明によるガン
マ補正の階調補完回路においては、各画素の上、下、左
および右の画素の階調の平均値を算出し、算出値に応じ
て当該画素の階調を補完する。これにより、ガンマ補正
によって生じた階調の飛びが緩和され、画質の劣化を防
止できる。
マ補正の階調補完回路においては、各画素の上、下、左
および右の画素の階調の平均値を算出し、算出値に応じ
て当該画素の階調を補完する。これにより、ガンマ補正
によって生じた階調の飛びが緩和され、画質の劣化を防
止できる。
【０００６】
【実施例】以下、図面に基づいて本発明によるガンマ補
正の階調補完回路の実施例を詳細に説明する。図１は本
発明によるガンマ補正の階調補完回路の一実施例の要部
ブロック図である。図において、１は入力端子で、Ｒ
（赤）、Ｇ（緑）およびＢ（青）の各映像信号を入力す
る。２はＡ／Ｄ変換部で、入力端子１よりの映像信号を
ディジタルデータに変換する。３はガンマ補正回路で、
Ａ／Ｄ変換部２よりの各色の映像信号を所要のガンマ補
正係数を用いて補正する。４は遅延回路で、ガンマ補正
回路３よりのデータを１クロック（信号処理系で用いる
クロック）遅延し、加算器11に入力する。５はラインメ
モリで、ガンマ補正回路３よりのデータを１ライン記録
した後、これを読出して前記加算器11に入力する。６は
遅延回路で、ラインメモリ５よりのデータを１クロック
遅延する。７は遅延回路６を経て取出される被処理デー
タである。８は遅延回路で、遅延回路６よりのデータを
１クロック遅延し、前記加算器11に入力する。９はライ
ンメモリで、ラインメモリ５より読出されたデータを１
ライン記録する。10は遅延回路で、ラインメモリ９より
読出されたデータを１クロック遅延し、前記加算器11に
入力する。12は除算器で、加算器11よりのデータを加算
数で除算し平均値を算出する。
正の階調補完回路の実施例を詳細に説明する。図１は本
発明によるガンマ補正の階調補完回路の一実施例の要部
ブロック図である。図において、１は入力端子で、Ｒ
（赤）、Ｇ（緑）およびＢ（青）の各映像信号を入力す
る。２はＡ／Ｄ変換部で、入力端子１よりの映像信号を
ディジタルデータに変換する。３はガンマ補正回路で、
Ａ／Ｄ変換部２よりの各色の映像信号を所要のガンマ補
正係数を用いて補正する。４は遅延回路で、ガンマ補正
回路３よりのデータを１クロック（信号処理系で用いる
クロック）遅延し、加算器11に入力する。５はラインメ
モリで、ガンマ補正回路３よりのデータを１ライン記録
した後、これを読出して前記加算器11に入力する。６は
遅延回路で、ラインメモリ５よりのデータを１クロック
遅延する。７は遅延回路６を経て取出される被処理デー
タである。８は遅延回路で、遅延回路６よりのデータを
１クロック遅延し、前記加算器11に入力する。９はライ
ンメモリで、ラインメモリ５より読出されたデータを１
ライン記録する。10は遅延回路で、ラインメモリ９より
読出されたデータを１クロック遅延し、前記加算器11に
入力する。12は除算器で、加算器11よりのデータを加算
数で除算し平均値を算出する。
【０００７】13は−ｎ処理回路で、被処理データ７の階
調からｎ階調（ガンマ補正値＝２の場合にｎ＝１）を減
算する。14は＋ｎ処理回路で、被処理データ７の階調に
ｎ階調（ガンマ補正値＝２の場合にｎ＝１）を加算す
る。15は比較器で、除算器12よりのデータＢを−ｎ処理
回路13よりのデータＡと比較し、Ｂ＜Ａの場合に信号ａ
を出力する。16は比較器で、除算器12よりのデータＢを
＋ｎ処理回路14よりのデータＡと比較し、Ｂ＞Ａの場合
に信号ｂを出力する。17はセレクタ制御ゲートで、比較
器15よりの信号ａにてセレクタ18をｍ−ｎ側に切換え、
比較器16よりの信号ｂにてセレクタ18をｍ＋ｎ側に切換
え、比較器15および比較器16より共に信号が出力されな
い場合にセレクタ18をｍ側に切換える。
調からｎ階調（ガンマ補正値＝２の場合にｎ＝１）を減
算する。14は＋ｎ処理回路で、被処理データ７の階調に
ｎ階調（ガンマ補正値＝２の場合にｎ＝１）を加算す
る。15は比較器で、除算器12よりのデータＢを−ｎ処理
回路13よりのデータＡと比較し、Ｂ＜Ａの場合に信号ａ
を出力する。16は比較器で、除算器12よりのデータＢを
＋ｎ処理回路14よりのデータＡと比較し、Ｂ＞Ａの場合
に信号ｂを出力する。17はセレクタ制御ゲートで、比較
器15よりの信号ａにてセレクタ18をｍ−ｎ側に切換え、
比較器16よりの信号ｂにてセレクタ18をｍ＋ｎ側に切換
え、比較器15および比較器16より共に信号が出力されな
い場合にセレクタ18をｍ側に切換える。
【０００８】次に、本発明よるガンマ補正の階調補完回
路の動作を説明する。端子１よりのＲ、ＧおよびＢの各
色の映像信号はそれぞれＡ／Ｄ変換部２でディジタル信
号に変換され、ガンマ補正回路３に入力し、使用される
表示器にて適宜の階調で画像を表示するためのガンマ補
正を行う。このガンマ補正は、例えば、表示器がＰＤＰ
の場合、図３（イ）に示すの階調特性の入力データを
の如く中域の階調が急峻になるように補正する。補正
されたデータは遅延回路４およびラインメモリ５にそれ
ぞれ入力する。遅延回路４は入力されたデータを１クロ
ック遅延して加算器11に入力し、ラインメモリ５は入力
されたデータを１ライン分記録した後これを読出し、入
力に対して１ライン遅れで加算器11へ入力する。このラ
インメモリ５より読出されたデータは同時に遅延回路６
およびラインメモリ９にそれぞれ入力する。遅延回路６
に入力したデータは１クロック遅延された後、さらに遅
延回路８で１クロック遅延され、加算器11に入力し、ま
た、ラインメモリ９に書込まれたデータは１ライン遅れ
で読出され、遅延回路10で１クロック遅延され、加算器
11に入力する。
路の動作を説明する。端子１よりのＲ、ＧおよびＢの各
色の映像信号はそれぞれＡ／Ｄ変換部２でディジタル信
号に変換され、ガンマ補正回路３に入力し、使用される
表示器にて適宜の階調で画像を表示するためのガンマ補
正を行う。このガンマ補正は、例えば、表示器がＰＤＰ
の場合、図３（イ）に示すの階調特性の入力データを
の如く中域の階調が急峻になるように補正する。補正
されたデータは遅延回路４およびラインメモリ５にそれ
ぞれ入力する。遅延回路４は入力されたデータを１クロ
ック遅延して加算器11に入力し、ラインメモリ５は入力
されたデータを１ライン分記録した後これを読出し、入
力に対して１ライン遅れで加算器11へ入力する。このラ
インメモリ５より読出されたデータは同時に遅延回路６
およびラインメモリ９にそれぞれ入力する。遅延回路６
に入力したデータは１クロック遅延された後、さらに遅
延回路８で１クロック遅延され、加算器11に入力し、ま
た、ラインメモリ９に書込まれたデータは１ライン遅れ
で読出され、遅延回路10で１クロック遅延され、加算器
11に入力する。
【０００９】これにより、遅延回路６より出力される被
処理データ７に対し、加算器11に入力される遅延回路４
よりのデータは被処理画素の下の画素のデータであり、
ラインメモリ５よりのデータは被処理画素の右の画素の
データ、遅延回路８よりのデータは被処理画素の左の画
素のデータ、そして遅延回路10よりのデータは被処理画
素の上の画素のデータとなる。加算器11でこれら上、
下、左および右の４データを加算し、これを除算器12で
４分の１に除算し、被処理画素の上、下、左および右の
画素の平均値Ｂを算出する。
処理データ７に対し、加算器11に入力される遅延回路４
よりのデータは被処理画素の下の画素のデータであり、
ラインメモリ５よりのデータは被処理画素の右の画素の
データ、遅延回路８よりのデータは被処理画素の左の画
素のデータ、そして遅延回路10よりのデータは被処理画
素の上の画素のデータとなる。加算器11でこれら上、
下、左および右の４データを加算し、これを除算器12で
４分の１に除算し、被処理画素の上、下、左および右の
画素の平均値Ｂを算出する。
【００１０】前記遅延回路６よりの被処理データ７を−
ｎ処理回路13および＋ｎ処理回路14に入力し、例えば、
ガンマ補正値が２の場合、−ｎ処理回路13で被処理デー
タ７の階調からガンマ補正値の２分の１である１階調を
減算し、下限しきい値とし、このデータを比較器15のＡ
端子およびセレクタ18のｍ−ｎ端子に印加し、また、＋
ｎ処理回路14で被処理データ７の階調に前記１階調を加
算し、上限しきい値とし、比較器16のＡ端子およびセレ
クタ18のｍ＋ｎ端子に印加する。そして、除算器12より
のデータＢを比較器15に入力し、データＢ＜しきい値Ａ
の場合、図２に示す如くセレクタ制御ゲート17に信号ａ
を出力し、セレクタ18をｍ−ｎ側に切換え、前記−ｎ処
理回路13よりの１階調減算されたデータを出力する。ま
た、除算器12よりのデータＢを比較器16に入力し、デー
タＢ＞しきい値Ａの場合にセレクタ制御ゲート17に信号
ｂを出力し、セレクタ18をｍ＋ｎ側に切換え、前記＋ｎ
処理回路14よりの１階調加算されたデータを出力する。
除算器12よりのデータが前記下限のしきい値以上でかつ
上限のしきい値以下、すなわち比較器15より信号ａが出
力されず、かつ、比較器16より信号ｂが出力されない場
合はセレクタ18をｍ側に切換え、前記遅延回路６よりの
データを補完せずに出力する。
ｎ処理回路13および＋ｎ処理回路14に入力し、例えば、
ガンマ補正値が２の場合、−ｎ処理回路13で被処理デー
タ７の階調からガンマ補正値の２分の１である１階調を
減算し、下限しきい値とし、このデータを比較器15のＡ
端子およびセレクタ18のｍ−ｎ端子に印加し、また、＋
ｎ処理回路14で被処理データ７の階調に前記１階調を加
算し、上限しきい値とし、比較器16のＡ端子およびセレ
クタ18のｍ＋ｎ端子に印加する。そして、除算器12より
のデータＢを比較器15に入力し、データＢ＜しきい値Ａ
の場合、図２に示す如くセレクタ制御ゲート17に信号ａ
を出力し、セレクタ18をｍ−ｎ側に切換え、前記−ｎ処
理回路13よりの１階調減算されたデータを出力する。ま
た、除算器12よりのデータＢを比較器16に入力し、デー
タＢ＞しきい値Ａの場合にセレクタ制御ゲート17に信号
ｂを出力し、セレクタ18をｍ＋ｎ側に切換え、前記＋ｎ
処理回路14よりの１階調加算されたデータを出力する。
除算器12よりのデータが前記下限のしきい値以上でかつ
上限のしきい値以下、すなわち比較器15より信号ａが出
力されず、かつ、比較器16より信号ｂが出力されない場
合はセレクタ18をｍ側に切換え、前記遅延回路６よりの
データを補完せずに出力する。
【００１１】なお、上記ではガンマ補正値が２の場合の
例で説明したが、ガンマ補正値が２より大きい、例え
ば、３の場合、上限および下限のしきい値を±１／３お
よび±２／３等に設定し、被処理画素のデータが±１／
３以内の場合は補完を行わずに出力し、＋１／３〜＋２
／３の場合は被処理画素の階調にガンマ補正値の１／３
を加算し、＋２／３以上の場合は被処理画素の階調にガ
ンマ補正値の２／３を加算し、また、被処理画素のデー
タが−１／３〜−２／３の場合は被処理画素の階調から
ガンマ補正値の１／３を減算し、−２／３以上の場合は
被処理画素の階調からガンマ補正値の２／３を減算して
階調飛びを補完するようにしてもよい。
例で説明したが、ガンマ補正値が２より大きい、例え
ば、３の場合、上限および下限のしきい値を±１／３お
よび±２／３等に設定し、被処理画素のデータが±１／
３以内の場合は補完を行わずに出力し、＋１／３〜＋２
／３の場合は被処理画素の階調にガンマ補正値の１／３
を加算し、＋２／３以上の場合は被処理画素の階調にガ
ンマ補正値の２／３を加算し、また、被処理画素のデー
タが−１／３〜−２／３の場合は被処理画素の階調から
ガンマ補正値の１／３を減算し、−２／３以上の場合は
被処理画素の階調からガンマ補正値の２／３を減算して
階調飛びを補完するようにしてもよい。
【００１２】
【発明の効果】以上に説明したように、本発明によるガ
ンマ補正の階調補完回路によれば、ガンマ補正によって
生じた階調の飛びを各画素の周囲の画素の平均階調に応
じて補完し、隣接する画素間での階調の段差を緩やかに
するものであるから、ガンマ補正による画質の劣化を防
止することができる。
ンマ補正の階調補完回路によれば、ガンマ補正によって
生じた階調の飛びを各画素の周囲の画素の平均階調に応
じて補完し、隣接する画素間での階調の段差を緩やかに
するものであるから、ガンマ補正による画質の劣化を防
止することができる。
【図１】本発明によるガンマ補正の階調補完回路の一実
施例の要部ブロック図である。
施例の要部ブロック図である。
【図２】比較器15、16およびセレクタ18の出力を説明す
るための図である。
るための図である。
【図３】階調の飛びを説明するための図で、（イ）は全
体図、（ロ）は部分拡大図である。
体図、（ロ）は部分拡大図である。
３ ガンマ補正回路 ４ １クロック遅延回路 ５ ラインメモリ ６ １クロック遅延回路 ７ 被処理データ ８ １クロック遅延回路 ９ ラインメモリ 10 １クロック遅延回路 11 加算器 12 除算器 13 ─ｎ処理回路 14 ＋ｎ処理回路 15 比較器 16 比較器 17 セレクタ制御ゲート 18 セレクタ
Claims (8)
- 【請求項１】 映像信号をディジタル信号に変換し、所
要のガンマ補正係数によりガンマ補正するガンマ補正回
路と、ガンマ補正回路よりの信号にて被処理画素の上、
下、左および右の画素の階調の平均値を算出する平均値
算出手段と、被処理画素の階調に所要値を加算した階調
を上限のしきい値とし、前記平均値算出手段よりの値を
上限のしきい値と比較し上限のしきい値を越えた場合に
信号を出力する上限しきい値比較手段と、被処理画素の
階調より所要値を減算した階調を下限のしきい値とし、
前記平均値算出手段よりの値を下限のしきい値と比較し
下限のしきい値に達しない場合に信号を出力する下限し
きい値比較手段と、上限しきい値比較手段よりの信号に
て被処理画素の階調に所要値を加算、若しくは下限しき
い値比較手段よりの信号にて被処理画素の階調から所要
値を減算する階調補完手段とを設けてなるガンマ補正の
階調補完回路。 - 【請求項２】 前記ガンマ補正回路によるガンマ補正値
＝２としたとき、前記上限のしきい値は、被処理画素の
階調にガンマ補正値の２分の１を加算した階調とし、前
記下限のしきい値は、被処理画素の階調からガンマ補正
値の２分の１を減じた階調としてなる請求項１記載のガ
ンマ補正の階調補完回路。 - 【請求項３】 前記階調補完手段は、前記比較手段より
の信号が上限のしきい値を越えた場合に被処理画素の階
調にガンマ補正値の２分の１を加算、若しくは下限のし
きい値に達しない場合に被処理画素の階調からガンマ補
正値の２分の１を減算するようにした請求項２記載のガ
ンマ補正の階調補完回路。 - 【請求項４】 前記被処理画素の上および下の画素の平
均値算出手段は、前記ガンマ補正回路よりのデータを１
ライン分記憶する第１ラインメモリと、第１ラインメモ
リより読出されたデータを１ライン分記憶する第２ライ
ンメモリとを設け、前記ガンマ補正回路よりのデータお
よび第２ラインメモリより読出したデータを加算平均す
るものでなる請求項１、請求項２または請求項３記載の
ガンマ補正の階調補完回路。 - 【請求項５】 前記被処理画素の左および右の画素の平
均値算出手段は、前記ガンマ補正回路よりのデータを１
クロック遅延する第１遅延回路と、第１遅延回路よりの
データを１クロック遅延する第２遅延回路とを設け、前
記ガンマ補正回路よりのデータおよび第２遅延回路より
のデータを加算平均するものでなる請求項１記載、請求
項２または請求項３のガンマ補正の階調補完回路。 - 【請求項６】 前記被処理画素の上、下、左および右の
画素の平均値算出手段は、前記ガンマ補正回路よりのデ
ータを１ライン分記憶する第１ラインメモリと、第１ラ
インメモリより読出したデータを１ライン分記憶する第
２ラインメモリと、前記ガンマ補正回路よりのデータを
１クロック遅延する第３遅延回路と、前記第１ラインメ
モリより読出したデータを１クロック遅延する第４遅延
回路と、第４遅延回路よりのデータを１クロック遅延す
る第５遅延回路と、前記第２ラインメモリより読出した
データを１クロック遅延する第６遅延回路とを設け、前
記第３遅延回路よりのデータ、第１ラインメモリよりの
データ、第５遅延回路よりのデータおよび第６遅延回路
よりのデータを加算平均するものでなる請求項１、請求
項２または請求項３記載のガンマ補正の階調補完回路。 - 【請求項７】 前記加算平均は、前記第３遅延回路より
のデータ、第１ラインメモリよりのデータ、第５遅延回
路よりのデータおよび第６遅延回路よりのデータを加算
器で加算し、除算器で４分の１に除算するようにした請
求項６記載のガンマ補正の階調補完回路。 - 【請求項８】 前記除算器は、シフトレジスタを２個使
用し、各シフトレジスタで１ビットずつシフトし、４分
の１を算出するように構成した請求項７記載のガンマ補
正の階調補完回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30454594A JP3312509B2 (ja) | 1994-12-08 | 1994-12-08 | ガンマ補正の輝度レベル補完回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30454594A JP3312509B2 (ja) | 1994-12-08 | 1994-12-08 | ガンマ補正の輝度レベル補完回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08163403A true JPH08163403A (ja) | 1996-06-21 |
| JP3312509B2 JP3312509B2 (ja) | 2002-08-12 |
Family
ID=17934294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30454594A Expired - Fee Related JP3312509B2 (ja) | 1994-12-08 | 1994-12-08 | ガンマ補正の輝度レベル補完回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3312509B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002062055A1 (fr) * | 2001-01-31 | 2002-08-08 | Sanyo Electric Co., Ltd. | Circuit de traitement d'image |
| KR100397904B1 (ko) * | 2000-03-10 | 2003-09-13 | 마츠시타 덴끼 산교 가부시키가이샤 | 계조 보정 회로 및 γ보정 장치 |
-
1994
- 1994-12-08 JP JP30454594A patent/JP3312509B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397904B1 (ko) * | 2000-03-10 | 2003-09-13 | 마츠시타 덴끼 산교 가부시키가이샤 | 계조 보정 회로 및 γ보정 장치 |
| WO2002062055A1 (fr) * | 2001-01-31 | 2002-08-08 | Sanyo Electric Co., Ltd. | Circuit de traitement d'image |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3312509B2 (ja) | 2002-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9013611B1 (en) | Method and device for generating a digital image based upon a selected set of chrominance groups | |
| US6697110B1 (en) | Color sample interpolation | |
| JP3472312B2 (ja) | カラー画像処理方法および装置 | |
| US20010033260A1 (en) | Liquid crystal display device for displaying video data | |
| JP2001320679A (ja) | 映像インターレース−順次走査変換器における補間アーティファクトを隠すための装置および方法 | |
| US5333055A (en) | Video camera circuit for processing image signals from an image pickup device having a mosaic color filter | |
| US7391480B2 (en) | Image processing apparatus and image processing method for performing gamma correction | |
| US6727945B1 (en) | Color signal interpolation | |
| KR100424951B1 (ko) | 화상 처리 회로 | |
| US8330868B2 (en) | Image processing apparatus | |
| US7061528B1 (en) | Signal processing apparatus which suppresses a color signal according to luminance level | |
| US7412092B2 (en) | Image processing apparatus, image processing method, and program | |
| JP2003244715A (ja) | 混成画素補間装置および混成画素補間方法 | |
| US7391476B2 (en) | Method and device for interpolating a pixel of an interline of a field | |
| JPH08163403A (ja) | ガンマ補正の階調補完回路 | |
| EP1526741B1 (en) | Method and Apparatus for temporally recursive chrominance signal noise reduction | |
| JPH09212131A (ja) | 画像処理装置 | |
| EP0542259A1 (en) | Video signal processing circuit and method thereof | |
| US7599007B2 (en) | Noise detection method, noise reduction method, noise detection device, and noise reduction device | |
| JP2896007B2 (ja) | ディジタルカメラ信号処理回路 | |
| JP4643927B2 (ja) | 輪郭強調装置及び輪郭強調方法 | |
| JP3379462B2 (ja) | 画像処理装置 | |
| JP3496884B2 (ja) | 映像信号処理方法 | |
| JPH089398A (ja) | 色ずれ補正回路 | |
| JP2513554B2 (ja) | カラ―ビデオカメラの色偽信号抑圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |