JPH08162715A - 半導体基板、半導体装置、半導体発光装置とその製造方法 - Google Patents

半導体基板、半導体装置、半導体発光装置とその製造方法

Info

Publication number
JPH08162715A
JPH08162715A JP30044194A JP30044194A JPH08162715A JP H08162715 A JPH08162715 A JP H08162715A JP 30044194 A JP30044194 A JP 30044194A JP 30044194 A JP30044194 A JP 30044194A JP H08162715 A JPH08162715 A JP H08162715A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
layer
plane
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30044194A
Other languages
English (en)
Inventor
Chikashi Anayama
親志 穴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30044194A priority Critical patent/JPH08162715A/ja
Publication of JPH08162715A publication Critical patent/JPH08162715A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 半導体基板、半導体装置、半導体発光装置と
その製造方法に関し、これらの装置中に、半導体基板の
面方向に層厚またはキャリア濃度が異なる半導体層を容
易に形成する手段を提供する。 【構成】 第1の面方位を有する第1の半導体基板1の
上にエッチングストッパーとして用いるInGaAs層
2を成長し、その上に成長基板の一部として用いるIn
P層3を成長し、この第1の半導体基板1に、第1の面
方位とは異なる第2の面方位を有する第2の半導体基板
4を重ねて錘5によって荷重をかけた状態でアニールし
て貼り合わせた後、第1の半導体基板1とInGaAs
層2を交互にエッチング除去し、InP層3周辺に形成
した有機レジスト7を用いてInP層3を部分的にエッ
チング除去して面方位が部分的に異なる成長基板を形成
し、その上に部分的に層厚またはキャリア濃度が異なる
半導体層を成長して半導体発光装置等の半導体装置を製
造する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板、それを用
いた半導体装置、特に、化合物半導体レーザ等の半導体
発光装置とそれらの製造方法に関する。近年、半導体レ
ーザは、POS、光ディスク装置、レーザプリンタ等の
光情報処理装置や1.3〜1.55μm帯の光通信用の
光源として用いられている。そして、このような半導体
レーザに今後要求される特性としては、レーザビームが
円形に近く、製造が容易で、かつ、安価であることが望
まれる。
【0002】
【従来の技術】従来から、半導体レーザには、特性温度
等のレーザ装置の特性を向上させることを目的とすると
ともに、レーザビームを円形にしたり、簡単な製造工程
で高歩留りに製造することができる手法を開発すること
が要求されていた。レーザビームを円形にすることは、
レーザ端面の光密度を低減することや、光ファイバー等
の光学系との結合性を高めるために必要になる技術であ
る。このため、レーザの膜厚方向の光閉じ込めを少なく
する方法が提案されているが、この方法によると特性温
度を劣化させてしまうという問題があった。そこで、端
面のみの光閉じ込めを少なくする方法が知られている。
【0003】図5は、従来の半導体レーザの説明図であ
る。この図において、21は半導体基板、22は下部ク
ラッド層、23は光ガイド層、24は活性層、25は上
部クラッド層、26はコンタクト層である。
【0004】この従来の半導体レーザにおいては、エッ
チングマスクを用いた選択エッチングによって中央部を
凹形状に低くしたGaAs半導体基板21の上に、Al
GaInP下部クラッド層22を形成し、その上にAl
GaInP/GaInP光ガイド層23を形成し、その
上にAlGaInP障壁層とGaInP井戸層からなる
MQW(多重量子井戸)構造を有する活性層24を形成
し、その上にAlGaInP上部クラッド層25を形成
し、その上にGaAsコンタクト層26を形成してい
る。
【0005】このAlGaInP/GaInP活性層2
4の端面近傍におけるAlGaInP障壁層及びGaI
nP井戸層の厚さ、すなわち、端面近傍におけるMQW
構造の障壁及び井戸の幅が中央部における幅より狭くな
っている。
【0006】このようにして、MQW構造のAlGaI
nP/GaInP活性層24がそのバンドギャップより
も広いバンドギャップを有するAlGaInP下部クラ
ッド層22及びAlGaInP上部クラッド層25によ
って上下を挟まれた半導体レーザが形成されている。
【0007】この構造の半導体レーザによれば、AlG
aInP/GaInP活性層24の層厚が端部において
薄くなっていることにより、横方向ストライプ構造が共
振器方向に形成されたのと同様の効果を奏し、端面部に
おける光閉じ込め係数が小さくなり、端面部への光集中
を少なくすることができる。また、このストライプ構造
は共振器方向に沿って設けられているため、成長層に対
して縦方向の光の拡がりが大きくなり、端面部でのスポ
ットサイズを大きくすることができ、出力ビームの真円
率を高くすることができる。
【0008】また、AlGaInP/GaInP活性層
24のMQW構造の量子井戸の幅が端面部において狭く
なっていることにより、バンドギャップが相対的に大き
くなり、その分だけこの端面部における光吸収を少なく
することができる(特開平4−225586号公報参
照)。このように、中央部の膜厚を厚くする方法として
誘電体マスクを用いた選択成長方法が提案されている。
【0009】図6は、従来の誘電体マスクを用いた選択
成長方法の説明図であり、(A)〜(C)は各工程を示
している。この図に於いて、31は半導体基板、31a
は第1の領域、31bは第2の領域、32は第1の誘電
体マスク、33は第2の誘電体マスク、34a,35
a,36a,37aは第1のエピタキシャル層、34
b,35b,36b,37bは第2のエピタキシャル層
である。
【0010】この図によって誘電体マスクを用いた選択
成長方法を説明する。 第1工程(図6(A)参照) 半導体基板31の所定の第2の領域31bを覆う第1の
誘電体マスク32を形成した後この半導体基板31をエ
ッチングし、表面が第2の領域31bより低い第1の領
域31aを形成する。
【0011】第2工程(図6(B)参照) 第1の領域31aに第2の誘電体マスク33を形成し、
第2の領域31bに接続する帯状の第1の領域31aを
露出した後、第1の領域31aと第2の領域31bに同
時にエピタキシャル成長を行う。
【0012】第3工程(図6(C)参照) 第2工程のエピタキシャル成長によって、帯状の第1の
領域31aに第1のエピタキシャル層34a,35a,
36a,37aが成長し、第2の領域31bに第2のエ
ピタキシャル層34b,35b,36b,37bを形成
される。
【0013】第1のエピタキシャル層34a,35a,
36a,37aの厚さは、第2のエピタキシャル層34
b,35b,36b,37bの厚さより大きくなる。こ
の場合、第1のエピタキシャル層34a,35a,36
a,37aをダブルヘテロ構造として第1の量子井戸構
造36aを形成し、また、第2のエピタキシャル層34
b,35b,36b,37bをダブルヘテロ構造として
第2の量子井戸構造36bを形成することができる。
【0014】この誘電体マスクを用いた選択成長方法に
よると、第2の誘電体マスク33が形成されていない第
1の領域31aの上のエピタキシャル成長速度を、第2
の誘電体マスク33の幅dや間隔gを変えることによっ
て制御することができるため、第1の量子井戸構造36
aと第2の量子井戸構造36bの厚さの割合を変えるこ
とができ、第1の量子井戸構造36aの量子準位間のエ
ネルギーギャップと第2の量子井戸構造36bの量子準
位間のエネルギーギャップの比を制御することができ
る。
【0015】その他、レーザや光集積装置等の機能向上
を目指して、基板上に他の基板上のエピタキシャル成長
膜を転写貼り付けする技術が広く知られている。この技
術を利用すれば、格子定数差がある結晶を一つの基板上
に共存させることができることから、発光素子や受光素
子を製造する上で有用な技術の一つになっている(特開
平3−270220号公報参照)。また、MOVPE法
によって結晶成長する場合、基板の面方位によってその
成長速度が異なることが知られている。
【0016】図7は、従来の半導体レーザの製造方法説
明図であり、(A)は一部の断面を示し、(B)は成長
温度と斜平比の関係、(C)はV/III 比と斜平比の関
係を示している。この図において、41は化合物半導体
基板、411 はメサストライプ、42は電流ブロック
層、43は下部クラッド層、431 はストライプ部、4
2 は斜面部、433 は平野部である。
【0017】図7(A)は、この従来の半導体レーザの
製造方法において、一部の工程を施した状態、すなわ
ち、中央に斜面が(111)B面であるメサストライプ
411を有する化合物半導体基板41の上の、メサスト
ライプ411 の上面を除く領域に、化合物半導体基板4
1の表面における所定面指数より傾斜し、かつ、(31
1)B面よりも緩斜面を有する電流ブロック層42を成
長し、その上にMOVPE法によってストライプ部43
1 と斜面部432 と平野部433 を有する下部クラッド
層43を成長した状態を示している。
【0018】この半導体レーザの製造方法においては、
図7(B)に示されているように、V/III 比が100
のとき、成長温度の上昇につれて、斜平比(図のA/
B)がほぼ直線的に低減し、また、図7(C)に示され
ているように、成長温度を720℃のとき、V/III 比
が上昇するにつれて、斜平比がほぼ直線的に上昇してい
る。このように、化合物半導体基板の面方位を変えるこ
とによって、その表面に成長する半導体層の成長速度を
制御することができる(特開平4−100291号公報
参照)。
【0019】図8は、AlGaInPの斜平比の成長温
度依存性説明図である。この図は、(100)6度オフ
GaAs基板の表面に(411)A面を有する斜面を形
成し、その上に(Al0.7 Ga0.3 0.5 In0.5 Pを
成長した場合の斜平比(A/B)の成長温度依存性を示
している。この図に示された結果によると、V/III 比
が330の場合も、V/III 比が180の場合も、成長
温度の上昇につれて、斜平比が滑らかに減少しているこ
とがわかる(特開平6−5976号公報参照)。また、
成長基板の面方位によって不純物の取込み量が異なるこ
とも従来から知られている。
【0020】図9は、AlGaInPのキャリア濃度の
基板面方位依存性説明図である。この図は、成長基板の
(111)A面方向のオフ角(度)とその上に成長した
(Al0.7 Ga0.3 0.5 In0.5 Pに取り込まれた不
純物によるキャリア濃度の関係を示している。
【0021】この図に示された結果によると、不純物と
してSeをドープした場合、n型を示し、そのキャリア
濃度が成長基板の(111)A面方向のオフ角が大きく
なると減少し(黒丸)、不純物としてZnをドープした
場合、p型を示し、そのキャリア濃度が成長基板の(1
11)A面方向のオフ角が大きくなると増大し(白
丸)、不純物としてSeとZnを同時にドープした場
合、成長基板の(111)A面方向のオフ角が小さい範
囲ではn型を示し、そのキャリア濃度が成長基板の(1
11)A面方向のオフ角が大きくなると減少し(黒三
角)、成長基板の(111)A面方向のオフ角が大きい
範囲ではp型を示し、そのキャリア濃度が成長基板の
(111)A面方向のオフ角が大きくなると増加する
(白三角)ことを示している(特開平6−45708号
公報参照)。この現象を利用すると、成長基板の面方位
を変えることによって成長層の導電型とそのキャリア濃
度を調節することができる。
【0022】
【発明が解決しようとする課題】前記の図5に示した、
誘電体マスクを用いたMOVPE法の選択成長によって
成長基板面に沿う方向に意図的に膜厚分布を形成する方
法は、その工程が簡便ではあるという特徴を有するが、
成長速度が誘電体マスクの表面状態に過剰に敏感であ
り、膜厚分布の制御性に多少問題がある。また、電流ブ
ロック層は、別の方法で形成しなければならないため、
必要なMOVPE成長が3回以上になってしまう。本発
明は、誘電体マスクを用いた選択成長を用いることな
く、製造工程を単純化することができる半導体基板、半
導体装置、半導体発光装置とその製造方法を提供するこ
とを目的とする。
【0023】
【課題を解決するための手段】本発明にかかる面方位が
部分的に異なる半導体基板の製造方法においては、第1
の面方位を有する第1の半導体基板上に、該第1の面方
位とは異なる第2の面方位を有する第2の半導体基板を
貼り合わせる工程と、該第1の半導体基板を部分的に除
去する工程を採用した。
【0024】この場合、第1の半導体基板を、半導体基
板上に所定の面方位を有する表面層がエピタキシャル成
長されたものとすることができる。また、これらの場
合、第1の半導体基板の面方位を(100)面またはn
を実数とするとき(n11)A面または(n11)B面
とし、第2の半導体基板の面方位をmをnとは異なる実
数とするとき(m11)A面または(m11)B面と
し、または第1の半導体基板の面方位が(100)でな
いとき(100)面とすることができる。また、これら
の場合、第1の半導体基板のへき解面と第2の半導体基
板のへき解面が一致するように貼り合わせることができ
る。
【0025】また本発明にかかる半導体装置の製造方法
においては、前記いずれかの半導体基板の製造方法によ
って形成された面方位が部分的に異なる半導体基板の上
に半導体層を成長することによって、部分的に厚さが異
なる半導体薄層を形成する工程を採用した。
【0026】また、本発明にかかる他の半導体装置の製
造方法においては、前記いずれかの半導体基板の製造方
法によって形成された面方位が部分的に異なる半導体基
板の上に、部分的に厚さが異なる複数の半導体薄層を成
長することによって、部分的にバンドギャップが異なる
量子井戸を形成する工程を採用した。
【0027】また、本発明にかかる他の半導体装置の製
造方法においては、前記いずれかの半導体基板の製造方
法によって形成された面方位が部分的に異なる半導体基
板の上に半導体層を成長する際、成長と同時に不純物を
導入して、部分的に不純物濃度が異なる半導体薄層を形
成する工程を採用した。
【0028】この場合、半導体基板の上に半導体層を成
長する際、成長と同時にp型不純物とn型不純物を供給
することによってラテラルpn接合を形成する工程を採
用することができる。
【0029】また、この場合、半導体基板の上に半導体
層を成長する際、成長と同時にp型不純物とn型不純物
を交互に供給することによってラテラルpn接合を形成
する工程を採用することができる。
【0030】これらの場合、半導体基板の上に、MOV
PE法によって半導体層を成長することができる。
【0031】また、本発明にかかる半導体発光装置にお
いては、少なくとも片側の端面近傍に成長された結晶の
面方位が、該端面以外の部分の結晶の面方位と異なり、
かつ、該端面近傍の活性層と、該端面以外の活性層とが
平行であり、端面近傍の活性層厚が相対的に薄くなって
いる構成を採用した。
【0032】また、本発明にかかる他の半導体発光装置
においては、少なくともストライプ以外の領域に成長さ
れた結晶の面方位が、該ストライプの結晶の面方位と異
なり、かつ、該ストライプ以外の活性層の厚さが、該ス
トライプの活性層より薄くなっている構成を採用するこ
とができる。
【0033】また、本発明にかかる他の半導体発光装置
においては、少なくとも片側の端面近傍に成長された結
晶の面方位が、該端面以外の部分の結晶の面方位と異な
り、かつ、該端面近傍のクラッド層と、該端面以外のク
ラッド層とにp型不純物とn型不純物を交互にまたは同
時にドーピングしてラテラルpn接合をセルフアライン
で形成した電流ブロック層構造を有する構成を採用し
た。
【0034】また、本発明にかかる他の半導体発光装置
においては、少なくともストライプ以外の領域に成長さ
れた結晶の面方位が、該ストライプの結晶の面方位と異
なり、かつ、該ストライプ以外のクラッド層と、該スト
ライプのクラッド層とにp型不純物とn型不純物を交互
にまたは同時にドーピングしてラテラルpn接合をセル
フアラインで形成した電流ブロック層構造を有する構成
を採用した。
【0035】これらの場合、基板と異なる面方位の、貼
り付けられた薄膜の導電型が基板の導電型とは異なり、
この貼り付けられた薄膜によってセルフアラインの電流
ブロック層を形成した構成とすることができる。
【0036】
【作用】本発明では、エピタキシャル成長すべき第1の
面方位を有する基板または層を貼りつけ技術によって第
1の面方位とは異なる第2の面方位の基板に転写し、一
方の基板の一部を除去することによって部分的に異なる
面方位が現れている成長基板を形成し、その上にMOV
PE法等により半導体層をエピタキシャル成長すること
により、誘電体マスクを用いた選択成長を用いることな
く、基板面に沿う方向に膜厚分布を形成する。
【0037】MOVPE成長層は、従来例を示す図7お
よび図8のように、面方位による成長層の膜厚依存性が
あるため、成長条件を調節することにより、貼り付けた
異面方位領域のパターンにセルフアラインで、膜厚分布
を形成でき、端面部分だけで光閉じ込めを少なくさせる
構造が得られ、円形ビーム化が達成できる。
【0038】また、従来例を示す図9のように、面方位
による成長層への不純物取り込み量に面方位依存性があ
るため、ドーピング条件を調節することにより、貼り付
け異面方位領域のパターンにセルフアラインで、不純物
濃度分布や、導電型を変化させたラテラルpn接合を実
現することができ、この現象を利用して電流ブロック構
造を実現することができる。
【0039】また、端面部分だけでなく、ストライプの
横方向に活性層の膜厚分布を付ければ、横モード制御に
必要な横方向の実屈折率変化を付けることもできる。ま
た、端面部分も光を吸収しないようなウインド構造にす
ることもできる。
【0040】
【実施例】以下、本発明の実施例を説明する。 (第1実施例)図1は、第1実施例の電流端面非注入の
ウインド構造レーザの製造工程説明図であり、(A)〜
(D)は各工程の断面を示し(E)は平面を示してい
る。この図において、1は第1の基板、2はInGaA
s層、3はInP層、4は第2の基板、5は錘、6,7
は有機レジストである。この製造工程説明図によってこ
の実施例の電流端面非注入のウインド構造レーザの製造
方法を説明する。
【0041】第1工程(図1(A)参照) (100)面を有するn型InPからなる第1の基板1
の上に、厚さ0.1μmのアンドープInGaAs層2
をMOVPE法によって成長し、その上に厚さ0.2μ
mのZnドープInP層3をMOVPE法によって成長
する。
【0042】第2工程(図1(B)参照) (411)A面を有するn型の第2の基板4の上に、第
1工程でInGaAs層2とInP層3を成長した第1
の基板を上下逆にして重ねる。このとき、後にレーザの
反射面をへき解によって形成することを予定する場合
は、第1の基板1と第2の基板4のへき解面の軸を一致
させて重ねる。そして、石英製の錘5を乗せて荷重を加
えた状態で500℃で熱アニールして第1の基板1と第
2の基板4を接着する。
【0043】第3工程(図1(C)参照) 第2の基板4の裏面に有機レジスト6を塗布して、臭化
水素酸中に浸漬して第1の基板1をエッチングして除去
する。このエッチングに際してInGaAs層2がエッ
チングストッパーとなり、InGaAs層2の表面でエ
ッチングが停止する。次いで、硝酸中に浸漬することに
より、InP層3だけを選択的にエッチングして除去す
る。
【0044】第4工程(図1(D),(E)参照) InP層3の端面付近のみを有機レジスト7を覆い、硫
酸−過酸化水素溶液で、InP層3の厚さ0.2μmよ
り深い0.3μm程度エッチングして、両端部に(10
0)面が残存した(411)A基板を形成することがで
きる。
【0045】前記の第1工程から第4工程によって形成
した基板の上に、MOVPE法によって、下記の層を成
長する。
【0046】図2は、第1実施例のレーザのストライプ
方向の断面図である。この図において、4が(411)
A面を有するSiドープn−InPからなる第2の基
板、3がこの第2の基板に貼り付けられ、第1の電流ブ
ロック層として機能する(100)面を有するZnドー
プp−InP層、13aがレーザ端面であるほかは、下
記の括弧内の数字が図面中の符号と対応している。
【0047】(8)Siドープ n−InPクラッド層 8a:(411)A面、8b:(100)面 (9)アンドープ InGaAsP−InGaAs M
QW 活性層 9a:(411)A面、厚い、バンドギャップ小 9b:(100)面、薄い、バンドギャップ大 (10)Znドープ p−InPクラッド層 10a:(411)A面、10b:(100)面 (11)ZnとSeの同時ドーピング InPクラッド
兼電流ブロック層 11a:(411)A面、p型InPクラッド層(電流
通路) 11b:(100)面、n型InPクラッド層(電流ブ
ロック層) (12)Znドープ p−InPクラッド層 12a:(411)A面、12b:(100)面 (13)Znドープ p−InGaAsPコンタクト層
【0048】図3は、第1実施例のレーザのストライプ
横断方向の断面図である。この図に付されている符号は
図2において説明したもの、あるいはその延長上の層を
示している。
【0049】この成長により、活性層のバンドギャップ
は端面で大きくなり、かつ、活性層の膜厚が薄くなるた
め、膜厚方向の光閉じ込めが小さくなり、レーザビーム
が丸くなる。また、(11)のZnとSeの同時ドーピ
ングにより形成されたInPクラッド兼電流ブロック層
は、端面のみに電流非注入域を形成するため、端面の発
光しない部分に流れる無効電流を低減することができる
(図2参照)。この工程に続いて、ストライプ方向にエ
ッチングマスクをかけてエッチングし、電流ブロック層
をMOVPE法で選択埋め込み成長した後、エッチング
に用いたマスクを除去してレーザを完成する。
【0050】(第2実施例)第1実施例のレーザの製造
方法においては、電流ブロック層をMOVPE法で選択
埋め込み成長して形成したが、この実施例においては、
この工程を省略して製造工数を低減する。
【0051】図4は、第2実施例の電流端面非注入のウ
インド構造レーザの製造工程説明図であり、(A)〜
(D)は各工程の断面を示し(E)は平面を示してい
る。この図において、1は第1の基板、2はInGaA
s層、3はInP層、4は第2の基板、5は錘、6,7
は有機レジストである。この製造工程説明図によってこ
の実施例の電流端面非注入のウインド構造レーザの製造
方法を説明する。
【0052】第1工程(図4(A)参照) (100)面を有するn型InPからなる第1の基板1
の上に、厚さ0.1μmのアンドープInGaAs層2
をMOVPE法によって成長し、その上に厚さ0.2μ
mのZnドープInP層3をMOVPE法によって成長
する。
【0053】第2工程(図4(B)参照) (411)A面を有するn型の第2の基板4の上に、第
1工程でInGaAs層2とInP層3を成長した第1
の基板を上下逆にして重ねる。このとき、後にレーザの
反射面をへき解によって形成することを予定する場合
は、第1の基板1と第2の基板4のへき解面の軸を一致
させて重ねる。そして、石英製の錘5を乗せて荷重を加
えた状態で500℃で熱アニールして第1の基板1と第
2の基板4を接着する。
【0054】第3工程(図4(C)参照) 第2の基板4の裏面に有機レジスト6を塗布して、臭化
水素酸中に浸漬して第1の基板1をエッチングして除去
する。このエッチングに際してInGaAs層2がエッ
チングストッパーとなり、InGaAs層2の表面でエ
ッチングが停止する。次いで、硝酸中に浸漬することに
より、InP層3だけを選択的にエッチングして除去す
る。
【0055】第4工程(図4(D),(E)参照) InP層3のストライプを形成する予定の領域の外側を
有機レジスト7で覆い、硫酸−過酸化水素溶液で、In
P層3の厚さ0.2μmより深い0.3μm程度エッチ
ングして、ストライプを形成する予定の領域の外側に
(100)面が残存した(411)A基板を形成する。
【0056】前記の第1工程から第4工程によって形成
した基板の上に、MOVPE法によって、n−InPク
ラッド層8、InGaAsP−InGaAs MQW活
性層9、p−InPクラッド層10、InPクラッド兼
電流ブロック層11、p−InPクラッド層12、p−
InGaAsPコンタクト層13を成長してレーザを完
成することは第1実施例と同様である。
【0057】この実施例によると、ストライプの周囲に
形成される11bが電流ブロック層となるため、MOV
PE選択成長による埋め込み成長によって電流ブロック
層を形成する工程を省略することができる。
【0058】また、第2実施例においては、MQW活性
層9aの両側に、相対的に膜厚が薄いMQW活性層9b
が形成され、その領域のバンドギャップが大きくなるた
め、実屈折率ガイド型の横モード制御が自動的に達成さ
れるという効果を生じる。
【0059】
【発明の効果】以上説明したように、本発明による方法
によって貼り付けた異面方位領域を有する成長基板を用
い、結晶成長膜厚の面方位依存性を利用して、この異面
方位領域にセルフアラインで所望の膜厚分布を実現する
ことによって端面部分だけで光閉じ込めを少なくさせる
構造を得ることができるため、円形ビームを発生するレ
ーザを得ることができ、また、成長層への不純物取り込
みの面方位依存性を利用して、この異面方位領域にセル
フアラインで所望の不純物濃度分布、あるいは導電型領
域を実現することによって、ラテラルpn接合を得るこ
とができるため、電流ブロック構造を容易に形成するこ
とができる。また、端面部分だけでなく、ストライプの
横方向に活性層の膜厚分布を実現すると、横モード制御
に必要な横方向の実屈折率変化を付けることもでき、端
面部分も光を吸収しないようなウインド構造にすること
もできるため、半導体レーザに関連する技術分野におい
て寄与するところが大きい。
【図面の簡単な説明】
【図1】第1実施例の電流端面非注入のウインド構造レ
ーザの製造工程説明図であり、(A)〜(D)は各工程
の断面を示し(E)は平面を示している。
【図2】第1実施例のレーザのストライプ方向の断面図
である。
【図3】第1実施例のレーザのストライプ横断方向の断
面図である。
【図4】第2実施例の電流端面非注入のウインド構造レ
ーザの製造工程説明図であり、(A)〜(D)は各工程
の断面を示し(E)は平面を示している。
【図5】従来の半導体レーザの説明図である。
【図6】従来の誘電体マスクを用いた選択成長方法の説
明図であり、(A)〜(C)は各工程を示している。
【図7】従来の半導体レーザの製造方法説明図であり、
(A)は一部の断面を示し、(B)は成長温度と斜平比
の関係、(C)はV/III 比と斜平比の関係を示してい
る。
【図8】AlGaInPの斜平比の成長温度依存性説明
図である。
【図9】AlGaInPのキャリア濃度の基板面方位依
存性説明図である。
【符号の説明】
1 第1の基板 2 InGaAs層 3 InP層 4 第2の基板 5 錘 6,7 有機レジスト 8 n−InPクラッド層 8a (411)A面 8b (100)面 9 InGaAsP−InGaAs MQW活性層 9a (411)A面 9b (100)面 10 p−InPクラッド層 10a (411)A面 10b (100)面 11 InPクラッド兼電流ブロック層 11a (411)A面 11b (100)面 12 p−InPクラッド層 12a (411)A面 12b (100)面 13 p−InGaAsPコンタクト層

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 第1の面方位を有する第1の半導体基板
    上に、該第1の面方位とは異なる第2の面方位を有する
    第2の半導体基板を貼り合わせる工程と、該第1の半導
    体基板を部分的に除去する工程を含むことを特徴とする
    面方位が部分的に異なる半導体基板の製造方法。
  2. 【請求項2】 第1の半導体基板が、半導体基板上に所
    定の面方位を有する表面層がエピタキシャル成長された
    ものであることを特徴とする請求項1に記載された半導
    体基板の製造方法。
  3. 【請求項3】 第1の半導体基板の面方位を(100)
    面またはnを実数とするとき(n11)A面または(n
    11)B面とし、第2の半導体基板の面方位をmをnと
    は異なる実数とするとき(m11)A面または(m1
    1)B面とし、または第1の半導体基板の面方位が(1
    00)でないとき(100)面とすることを特徴とする
    請求項1または請求項2に記載された半導体基板の製造
    方法。
  4. 【請求項4】 第1の半導体基板のへき解面と第2の半
    導体基板のへき解面が一致するように貼り合わせること
    を特徴とする請求項1から請求項3までのいずれか1項
    に記載された半導体基板の製造方法。
  5. 【請求項5】 請求項1から請求項4までのいずれか1
    項に記載された半導体基板の製造方法によって形成され
    た面方位が部分的に異なる半導体基板の上に半導体層を
    成長することによって、部分的に厚さが異なる半導体薄
    層を形成する工程を含むことを特徴とする半導体装置の
    製造方法。
  6. 【請求項6】 請求項1から請求項4までのいずれか1
    項に記載された半導体基板の製造方法によって形成され
    た面方位が部分的に異なる半導体基板の上に、部分的に
    厚さが異なる複数の半導体薄層を成長することによっ
    て、部分的にバンドギャップが異なる量子井戸を形成す
    る工程を含むことを特徴とする半導体装置の製造方法。
  7. 【請求項7】 請求項1から請求項4までのいずれか1
    項に記載された半導体基板の製造方法によって製造され
    た面方位が部分的に異なる半導体基板の上に半導体層を
    成長する際、成長と同時に不純物を導入して、部分的に
    不純物濃度が異なる半導体薄層を形成する工程を含むこ
    とを特徴とする半導体装置の製造方法。
  8. 【請求項8】 半導体基板の上に半導体層を成長する
    際、成長と同時にp型不純物とn型不純物を供給するこ
    とによってラテラルpn接合を形成する工程を含むこと
    を特徴とする請求項7に記載された半導体装置の製造方
    法。
  9. 【請求項9】 半導体基板の上に半導体層を成長する
    際、成長と同時にp型不純物とn型不純物を交互に供給
    することによってラテラルpn接合を形成する工程を含
    むことを特徴とする請求項7に記載された半導体装置の
    製造方法。
  10. 【請求項10】 半導体基板の上に、MOVPE法によ
    って半導体層を成長することを特徴とする請求項5から
    請求項9までのいずれか1項に記載された半導体装置の
    製造方法。
  11. 【請求項11】 少なくとも片側の端面近傍に成長され
    た結晶の面方位が、該端面以外の部分の結晶の面方位と
    異なり、かつ、該端面近傍の活性層と、該端面以外の活
    性層とが平行であり、端面近傍の活性層厚が相対的に薄
    くなっていることを特徴とする半導体発光装置。
  12. 【請求項12】 少なくともストライプ以外の領域に成
    長された結晶の面方位が、該ストライプの結晶の面方位
    と異なり、かつ、該ストライプ以外の活性層の厚さが、
    該ストライプの活性層より薄くなっていることを特徴と
    する半導体発光装置。
  13. 【請求項13】 少なくとも片側の端面近傍に成長され
    た結晶の面方位が、該端面以外の部分の結晶の面方位と
    異なり、かつ、該端面近傍のクラッド層と、該端面以外
    のクラッド層とにp型不純物とn型不純物を交互にまた
    は同時にドーピングしてラテラルpn接合をセルフアラ
    インで形成した電流ブロック層構造を有することを特徴
    とする半導体発光装置。
  14. 【請求項14】 少なくともストライプ以外の領域に成
    長された結晶の面方位が、該ストライプの結晶の面方位
    と異なり、かつ、該ストライプ以外のクラッド層と、該
    ストライプのクラッド層とにp型不純物とn型不純物を
    交互にまたは同時にドーピングしてラテラルpn接合を
    セルフアラインで形成した電流ブロック層構造を有する
    ことを特徴とする半導体発光装置。
  15. 【請求項15】 基板と異なる面方位の、貼り付けられ
    た薄膜の導電型が基板の導電型とは異なり、この貼り付
    けられた薄膜によってセルフアラインの電流ブロック層
    を形成したことを特徴とする請求項13または請求項1
    4に記載された半導体発光装置。
JP30044194A 1994-12-05 1994-12-05 半導体基板、半導体装置、半導体発光装置とその製造方法 Withdrawn JPH08162715A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30044194A JPH08162715A (ja) 1994-12-05 1994-12-05 半導体基板、半導体装置、半導体発光装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30044194A JPH08162715A (ja) 1994-12-05 1994-12-05 半導体基板、半導体装置、半導体発光装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH08162715A true JPH08162715A (ja) 1996-06-21

Family

ID=17884842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30044194A Withdrawn JPH08162715A (ja) 1994-12-05 1994-12-05 半導体基板、半導体装置、半導体発光装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH08162715A (ja)

Similar Documents

Publication Publication Date Title
US20050194634A1 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
US7405421B2 (en) Optical integrated device
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
JPH07135369A (ja) 半導体レーザおよびその製造方法
US5541950A (en) Semiconductor laser including groove having variable dimensions
JPH11112081A (ja) 半導体レーザ,及びその製造方法
JP5314435B2 (ja) 集積光デバイス及びその製造方法
US5441912A (en) Method of manufacturing a laser diode
JPH07226566A (ja) 量子井戸半導体レーザおよびその製造方法
JP4833457B2 (ja) 光集積デバイスの作製方法
JP2894186B2 (ja) 光半導体装置
JPH07254750A (ja) 半導体レーザ
JPH08162715A (ja) 半導体基板、半導体装置、半導体発光装置とその製造方法
JP2000188441A (ja) 光半導体装置及びその製造方法
JP2542570B2 (ja) 光集積素子の製造方法
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
US6717186B2 (en) Semiconductor laser device
JP3022351B2 (ja) 光半導体装置及びその製造方法
JP2973215B2 (ja) 半導体レーザ装置
JPS641072B2 (ja)
JP2945568B2 (ja) 半導体レーザ素子およびその製造方法
JPH0410705Y2 (ja)
JPH0983077A (ja) 半導体光装置
JPH065969A (ja) 半導体レーザ装置
JPS63244785A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020205