JPH08162656A - Solar cell - Google Patents
Solar cellInfo
- Publication number
- JPH08162656A JPH08162656A JP6297372A JP29737294A JPH08162656A JP H08162656 A JPH08162656 A JP H08162656A JP 6297372 A JP6297372 A JP 6297372A JP 29737294 A JP29737294 A JP 29737294A JP H08162656 A JPH08162656 A JP H08162656A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- electrons
- solar cell
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ｐｎ接合を有する太陽
電池に関するものであり、特に出力電力取り出しの効率
化に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell having a pn junction, and more particularly to improving the efficiency of extracting output power.
【０００２】[0002]
【従来の技術】従来より、各種の太陽電池が知られてお
り、半導体技術の進歩に伴い、比較的安価、小型のもの
が開発され、各種の電源として広く利用されている。こ
の太陽電池においては、入射光をいかに効率的に電力に
変換するかということが重要であり、この１つの重要な
因子として光の入射によって発生したキャリア（電子、
正孔）の再結合の抑制がある。2. Description of the Related Art Conventionally, various kinds of solar cells have been known, and relatively inexpensive and small ones have been developed with the progress of semiconductor technology and are widely used as various kinds of power sources. In this solar cell, how efficiently the incident light is converted into electric power is important, and one of the important factors is that carriers (electrons,
There is suppression of recombination of holes).
【０００３】すなわち、一般に太陽電池は、図５に示す
ような構成を有しており、ｐ型基板１の表面部にｎ＋層
２が形成され、裏面側にはｐ＋層３が、形成されてい
る。また、ｎ＋層２上には、−出力用の表面電極４、ｐ
＋層３上には＋出力用の裏面電極５が設けられている。That is, a solar cell generally has a structure as shown in FIG. 5, in which an n + layer 2 is formed on the front surface of a p-type substrate 1 and a p + layer 3 is formed on the back surface side. There is. Further, on the n + layer 2, − surface electrodes 4 for output, p
A back electrode 5 for + output is provided on the + layer 3.
【０００４】そして、ｎ＋層２上の表面電極４以外の大
部分には、酸化絶縁膜６が形成され、その上方が反射防
止膜７で覆われている。また、ｎ＋層２、酸化絶縁膜
６、および反射防止膜７は、入射光を内部に効率よく入
射させると共に、光の射出を抑制するために、ピラミッ
ドまたは逆ピラミッド状のテクチャー構造になっている
（図は断面形状を示しているため、単に波形に表してい
る）。An oxide insulating film 6 is formed on most of the surface of the n + layer 2 other than the surface electrode 4, and an upper portion thereof is covered with an antireflection film 7. In addition, the n + layer 2, the oxide insulating film 6, and the antireflection film 7 have a pyramid or inverted pyramid-like texture structure in order to allow incident light to efficiently enter the inside and to suppress the emission of the light. (Because the figure shows the cross-sectional shape, it is simply shown as a waveform).
【０００５】このような太陽電池に光が入射すると、こ
の光のエネルギーによって、半導体内において電離が起
こり、電子と正孔（電子および正孔をキャリアという）
の対が発生する。そして、ｐ型基板１とｎ＋層２によっ
て生じる電界によって、ｎ＋層２に電子、ｐ型基板１に
正孔が集まり、結果としてｐ型基板１とｎ＋層２間に電
圧が発生し、これが電極４、５から出力される。なお、
ｐ＋層３は、裏面電極５への正孔の移動を容易にするた
めのものである。When light enters such a solar cell, the energy of the light causes ionization in the semiconductor, and electrons and holes (electrons and holes are called carriers).
Pairs occur. Then, an electric field generated by the p-type substrate 1 and the n + layer 2 collects electrons in the n + layer 2 and holes in the p-type substrate 1, and as a result, a voltage is generated between the p-type substrate 1 and the n + layer 2, which is an electrode. It is output from 4 and 5. In addition,
The p + layer 3 is for facilitating the movement of holes to the back surface electrode 5.
【０００６】ここで、半導体の表面は、結晶構造の端部
に当たるため、その結晶構造に欠陥（結合相手のない電
子の腕）が存在し、準位密度（再結合中心）が大きくな
り、ここで再結合が起こりやすくなる。このため、表面
付近をキャリアが移動すると、ここで再結合を起こす可
能性が高い。特に、Ｓｉ基板の表面をテクスチャー構造
とすると、その斜面は（１１１）面となり、ミラー面で
ある（１００）面に比べ、準位密度が大きくなり、再結
合が起こりやすい。Since the surface of the semiconductor hits the edge of the crystal structure, defects (electron arms having no binding partner) are present in the crystal structure, and the level density (recombination center) increases. The recombination is likely to occur at. Therefore, when carriers move near the surface, recombination is likely to occur here. In particular, when the surface of the Si substrate has a texture structure, the slope becomes the (111) plane, the level density becomes larger than that of the (100) plane which is the mirror surface, and recombination is likely to occur.
【０００７】また、光の入射によるキャリアの発生もそ
のほとんどは太陽電池の表面付近で起こり、また電圧を
出力する電極は太陽電池の表面に形成されるため、発生
したキャリアは太陽電池の表面付近を移動する確率が高
い。そこで、キャリアの再結合が、太陽電池の表面部で
起こり易くなっている。Most of the carriers generated by the incidence of light occur near the surface of the solar cell, and the electrodes that output a voltage are formed on the surface of the solar cell. Therefore, the generated carriers are near the surface of the solar cell. Has a high probability of moving. Therefore, carrier recombination is likely to occur on the surface portion of the solar cell.
【０００８】このため、ｎ＋層２の表面上に酸化絶縁膜
６を形成し、結晶欠陥を補っている。しかし、この酸化
絶縁膜６を形成しても、結晶欠陥が完全になくなるわけ
ではなく、表面再結合を十分に抑制することはできなか
った。Therefore, the oxide insulating film 6 is formed on the surface of the n + layer 2 to compensate for the crystal defect. However, even if the oxide insulating film 6 is formed, the crystal defects are not completely eliminated, and the surface recombination cannot be sufficiently suppressed.
【０００９】そこで、表面における再結合を抑制するこ
とが大きな課題となっており、このため研究が種々報告
されている。Therefore, suppressing recombination on the surface has become a major issue, and various studies have been reported for this reason.
【００１０】例えば、第４回「高効率太陽電池」ワーク
ショップ、奈良（１９９４．７．２８）には、表面再結
合と表面電位の関係を示唆するものが報告されている。
この報告では、太陽電池裏面のｐ＋層に各種の電界を印
加し、その影響を解析している。For example, in the 4th "High-efficiency solar cell" workshop, Nara (1994.28.28), a report suggesting the relationship between surface recombination and surface potential has been reported.
In this report, various electric fields are applied to the p + layer on the back surface of the solar cell, and the influence is analyzed.
【００１１】[0011]
【発明が解決しようとする課題】上記従来例により、ｐ
＋層に各種の電圧を印加し、ｐ＋層の電位を変更するこ
とによって、太陽電池の効率を上昇できることが分かっ
た。しかし、電界印加と光−電力変換効率の関係は十分
には、解明されていない。According to the above conventional example, p
It was found that the efficiency of the solar cell can be increased by applying various voltages to the + layer and changing the potential of the p + layer. However, the relationship between the electric field application and the light-power conversion efficiency has not been sufficiently clarified.
【００１２】本発明者は、この太陽電池のキャリアの表
面再結合抑制についてさらに詳細な研究を行い、ｎ（特
にｎ型の不純物濃度の大きなｎ＋）層の電位を変化させ
ることによって、表面再結合を抑制できることを発見し
た。The present inventor has conducted a more detailed study on the suppression of surface recombination of carriers in this solar cell, and by changing the potential of the n (particularly n + with a large n-type impurity concentration) layer, surface recombination It has been found that can be suppressed.
【００１３】さらに、太陽電池の効率を上昇するために
は、発生したキャリアをいかに効率よく電極に集めるか
ということも非常に重要である。そこで、本発明者は、
太陽電池内の電極近傍に所定の電界を形成することで、
キャリアを効率的に電極に集中させることを考えた。Further, in order to increase the efficiency of the solar cell, how efficiently the generated carriers are collected in the electrodes is also very important. Therefore, the present inventor
By forming a predetermined electric field near the electrodes in the solar cell,
It was considered to efficiently concentrate the carriers on the electrodes.
【００１４】本発明は、上記知見に基づきなされたもの
であり、光−電力変換効率が上昇できる太陽電池を提供
することを目的とする。The present invention has been made based on the above findings, and an object of the present invention is to provide a solar cell capable of increasing the light-power conversion efficiency.
【００１５】[0015]
【課題を解決するための手段】本発明は、ｐ型基板上に
ｎ層を形成し、入射光によってｐ型基板とｎ層間に生じ
た電圧を取り出す太陽電池において、前記ｎ層上に、酸
化物絶縁層を介して負バイアス電極を形成し、この負バ
イアス電極にマイナスの電圧を印加することを特徴とす
る。The present invention provides a solar cell in which an n layer is formed on a p-type substrate and the voltage generated between the p-type substrate and the n-layer by incident light is taken out. It is characterized in that a negative bias electrode is formed through the material insulating layer and a negative voltage is applied to this negative bias electrode.
【００１６】また、本発明は、ｐ型基板上にｎ層を形成
し、入射光によってｐ型基板とｎ層間に生じた電圧を取
り出す太陽電池において、ｐ型基板表面上に形成された
ｎ層上の所定部位に出力取り出し用電極を形成すると共
に、前記ｎ層上であって前記出力取り出し用電極の近傍
に絶縁層を介して正バイアス電極を形成し、この正バイ
アス電極にプラスの電圧を印加することを特徴とする。Further, the present invention is a solar cell in which an n layer is formed on a p-type substrate and a voltage generated between the p-type substrate and the n-layer is extracted by incident light, and the n-layer formed on the surface of the p-type substrate. An output extracting electrode is formed at a predetermined upper portion, and a positive bias electrode is formed on the n layer in the vicinity of the output extracting electrode via an insulating layer, and a positive voltage is applied to the positive bias electrode. It is characterized by applying.
【００１７】[0017]
【作用】このように、本発明によれば、ｎ層上に絶縁層
を介して形成した負バイアス電極によって、ｎ層に負の
電圧を印加する。このため、ｎ層内の電子は、この負の
電圧の印加に伴う電界の影響で、ｐ型基板側に押しやら
れる。従って、電子は、表層を移動するのではなく、厚
み方向の深い場所を移動する確率が高くなる。そこで、
ｎ層内を移動する電子の数が相対的に減少し、表面層に
おける電子の再結合を抑制することができる。As described above, according to the present invention, a negative voltage is applied to the n layer by the negative bias electrode formed on the n layer via the insulating layer. Therefore, the electrons in the n layer are pushed to the p-type substrate side by the influence of the electric field accompanying the application of this negative voltage. Therefore, the electrons have a high probability of moving not in the surface layer but in a deep place in the thickness direction. Therefore,
The number of electrons moving in the n-layer is relatively reduced, and recombination of electrons in the surface layer can be suppressed.
【００１８】また、本発明によれば、正バイアス電極に
よって、出力取り出し用電極の周囲に正の電圧が印加さ
れている。この正の電圧の印加によって、電子が出力取
り出し用電極の周囲に集められ、電子の出力取り出し用
電極への移動を促進することができる。そこで、出力取
り出し用電極による電子の収集効率を上昇することがで
きる。Further, according to the present invention, a positive voltage is applied to the periphery of the output extraction electrode by the positive bias electrode. By applying this positive voltage, the electrons are collected around the output extraction electrode, and the movement of the electrons to the output extraction electrode can be promoted. Therefore, the efficiency of collecting electrons by the output extraction electrode can be increased.
【００１９】[0019]
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図１は、実施例の全体構成を示す図であ
り、Ｓｉ単結晶にｐ型不純物（例えば、Ｂ（ホウ素））
を拡散したｐ型基板１０の表面部には、その全面にｎ＋
層１２がｎ型不純物（例えば、Ｐ（リン））の熱拡散に
よって形成されている。また、光が入射する部分（図に
おける上部左側の大部分）は、その表面がピラミッド状
または逆ピラミッド状のテクスチャー構造になってい
る。従って、ｎ＋層１２もピラミッド状または逆ピラミ
ッド状の構成になっている。一方、図における上部右側
の部分（平面部分）のｎ＋層１２の上には、太陽電池の
−極として作用する表面電極（出力取り出し用電極、例
えばＡｌ）１４が形成されている。また、ｐ型基板１０
の裏面側には、ｐ＋層１６を介し、＋極として作用する
裏面電極１８が形成されている。この裏面電極１８は、
Ａｌを蒸着して形成し、このＡｌの熱拡散によってｐ＋
層１６を形成するとよい。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing the entire structure of the embodiment, in which a p-type impurity (for example, B (boron)) is added to Si single crystal.
On the surface of the p-type substrate 10 in which
The layer 12 is formed by thermal diffusion of n-type impurities (for example, P (phosphorus)). The surface of the light incident portion (most of the upper left portion in the figure) has a pyramid-shaped or inverted pyramid-shaped texture structure. Therefore, the n + layer 12 also has a pyramid-shaped or inverted pyramid-shaped configuration. On the other hand, on the n + layer 12 in the upper right portion (planar portion) in the drawing, a surface electrode (output extraction electrode, for example, Al) 14 that acts as a negative electrode of the solar cell is formed. In addition, the p-type substrate 10
A back surface electrode 18 acting as a + pole is formed on the back surface side of the via the p + layer 16. This back electrode 18 is
It is formed by vapor deposition of Al, and the thermal diffusion of this Al causes p +
Layer 16 may be formed.
【００２０】表面側のｎ＋層１２の光入射部分の上に
は、熱酸化によって、ＳｉＯ2 からなるパッシベーショ
ン膜２０が形成される。さらに、このパッシベーション
膜２０の上には、透明導電材料（例えば、ＩＴＯ）から
なる負バイアス電極２２が形成されている。そして、こ
の負バイアス電極２２と裏面電極１８の間に、負バイア
ス電源２４が設けられており、負バイアス電極２２に負
の電圧（例えば、０．５Ｖ〜１Ｖ）を印加している。な
お、パッシベーション膜２０は、ｎ＋層１２の結晶欠陥
を少なくすると共に、ｎ＋層１２と負バイアス電極２２
の絶縁層として機能する。また、負バイアス電極２２の
電圧の影響をｎ＋層１２に及ぼすため、その厚さは、数
ｎｍ〜１０数ｎｍ程度に設定されている。また、パッシ
ベーション膜２０の図における左端の部分（平坦部）に
は、パッシベーション膜とは別の酸化物絶縁膜２１（厚
さ数ｎｍ程度）が形成されている。On the light incident portion of the n + layer 12 on the front surface side, a passivation film 20 made of SiO2 is formed by thermal oxidation. Further, a negative bias electrode 22 made of a transparent conductive material (for example, ITO) is formed on the passivation film 20. A negative bias power source 24 is provided between the negative bias electrode 22 and the back surface electrode 18, and a negative voltage (for example, 0.5V to 1V) is applied to the negative bias electrode 22. The passivation film 20 reduces the crystal defects of the n + layer 12, and the n + layer 12 and the negative bias electrode 22.
Function as an insulating layer. Moreover, since the influence of the voltage of the negative bias electrode 22 is exerted on the n + layer 12, the thickness thereof is set to approximately several nm to several tens of nm. An oxide insulating film 21 (about several nm thick) different from the passivation film is formed on the leftmost portion (flat portion) of the passivation film 20 in the drawing.
【００２１】さらに、ｎ＋層１２上の表面電極１４の近
傍（この例では、表面電極の両側）には、ＳｉＯ2 から
なる酸化絶縁膜２５を介し、正バイアス電極２６が設け
られており、この正バイアス電極２６と裏面電極の間に
は、正バイアス電源２８が設けられており、正バイアス
電極２６に正の電圧（例えば、３Ｖ〜２０Ｖ）が印加さ
れている。Further, in the vicinity of the surface electrode 14 on the n + layer 12 (both sides of the surface electrode in this example), a positive bias electrode 26 is provided via an oxide insulating film 25 made of SiO 2. A positive bias power source 28 is provided between the positive bias electrode 26 and the back surface electrode, and a positive voltage (for example, 3V to 20V) is applied to the positive bias electrode 26.
【００２２】このような装置において、光が表面側から
入射すると、入射光のエネルギーによって、ｎ＋層１
２、ｐ型基板１０内において、正孔および電子の対が生
じる。そして、正孔はｐ型基板１０内を裏面側に移動
し、ｐ＋層１６を介し、裏面電極１８に至る。一方、電
子は、ｎ＋層１２内を表面電極１４に向けて移動する。In such a device, when light is incident from the surface side, the n + layer 1 is generated by the energy of the incident light.
2. In the p-type substrate 10, pairs of holes and electrons are generated. Then, the holes move to the back surface side in the p-type substrate 10 and reach the back surface electrode 18 via the p + layer 16. On the other hand, the electrons move in the n + layer 12 toward the surface electrode 14.
【００２３】ここで、本実施例では、負バイアス電極２
２によって、負の電圧がｎ＋層１２の表面側から印加さ
れている。従って、ｎ＋層１２内の電子は、この負の電
圧の印加に伴う電界の影響で、ｐ型基板１０側に押しや
られる。従って、電子は、表層を移動するのではなく、
厚み方向の比較的深い場所から直接表面電極１４に向け
て移動する確率が高くなる。そこで、ｎ＋層１２内を移
動する電子の数が相対的に減少し、表面部における電子
の再結合を抑制することができる。Here, in this embodiment, the negative bias electrode 2
2, a negative voltage is applied from the surface side of the n + layer 12. Therefore, the electrons in the n + layer 12 are pushed to the p-type substrate 10 side under the influence of the electric field accompanying the application of the negative voltage. Therefore, the electrons do not move on the surface,
The probability of directly moving from a relatively deep location in the thickness direction toward the surface electrode 14 increases. Therefore, the number of electrons moving in the n + layer 12 is relatively reduced, and recombination of electrons on the surface portion can be suppressed.
【００２４】さらに、本実施例では、正バイアス電極２
６によって、表面電極１４の周囲に正の電圧が印加され
ている。この正の電圧の印加によって、電子が引き寄せ
られ、表面電極１４の周囲に集められる。これによっ
て、電子がｎ＋層の表層を移動する確率が低くなり、電
子の表面電極１４への直接的な移動を促進することがで
き、表面電極１４による電子の収集効率を上昇すること
ができる。Further, in this embodiment, the positive bias electrode 2
6, a positive voltage is applied around the surface electrode 14. By applying this positive voltage, the electrons are attracted and collected around the surface electrode 14. As a result, the probability that electrons move in the surface layer of the n + layer becomes low, the direct movement of electrons to the surface electrode 14 can be promoted, and the efficiency of collecting electrons by the surface electrode 14 can be increased.
【００２５】この実施例による効果を表１に示す。この
ように、正負バイアス電圧を印加しなかった場合に３２
ｍＡ／ｃｍ2 であった短絡電流が、負バイアス電圧０．
５Ｖ、正バイアス電圧５Ｖを印加した場合に、３４．５
〜３６ｍＡ／ｃｍ2 になり、効率が上昇したことが理解
される。もちろん、負バイアス電圧、正バイアス電圧の
いずれかのみを印加した場合にも正負バイアス電圧をと
もに印加するものには及ばないが、効率の上昇が図られ
る。Table 1 shows the effect of this embodiment. Thus, if no positive or negative bias voltage is applied, 32
The short-circuit current, which was mA / cm 2 , is negative bias voltage of 0.
34.5 when a positive bias voltage of 5V is applied
It is understood that the efficiency was increased to about 36 mA / cm 2 . Of course, even if only the negative bias voltage or the positive bias voltage is applied, it is not as high as the case where both the positive and negative bias voltages are applied, but the efficiency can be increased.
【００２６】[0026]
【表１】 短絡電流 バイアス電圧なし ３２ｍＡ／ｃｍ2 負バイアス電圧のみ ３２．５〜３３ｍＡ／ｃｍ2 正バイアス電圧のみ ３２．３〜３３ｍＡ／ｃｍ2 両バイアス電圧印加 ３４．５〜３６ｍＡ／ｃｍ2 ここで、短絡電流は、表面電極と裏面電極を短絡した際
に得られる電流値であり、大きいほど太陽電池の効率が
高いことを意味している。[Table 1] Short circuit current No bias voltage 32 mA / cm 2 Only negative bias voltage 32.5 to 33 mA / cm 2 Only positive bias voltage 32.3 to 33 mA / cm 2 Both bias voltage application 34.5 to 36 mA / cm 2 here Then, the short-circuit current is a current value obtained when the front electrode and the back electrode are short-circuited, and the larger the short-circuit current, the higher the efficiency of the solar cell.
【００２７】特に、上記例によれば、正負両バイアス電
圧を両方とも印加した場合に、それぞれ単独に印加した
場合の和に比べ大きな短絡電流の改善が図られている。
従って、両バイアス電圧の相乗効果が得られることが分
かる。In particular, according to the above example, when both the positive and negative bias voltages are applied, the short-circuit current is greatly improved as compared with the sum when the bias voltages are applied individually.
Therefore, it can be seen that a synergistic effect of both bias voltages can be obtained.
【００２８】図２に、負バイアス電圧として、０．５Ｖ
を印加した状態で、正バイアス電圧を印加した際の短絡
電流の変化を示す。これより、正バイアス電圧を大きく
することによって、短絡電流を大きくすることができる
ことが理解される。In FIG. 2, 0.5 V is applied as the negative bias voltage.
The change in the short-circuit current when a positive bias voltage is applied in the state where is applied. From this, it is understood that the short circuit current can be increased by increasing the positive bias voltage.
【００２９】ここで、図３は、本実施例の全体構成を模
式的に示すものであり、素子１００の表面には、表面電
極１４が所定間隔をおいて形成されており、この表面電
極１４の両側に正バイアス電極２６がそれぞれ配置され
ている。また、素子１００上は負バイアス電極２２で覆
われている。Here, FIG. 3 schematically shows the entire structure of this embodiment, in which the surface electrodes 14 are formed on the surface of the device 100 at predetermined intervals. The positive bias electrodes 26 are arranged on both sides of each. The element 100 is covered with the negative bias electrode 22.
【００３０】図４に示したのは、本発明の他の実施例で
あり、正バイアス電極へ印加する電圧（正バイアス電源
２８）を太陽電池から得るものである。FIG. 4 shows another embodiment of the present invention in which the voltage applied to the positive bias electrode (the positive bias power supply 28) is obtained from the solar cell.
【００３１】一般に、太陽電池は、十分な出力を得るた
めに、複数の素子（セル）から構成されている。そし
て、バイアス電源を別途設けるのではなく、内部で得ら
れれば、好都合である。Generally, a solar cell is composed of a plurality of elements (cells) in order to obtain a sufficient output. Then, it is convenient if it can be obtained internally instead of separately providing a bias power supply.
【００３２】本実施例では、正バイアス電源を１００ａ
〜１００ｎの直列接続による出力電圧から得る。このた
めに、本実施例では、正バイアス電源２８の負極側を裏
面電極１８に接続せず、ｐ＋層１６に印加するための電
極３０に接続している。この電極３０は、酸化絶縁膜３
２を介し、ｐ＋層１６上に接続されている。そして、直
列接続された複数の素子１００ａ〜１００ｎは全て同一
の構成を有しており、全ての素子１００ａ〜１００ｎの
電極３０は全体出力の負出力に共通して接続され、全て
の素子１００ａ〜１００ｎの正バイアス電極２６は全体
出力の正出力に共通して接続されている。In this embodiment, the positive bias power source is 100a.
Obtained from the output voltage of ~ 100n connected in series. Therefore, in this embodiment, the negative side of the positive bias power source 28 is not connected to the back surface electrode 18 but is connected to the electrode 30 for applying to the p + layer 16. The electrode 30 is formed of the oxide insulating film 3
2 to the p + layer 16. The plurality of elements 100a to 100n connected in series all have the same configuration, and the electrodes 30 of all the elements 100a to 100n are commonly connected to the negative output of all the outputs and all the elements 100a to 100n. The 100 n positive bias electrode 26 is commonly connected to the positive output of all outputs.
【００３３】従って、全ての素子１００ａ〜１００ｎの
表面と裏面の間に全体出力の電圧を印加することがで
き、表面電極１４に電子を効果的に収集することができ
る。Therefore, the voltage of the total output can be applied between the front surface and the back surface of all the elements 100a to 100n, and the electrons can be effectively collected in the surface electrode 14.
【００３４】また、負バイアス電極２２は、０．５Ｖ程
度の比較的低電圧の印加でよい。そこで、隣接する素子
１００ａ〜１００ｎの表面電極１４を接続することで、
素子１つ分の発生電圧、例えば０．５Ｖを印加すること
ができる。The negative bias electrode 22 may be applied with a relatively low voltage of about 0.5V. Therefore, by connecting the surface electrodes 14 of the adjacent elements 100a to 100n,
A generated voltage for one element, for example, 0.5 V can be applied.
【００３５】このように、この実施例によって、特別の
バイアス電源を設けることなく、正バイアス、負バイア
スを各素子１００ａ〜１００ｎに印加することができ
る。As described above, according to this embodiment, the positive bias and the negative bias can be applied to the respective elements 100a to 100n without providing a special bias power source.
【００３６】[0036]
【発明の効果】以上説明したように、本発明によれば、
ｎ層上に絶縁層を介して形成した負バイアス電極によっ
て、ｎ層に負の電圧を印加する。このため、ｎ層内の電
子は、この負の電圧の印加に伴う電界の影響で、ｐ型基
板側に押しやられる。従って、電子は、表層を移動する
のではなく、厚み方向の深い場所移動する確率が高くな
る。そこで、ｎ層内を移動する電子の数が相対的に減少
し、表面層における電子の再結合を抑制することができ
る。As described above, according to the present invention,
A negative voltage is applied to the n layer by the negative bias electrode formed on the n layer via the insulating layer. Therefore, the electrons in the n layer are pushed to the p-type substrate side by the influence of the electric field accompanying the application of this negative voltage. Therefore, the electron has a high probability of moving to a deep place in the thickness direction instead of moving on the surface layer. Therefore, the number of electrons moving in the n-layer is relatively reduced, and the recombination of electrons in the surface layer can be suppressed.
【００３７】また、本発明によれば、正バイアス電極に
よって、出力取り出し用電極の周囲に正の電圧が印加さ
れている。この電圧に印加によって、電子が出力取り出
し用電極の周囲に集められ、電子の出力取り出し用電極
への移動を促進することができ、出力取り出し用電極に
よる電子の収集効率を上昇することができる。Further, according to the present invention, a positive voltage is applied to the periphery of the output extraction electrode by the positive bias electrode. By applying this voltage, electrons are collected around the output extraction electrode, the movement of electrons to the output extraction electrode can be promoted, and the electron collection efficiency by the output extraction electrode can be increased.
【図１】実施例の全体構成を示す図である。FIG. 1 is a diagram showing an overall configuration of an embodiment.
【図２】正バイアス電圧と短絡電流の関係を示す図であ
る。FIG. 2 is a diagram showing a relationship between a positive bias voltage and a short circuit current.
【図３】複数素子の場合の全体構成を示す図である。FIG. 3 is a diagram showing an overall configuration in the case of a plurality of elements.
【図４】他の実施例の構成を示す図である。FIG. 4 is a diagram showing a configuration of another embodiment.
【図５】従来例の構成を示す図である。FIG. 5 is a diagram showing a configuration of a conventional example.
１０ ｐ型基板、１２ ｎ＋層、１４ 表面電極、１６
ｐ＋層、１８ 裏面電極，２０ パッシベーション
膜、２２ 負バイアス電極、２４ 負バイアス電源、２
５ 酸化絶縁膜、２６ 正バイアス電極、２８ 正バイ
アス電源10 p-type substrate, 12 n + layer, 14 surface electrode, 16
p + layer, 18 back electrode, 20 passivation film, 22 negative bias electrode, 24 negative bias power supply, 2
5 oxide insulating film, 26 positive bias electrode, 28 positive bias power supply
Claims (2)
ってｐ型基板とｎ層間に生じた電圧を取り出す太陽電池
において、 前記ｎ層上に、絶縁層を介して負バイアス電極を形成
し、この負バイアス電極にマイナスの電圧を印加するこ
とを特徴とする太陽電池。1. A solar cell in which an n layer is formed on a p-type substrate and a voltage generated between the p-type substrate and the n-layer by incident light is taken out, and a negative bias electrode is provided on the n-layer via an insulating layer. A solar cell, wherein the solar cell is formed and a negative voltage is applied to the negative bias electrode.
ってｐ型基板とｎ層間に生じた電圧を取り出す太陽電池
において、 ｐ型基板表面上に形成されたｎ層上の所定部位に出力取
り出し用電極を形成すると共に、前記ｎ層上であって前
記出力取り出し用電極の近傍に絶縁層を介して正バイア
ス電極を形成し、この正バイアス電極にプラスの電圧を
印加することを特徴とする太陽電池。2. A solar cell in which an n layer is formed on a p-type substrate and a voltage generated between the p-type substrate and the n-layer by incident light is taken out, a predetermined portion on the n-layer formed on the surface of the p-type substrate. And forming a positive bias electrode on the n layer in the vicinity of the output extraction electrode via an insulating layer, and applying a positive voltage to the positive bias electrode. The characteristic solar cell.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29737294A JP3206339B2 (en) | 1994-11-30 | 1994-11-30 | Solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29737294A JP3206339B2 (en) | 1994-11-30 | 1994-11-30 | Solar cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162656A true JPH08162656A (en) | 1996-06-21 |
| JP3206339B2 JP3206339B2 (en) | 2001-09-10 |
Family
ID=17845642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29737294A Expired - Lifetime JP3206339B2 (en) | 1994-11-30 | 1994-11-30 | Solar cell |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206339B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043304A1 (en) * | 1997-03-21 | 1998-10-01 | Sanyo Electric Co., Ltd. | Photovoltaic element and method for manufacture thereof |
| JP2017139950A (en) * | 2014-02-21 | 2017-08-10 | ソーラーリティックス インコーポレイテッドＳｏｌａｒｌｙｔｉｃｓ， Ｉｎｃ． | System and method managing photovoltaic cell power output |
| JP2018117521A (en) * | 2014-03-03 | 2018-07-26 | ソーラーリティックス インコーポレイテッドＳｏｌａｒｌｙｔｉｃｓ， Ｉｎｃ． | Method and system for applying electric fields to multiple solar panels |
| US10804706B2 (en) | 2014-02-21 | 2020-10-13 | Solarlytics, Inc. | Method and system for applying electric fields to multiple solar panels |
-
1994
- 1994-11-30 JP JP29737294A patent/JP3206339B2/en not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043304A1 (en) * | 1997-03-21 | 1998-10-01 | Sanyo Electric Co., Ltd. | Photovoltaic element and method for manufacture thereof |
| US6207890B1 (en) | 1997-03-21 | 2001-03-27 | Sanyo Electric Co., Ltd. | Photovoltaic element and method for manufacture thereof |
| US6380479B2 (en) | 1997-03-21 | 2002-04-30 | Sanyo Electric Co., Ltd. | Photovoltaic element and method for manufacture thereof |
| US10804706B2 (en) | 2014-02-21 | 2020-10-13 | Solarlytics, Inc. | Method and system for applying electric fields to multiple solar panels |
| US10355489B2 (en) | 2014-02-21 | 2019-07-16 | Solarlytics, Inc. | System and method for managing the power output of a photovoltaic cell |
| JP2017139950A (en) * | 2014-02-21 | 2017-08-10 | ソーラーリティックス インコーポレイテッドＳｏｌａｒｌｙｔｉｃｓ， Ｉｎｃ． | System and method managing photovoltaic cell power output |
| US10804705B2 (en) | 2014-02-21 | 2020-10-13 | Solarlytics, Inc. | Method and system for applying electric fields to multiple solar panels |
| US10826296B2 (en) | 2014-02-21 | 2020-11-03 | Solarlytics, Inc. | Method and system for applying electric fields to multiple solar panels |
| US10978878B2 (en) | 2014-02-21 | 2021-04-13 | Solarlytics, Inc. | System and method for managing the power output of a photovoltaic cell |
| US11063439B2 (en) | 2014-02-21 | 2021-07-13 | Solarlytics, Inc. | Method and system for applying electric fields to multiple solar panels |
| US11108240B2 (en) | 2014-02-21 | 2021-08-31 | Solarlytics, Inc. | System and method for managing the power output of a photovoltaic cell |
| US11152790B2 (en) | 2014-02-21 | 2021-10-19 | Solarlytics, Inc. | System and method for managing the power output of a photovoltaic cell |
| JP2018117521A (en) * | 2014-03-03 | 2018-07-26 | ソーラーリティックス インコーポレイテッドＳｏｌａｒｌｙｔｉｃｓ， Ｉｎｃ． | Method and system for applying electric fields to multiple solar panels |
| JP2021061748A (en) * | 2014-03-03 | 2021-04-15 | ソーラーリティックス インコーポレイテッドＳｏｌａｒｌｙｔｉｃｓ， Ｉｎｃ． | Method and system for applying electric field to multiple solar panels |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3206339B2 (en) | 2001-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4133698A (en) | Tandem junction solar cell | |
| US4341918A (en) | High voltage planar multijunction solar cell | |
| US5223044A (en) | Solar cell having a by-pass diode | |
| KR101052030B1 (en) | Electromagnetic radiation converter | |
| US4367368A (en) | Solar cell | |
| JP2011035092A (en) | Back-junction type solar cell and solar cell module using the same | |
| JPH10117004A (en) | Converging type solar battery element | |
| CN209000938U (en) | A kind of structure of back contacts heterojunction solar battery component | |
| JP2006173381A (en) | Photoelectromotive force element | |
| CA2086409A1 (en) | Advanced solar cell | |
| JPH01205472A (en) | Solar battery cell | |
| JP3206339B2 (en) | Solar cell | |
| JP3206350B2 (en) | Solar cell | |
| JPS60234381A (en) | Solar battery | |
| KR20090050334A (en) | Method of forming local back surface field lower electrode of solar cell | |
| JP2023033940A (en) | Solar battery cell and solar battery | |
| KR100378343B1 (en) | Backside recess electrode type solar cell | |
| KR100370410B1 (en) | Method for manufacturing rear-facial buried contact solar cell | |
| JPH04107881A (en) | Solar cell element | |
| JPH073875B2 (en) | Photovoltaic device | |
| KR100322708B1 (en) | Method for fabricating self-voltage applying solar cell | |
| JPH03285360A (en) | Solar cell | |
| JPH03263880A (en) | Solar cell and manufacture thereof | |
| TWM542250U (en) | Solar module and layout structure thereof | |
| JPH05267697A (en) | Solar cell with front surface thin-film contacting part |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |