JPH0815175B2 - High-density multilayer wiring board mounting structure - Google Patents
High-density multilayer wiring board mounting structureInfo
- Publication number
- JPH0815175B2 JPH0815175B2 JP62006096A JP609687A JPH0815175B2 JP H0815175 B2 JPH0815175 B2 JP H0815175B2 JP 62006096 A JP62006096 A JP 62006096A JP 609687 A JP609687 A JP 609687A JP H0815175 B2 JPH0815175 B2 JP H0815175B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- mounting structure
- density
- board mounting
- probing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高密度多層配線基板実装構造に係り、特に、
補修布線のプロービングテストが容易な高密度多層配線
基板実装構造に関するものである。The present invention relates to a high-density multilayer wiring board mounting structure, and in particular,
The present invention relates to a high-density multilayer wiring board mounting structure that facilitates a probing test of repair wiring.
従来の高密度多層配線基板実装構造を説明する。 A conventional high-density multilayer wiring board mounting structure will be described.
第７図は、従来の高密度多層配線基板実装構造の一例
を示す表面側の斜視図、第８図は、その裏側の斜視図、
第９図は、この第８図のＣ部詳細とプロービングテスト
状態とを示す拡大斜視図である。FIG. 7 is a front perspective view showing an example of a conventional high-density multilayer wiring board mounting structure, and FIG. 8 is a rear perspective view thereof.
FIG. 9 is an enlarged perspective view showing details of the portion C in FIG. 8 and a probing test state.
一般に多層配線基板は、複数個の電子部品を高密度に
実装するためのものである。従来、この種多層配線基板
への実装は、第７図に示すように、多層配線基板15の表
面に電子部品16を搭載して行なつている。そして、仕様
変更，設計変更あるいは設計ミス等に対しては、スルー
ホールにて電子部品16のリード17と相対する、多層配線
基板15の裏面に設けられたパツド18を使用し、補修布線
19の接続を行うことにより対応している。補修布線後の
論理回路チエツク、すなわちプロービングテストは、第
９図に示すように、パツド18の内側に設けられたプロー
ビング用パツド20にプロービングピン21を当てることに
より実施していた。Generally, a multilayer wiring board is for mounting a plurality of electronic components at high density. Conventionally, mounting on this kind of multilayer wiring board is carried out by mounting an electronic component 16 on the surface of the multilayer wiring board 15, as shown in FIG. Then, for a specification change, a design change, or a design mistake, a pad 18 provided on the back surface of the multilayer wiring board 15 facing the lead 17 of the electronic component 16 through a through hole is used, and repair wiring is performed.
It is supported by making 19 connections. The logic circuit check after the repair wiring, that is, the probing test was carried out by applying a probing pin 21 to a probing pad 20 provided inside the pad 18, as shown in FIG.
近時は、高密度実装がさらに進み、セラミツクの多層
モジユール基板上に直接LSIチツプが実装された高密度
多層配線基板実装構造が採用され始めている。In recent years, high-density mounting has further advanced, and a high-density multilayer wiring board mounting structure in which an LSI chip is directly mounted on a ceramic multilayer module board has begun to be adopted.
第10図は、従来の高密度多層配線基板実装構造の他の
例を示す表面側の斜視図、第11図は、この第10図のＡ部
拡大平面図、第12図は、この第11図のＢ部詳細と、布線
状態とを示す拡大平面図、第13図は、この第12図に係る
部分のプロービングテスト状態を示す拡大斜視図であ
る。FIG. 10 is a front side perspective view showing another example of a conventional high-density multilayer wiring board mounting structure, FIG. 11 is an enlarged plan view of a portion A of FIG. 10, and FIG. FIG. 13 is an enlarged plan view showing details of a portion B in the drawing and a wiring state, and FIG. 13 is an enlarged perspective view showing a probing test state of a portion according to FIG.
このような多層モジユール基板４では、LSIチツプ５
が、この多層モジユール基板４の表面上に高密度に実装
され、IOピン13がその裏面に多数突起している。In such a multilayer module substrate 4, the LSI chip 5
However, the multi-layer module board 4 is mounted on the front surface of the multilayer module board 4 with high density, and a large number of IO pins 13 are projected on the back surface thereof.
したがつて上記多層モジユール基板４内で論理変更あ
るいは設計ミスが生じた場合には、LSIチツプ５の実装
面と同一面で補修布線を行なう必要があり、このために
LSIチツプ５の周辺には、補修布線３を接続する接続パ
ツド１が多数個設けられている。そして、補修後のプロ
ービングテストには、前記第７図に係る高密度多層配線
基板実装構造と異なり、多層モジユール基板４の裏面に
多数個のIOピン13があるので、前記接続パツド１をプロ
ービング用パツドとして共用することになる。Therefore, if a logic change or a design error occurs in the multilayer module board 4, it is necessary to carry out repair wiring on the same surface as the mounting surface of the LSI chip 5.
Around the LSI chip 5, a large number of connection pads 1 for connecting the repair wiring 3 are provided. In the probing test after the repair, unlike the high-density multilayer wiring board mounting structure shown in FIG. 7, there are many IO pins 13 on the back surface of the multilayer module board 4, so that the connection pad 1 is used for probing. It will be shared as a pad.
ところが、第12図に示すように、補修布線３が自由奔
放に走つていたのでは、第13図に示すように、多数のプ
ロービングピン14で同時にプロービングテストを行なつ
た場合、このプロービングピン14が補修布線３にささ
り、被覆を破つてしまつたり、あるいはプロービングピ
ン14と接続パツド１との間に補修線３があつて接触不良
を発生したりといつた問題点が生じた。However, as shown in FIG. 12, the repair wiring 3 was running freely, so if a probing test was performed simultaneously with a large number of probing pins 14 as shown in FIG. There were some problems such as pin 14 sticking to repair wire 3 and breaking the coating, or repair wire 3 between probing pin 14 and connecting pad 1 causing contact failure. .
これの対策として、補修布線３が接続パツド１のプロ
ービング領域内へ入らないように固定する必要が生じ
る。As a countermeasure against this, it is necessary to fix the repair wiring 3 so as not to enter the probing area of the connection pad 1.
この固定に係る従来技術として、特開昭55−166991号
公報に示されるように、接着剤による固定方法、あるい
は特開昭57−21886号公報，特開昭53−145061号公報に
示されるように、布線経路上にガイドポストを設け、線
材を引掛けて固定する方法などがある。As a conventional technique related to this fixing, as shown in JP-A-55-166991, a fixing method using an adhesive, or as disclosed in JP-A-57-21886 and JP-A-53-145061. In addition, there is a method in which a guide post is provided on the wiring route and a wire rod is hooked and fixed.
〔発明が解決しようとする問題点〕 上記公報に記載された固定方法は、高密度実装化が進
み接続パツドの密度が高くなつた場合、接着剤を塗布す
るスペースやガイドポストを設置するスペースがなくな
つてしまい、補修布線を固定することが困難であるとい
う点について配慮がされていなかつた。[Problems to be Solved by the Invention] In the fixing method described in the above publication, when the density of the connection pad is increased due to the progress of high-density mounting, a space for applying an adhesive or a space for installing a guide post is required. No consideration was given to the difficulty of fixing the repair wiring because it was lost.
補修布線を固定することができなくなると、多数のプ
ロービングピンによつて同時にプロービングテストを行
なつた際に、前記補修布線ヘダメージを与えたり、接触
不良を発生するなど重大な問題点が生ずる。プロービン
グピンが１本の場合には、接触場所にある補修布線を排
除してプロービングテストを行なうことが可能であつた
としても、多点同時のプロービングテストではそれも不
可能であり、上記問題点を改善するものではない。If the repair wire cannot be fixed, serious problems such as damage to the repair wire or contact failure will occur when a probing test is performed simultaneously with a large number of probing pins. . When the number of probing pins is one, even if it is possible to perform the probing test by removing the repair wiring at the contact location, it is not possible in the probing test of multiple points at the same time, and the above problem It does not improve the points.
本発明は、上記した従来技術の問題点を改善して、補
修布線にダメージを与えることなく、多層配線基板の前
記補修布線と同一面側で、多点同時のプロービングテス
トを確実に且つ容易に実施することができる高密度多層
配線基板実装構造の提供を、その目的とするものであ
る。The present invention improves the above-mentioned problems of the prior art, without causing damage to the repair wiring, on the same surface side as the repair wiring of the multilayer wiring board, to reliably and simultaneously perform a probing test at multiple points. It is an object of the present invention to provide a high-density multilayer wiring board mounting structure that can be easily implemented.
上記問題点を解決するための本発明に係る高密度多層
配線基板実装構造の構成は、多層配線基板上に、高密度
に実装された多数個の電子部品と、これら電子部品の相
互間の配線を接続するための多数個の接続パツドとを設
けてなる高密度多層配線基板実装構造において、接続パ
ツド上に、導電性の突起を形成するようにしたものであ
る。A structure of a high-density multilayer wiring board mounting structure according to the present invention for solving the above-mentioned problems is to provide a large number of electronic components mounted in high density on a multilayer wiring substrate and wiring between these electronic components. In a high-density multi-layer wiring board mounting structure in which a large number of connection pads for connecting to each other are provided, conductive protrusions are formed on the connection pads.
さらに詳しくは、接続パツドのプロービング領域に、
導電性のある突起物を設けることにより、プロービング
位置と布線位置とに高低差をつけるようにしたものであ
る。More specifically, in the probing area of the connection pad,
By providing a conductive protrusion, a height difference is provided between the probing position and the wiring position.
電子部品の周辺に高密度に配置されている接続パツド
上のプロービング領域に、導電性のある突起を設けるこ
とにより、布線位置よりもプロービング位置の方が高く
なるため、補修布線が形成された面よりも高い所でプロ
ービングピンと前記突起とが接触するので、多点同時に
プロービングテストを実施しても、補修布線をはさんで
接触不良を発生したり、あるいは補修布線を傷付けてし
まとういつた不良をなくすことができる。By providing conductive protrusions in the probing area on the connection pad that is densely arranged around the electronic parts, the probing position is higher than the wiring position, so repair wiring is formed. Since the probing pins and the protrusions come into contact with each other at a position higher than the contact surface, even if a multipoint probing test is performed at the same time, the repair wiring will be pinched and contact failure will occur, or the repair wiring will be damaged. It is possible to eliminate bad defects.
以下、本発明を実施例によつて、図面を用いて説明す
る。Hereinafter, the present invention will be described with reference to the drawings based on embodiments.
第１図は、本発明の一実施例に係る高密度多層配線基
板実装構造の要部を示す拡大平面図（従来技術の第12図
に相当する図）、第２図は、第１図に係る部分の正面
図、第３図は、この第２図に係る部分を、多点同時にプ
ロービングテストを実施している状態を示す平面図、第
４図は、第１図における突起の形成方法を説明するため
の正面図である。1 is an enlarged plan view (corresponding to FIG. 12 of the prior art) showing an essential part of a high-density multilayer wiring board mounting structure according to an embodiment of the present invention, and FIG. 2 is shown in FIG. FIG. 3 is a front view of the relevant portion, FIG. 3 is a plan view showing a state in which the portion relating to FIG. 2 is being subjected to a multipoint simultaneous probing test, and FIG. 4 shows a method of forming the protrusions in FIG. It is a front view for explaining.
図において、４は、多層配線基板に係る多層モジユー
ル基板であり、この多層モジユール基板４上に、高密度
に実装された多数個の電子部品に係るLSIチツプ５（第1
1図参照）と、これらLSIチツプ５の相互間の配線に係る
補修布線３を接続するための多数個の接続パツド１が設
けられている。そして、この接続パツド１の一部、すな
わちプロービング領域に、導電性のある突起２が設けら
れている。In the figure, reference numeral 4 denotes a multilayer module board related to a multilayer wiring board, and an LSI chip 5 (first chip) related to a large number of electronic components mounted at high density on the multilayer module board 4.
(See FIG. 1) and a large number of connection pads 1 for connecting the repair wiring 3 related to the interconnection between these LSI chips 5. A conductive projection 2 is provided on a part of the connection pad 1, that is, on the probing region.
この突起２は、第４図に示すように、接続パツド１の
表面に、印刷もしくは蒸着によつて供給されたはんだ７
へ、銅製ボール８を落下して前記はんだ７によつて固定
してなるものである。As shown in FIG. 4, the protrusion 2 is formed on the surface of the connection pad 1 by the solder 7 supplied by printing or vapor deposition.
Then, the copper balls 8 are dropped and fixed by the solder 7.
補修布線３は、これら突起２を迂回して、所定のLSI
チツプ５の接続パツド１間でルーテイングされる。The repair wiring 3 bypasses these protrusions 2 and the predetermined LSI
It is routed between the connection pads 1 of the chip 5.
このようして複数本の補修布線３が形成されたのち、
布線の良否もしくは、新回路による論理回路のチエツク
が、プロービングテストにより行なわれる。すなわち、
第３図に示すように、プロービングピン６の先端を、接
続パツド１に設けた突起２の先端へ接触させることによ
り、多点同時のプロービングテストが行なわれる。After a plurality of repair wiring lines 3 are formed in this way,
The probing test is used to check whether the wiring is good or not, or to check the logic circuit using the new circuit. That is,
As shown in FIG. 3, by bringing the tip of the probing pin 6 into contact with the tip of the protrusion 2 provided on the connection pad 1, a multipoint simultaneous probing test is performed.
この際、プロービングピン６と突起２が接触する位置
の方が、補修布線３がルーテイングされている位置より
も高い。しかも、プロービングピン６の先端は単純形状
の平面であつてよく、プロービングピン６と突起２との
相対位置が若干ずれたとしても、両者は互いに接触す
る。At this time, the position where the probing pin 6 and the protrusion 2 contact each other is higher than the position where the repair wiring 3 is routed. In addition, the tip of the probing pin 6 may be a flat surface having a simple shape, and even if the relative position between the probing pin 6 and the protrusion 2 is slightly deviated, they are in contact with each other.
したがつて、多点同時のプロービングテストを実施し
ても、プロービングピン６が補修布線３をはんで接触不
良を起こしたり、補修布線３にダメージを与えたりする
ことはない。Therefore, even if a multipoint simultaneous probing test is carried out, the probing pin 6 does not cause the contact failure due to the repair wiring 3 and the repair wiring 3 is not damaged.
以上説明した実施例によれば、接続パツド１上に、導
電性のある突起２を形成するようにしたので、補修布線
３にダメージを与えることなく、多層モジユール基板４
の補修布線３と同一面側で、多点同時のプロービングテ
ストを確実に且つ容易に実施することができるという効
果がある。According to the embodiment described above, the conductive protrusion 2 is formed on the connection pad 1, so that the repair wiring 3 is not damaged and the multilayer module substrate 4 is not damaged.
There is an effect that a probing test of multiple points can be reliably and easily carried out on the same surface side as the repair wiring line 3.
以下、他の実施例を説明する。 Hereinafter, another embodiment will be described.
第5,6図は、本発明の他の実施例に係る高密度多層配
線基板実装構造における突起を示す正面図である。5 and 6 are front views showing protrusions in a high-density multilayer wiring board mounting structure according to another embodiment of the present invention.
第５図に係る突起2Aは、表面にはんだ・めつきした銅
ボール９を接続パツド１上へ供給し、これを加熱するこ
とにより形成したものである。The protrusion 2A according to FIG. 5 is formed by supplying the copper ball 9 soldered and stuck to the surface onto the connection pad 1 and heating it.
第６図に係る突起2Bは、接続パツド１の表面に、フオ
トエツチングなどにより、ポリイミドなどの高分子材料
でダム10を形成し、この領域内へ供給したはんだ11をリ
フローして、はんだボール12を形成してなるものであ
る。The protrusion 2B shown in FIG. 6 is formed by forming a dam 10 on the surface of the connection pad 1 by a polymer material such as polyimide by photo-etching or the like, and reflowing the solder 11 supplied into this area to form a solder ball 12 Is formed.
これらの突起2A,2Bとも、前記実施例における突起２
と同様の効果を奏するものである。These protrusions 2A and 2B are the protrusions 2 in the above embodiment.
It has the same effect as.
以上詳細に説明したように本発明によれば、補修布線
にダメージを与えることなく、多層配線基板の前記補修
布線と同一面側で、多点同時のプロービングテストを確
実に且つ容易に実施することができる高密度多層配線基
板実装構造を提供することができる。As described in detail above, according to the present invention, a multi-point simultaneous probing test can be performed reliably and easily on the same surface as the repair wiring of the multilayer wiring board without damaging the repair wiring. It is possible to provide a high-density multilayer wiring board mounting structure capable of achieving the above.
第１図は、本発明の一実施例に係る高密度多層配線基板
実装構造の要部を示す拡大平面図（従来技術の第12図に
相当する図）、第２図は、第１図に係る部分の正面図、
第３図は、この第２図に係る部分を、多点同時にプロー
ビングテストを実施している状態を示す平面図、第４図
は、第１図における突起の形成方法を説明するための正
面図、第5,6図は、本発明の他の実施例に係る高密度多
層配線基板実装構造における突起を示す正面図、第７図
は、従来の高密度多層配線基板実装構造の一例を示す表
面側の斜視図、第８図は、その裏側の斜視図、第９図
は、この第８図のＣ部詳細とプロービングテスト状態と
を示す拡大斜視図、第10図は、従来の高密度多層配線基
板実装構造の他の例を示す表面側の斜視図、第11図は、
この第10図のＡ部拡大平面図、第12図は、この第11図の
Ｂ部詳細と、布線状態とを示す拡大平面図、第13図は、
この第12図に係る部分のプロービングテスト状態を示す
拡大斜視図である。 １……接続パツド、2,2A,2B……突起、３……補修布
線、４……多層モジユール基板、５……LSIチツプ、７
……はんだ、８……銅製ボール、９……はんだ・めつき
銅ボール、10……ダム、11……はんだ、12……はんだボ
ール。1 is an enlarged plan view (corresponding to FIG. 12 of the prior art) showing an essential part of a high-density multilayer wiring board mounting structure according to an embodiment of the present invention, and FIG. 2 is shown in FIG. A front view of the part concerned,
FIG. 3 is a plan view showing a state in which a probing test is being carried out on multiple points at the same time according to FIG. 2, and FIG. 4 is a front view for explaining a method of forming the protrusions in FIG. 5 and 6 are front views showing protrusions in a high-density multilayer wiring board mounting structure according to another embodiment of the present invention, and FIG. 7 is a surface showing an example of a conventional high-density multilayer wiring board mounting structure. Side perspective view, FIG. 8 is a perspective view of the back side thereof, FIG. 9 is an enlarged perspective view showing the details of part C of FIG. 8 and a probing test state, and FIG. 10 is a conventional high-density multi-layer. FIG. 11 is a front perspective view showing another example of the wiring board mounting structure.
FIG. 12 is an enlarged plan view of part A in FIG. 10, FIG. 12 is an enlarged plan view showing details of part B in FIG. 11 and a wiring state, and FIG.
FIG. 13 is an enlarged perspective view showing a probing test state of the portion according to FIG. 12; 1 ... Connection pad, 2, 2A, 2B ... Protrusion, 3 ... Repair wiring line, 4 ... Multilayer module board, 5 ... LSI chip, 7
...... Solder, 8 …… copper ball, 9 …… solder / plated copper ball, 10 …… dam, 11 …… solder, 12 …… solder ball.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷 光清 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 根津 利忠 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 大沢 義幸 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (56)参考文献 特開 昭52−30381（ＪＰ，Ａ) 特開 昭53−120372（ＪＰ，Ａ) 特開 昭59−117228（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Mitsuyoshi Tani 1 Horiyamashita, Hadano City, Kanagawa Pref., Kanagawa Plant, Hitate Manufacturing Co., Ltd. (72) Toshitada Nezu 1 Horiyamashita, Hadano, Kanagawa Prefecture Inside the Kanagawa Plant (72) Inventor Yoshiyuki Osawa 1 Horiyamashita, Hadano City, Kanagawa Prefecture Inside the Kanagawa Plant, Hiritsu Manufacturing Co., Ltd. (56) Reference JP-A-52-30381 (JP, A) JP-A-53-120372 JP, A) JP 59-117228 (JP, A)
Claims (3)
数個の電子部品と、これら電子部品との相互間の配線を
接続するための多数個の接続パツドとを設けてなる高密
度多層配線基板実装構造において、接続パツド上に、は
んだで固定した銅製ボールの突起を形成したことを特徴
とする高密度多層配線基板実装構造。1. A high-density multi-layer wiring board comprising a large number of electronic components mounted in high density and a plurality of connection pads for connecting wirings between these electronic components. A high-density multilayer wiring board mounting structure, characterized in that, in the multilayer wiring board mounting structure, protrusions of copper balls fixed by solder are formed on the connection pads.
数個の電子部品と、これら電子部品との相互間の配線を
接続するための多数個の接続パツドとを設けてなる高密
度多層配線基板実装構造において、接続パツド上に、は
んだで固定したはんだ・めつき銅ボールの突起を形成し
たことを特徴とする高密度多層配線基板実装構造。2. A high density device comprising a multi-layer wiring board, a plurality of electronic components mounted at high density, and a plurality of connection pads for connecting wirings between these electronic components. A high-density multi-layer wiring board mounting structure, characterized in that, in the multi-layer wiring board mounting structure, protrusions of solder / plated copper balls fixed by solder are formed on the connection pads.
数個の電子部品と、これら電子部品との相互間の配線を
接続するための多数個の接続パツドとを設けてなる高密
度多層配線基板実装構造において、接続パツド上に、接
続パツド上の、高分子材料で囲んだ領域に形成したはん
だボールの突起を形成したことを特徴とする高密度多層
配線基板実装構造。3. A high-density multi-layer wiring board comprising a large number of electronic components mounted in high density and a large number of connection pads for connecting wirings between these electronic components. A high-density multi-layer wiring board mounting structure, characterized in that, in the multi-layer wiring board mounting structure, a protrusion of a solder ball formed in a region surrounded by a polymer material on the connection pad is formed on the connection pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006096A JPH0815175B2 (en) | 1987-01-16 | 1987-01-16 | High-density multilayer wiring board mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006096A JPH0815175B2 (en) | 1987-01-16 | 1987-01-16 | High-density multilayer wiring board mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63175459A JPS63175459A (en) | 1988-07-19 |
| JPH0815175B2 true JPH0815175B2 (en) | 1996-02-14 |
Family
ID=11628979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006096A Expired - Lifetime JPH0815175B2 (en) | 1987-01-16 | 1987-01-16 | High-density multilayer wiring board mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815175B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442644A (en) * | 1993-07-01 | 1995-08-15 | Unisys Corporation | System for sensing the state of interconnection points |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230381A (en) * | 1975-09-03 | 1977-03-08 | Hitachi Ltd | Semiconductor integrating circuit |
| JPS53120372A (en) * | 1977-03-30 | 1978-10-20 | Hitachi Ltd | Electrode structure of semiconductor integrated circuit |
| JPS59117228A (en) * | 1982-12-24 | 1984-07-06 | Hitachi Micro Comput Eng Ltd | Semiconductor device |
-
1987
- 1987-01-16 JP JP62006096A patent/JPH0815175B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63175459A (en) | 1988-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280193A (en) | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate | |
| JP2763020B2 (en) | Semiconductor package and semiconductor device | |
| US5810609A (en) | Socket for engaging bump leads on a microelectronic device and methods therefor | |
| CN101625375B (en) | Probe card and its assembling method | |
| KR100278093B1 (en) | Method of Mounting Resilient Contact Structures to Semiconductor Devices | |
| JPH04261035A (en) | Mounting apparatus of integrated circuit | |
| US5744383A (en) | Integrated circuit package fabrication method | |
| US6013953A (en) | Semiconductor device with improved connection reliability | |
| JP2002116224A (en) | Combination members for multiplex chip probe and general-purpose tester contact point and manufacturing method thereof | |
| JPH07301642A (en) | Method for probing semiconductor wafer | |
| KR20080022454A (en) | Semiconductor package having test pad on both side of substrate and method for testing thereof | |
| US5834705A (en) | Arrangement for modifying eletrical printed circuit boards | |
| JP3459765B2 (en) | Mounting inspection system | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JP2802605B2 (en) | BGA semiconductor package using dummy ball and repair method therefor | |
| US20020061668A1 (en) | Probe card and method of fabricating same | |
| US6272741B1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| JP2002164104A (en) | Probe card | |
| JPH04234141A (en) | Tab frame; connecting method of it to substrate | |
| US6291268B1 (en) | Low cost method of testing a cavity-up BGA substrate | |
| US5461544A (en) | Structure and method for connecting leads from multiple chips | |
| JPH0815175B2 (en) | High-density multilayer wiring board mounting structure | |
| KR910008632B1 (en) | Method and apparatus for forming fine wire | |
| US5880591A (en) | System for circuit modules having a plurality of independently positionable probes | |
| JP3404094B2 (en) | How to mount surface mount components |