JPS63175459A - High density multilayer interconnection substrate mounting structure - Google Patents
High density multilayer interconnection substrate mounting structureInfo
- Publication number
- JPS63175459A JPS63175459A JP62006096A JP609687A JPS63175459A JP S63175459 A JPS63175459 A JP S63175459A JP 62006096 A JP62006096 A JP 62006096A JP 609687 A JP609687 A JP 609687A JP S63175459 A JPS63175459 A JP S63175459A
- Authority
- JP
- Japan
- Prior art keywords
- mounting structure
- connection pads
- wiring board
- repair
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title abstract 2
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052802 copper Inorganic materials 0.000 claims abstract description 7
- 239000010949 copper Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 7
- 238000007664 blowing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高密度多層配線基板実装構造に係り、特に、補
修布線のブロービングテストが容易な高密度多層配線基
板実装構造に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a high-density multilayer wiring board mounting structure, and particularly relates to a high-density multilayer wiring board mounting structure that facilitates a blobbing test for repair wiring. .
従来の高密度多層配線基板実装構造を説明する。 A conventional high-density multilayer wiring board mounting structure will be explained.
第７図は、従来の高密度多層配線基板実装構造の一例を
示す表面側の斜視図、第８図は、その裏側の斜視図、第
９図は、この第８図のＣ部詳細とブロービングテスト状
態とを示す拡大斜視図である。FIG. 7 is a perspective view of the front side showing an example of a conventional high-density multilayer wiring board mounting structure, FIG. 8 is a perspective view of the back side, and FIG. FIG. 3 is an enlarged perspective view showing a bin test state.
一般に多層配線基板は、複数個の電子部品を高密度に実
装するためのものである。従来、この種多層配線基板へ
の実装は、第７図に示すように、多層配線基板１５の表
面に電子部品１６を搭載して行なっている。そして、仕
様変更、設計変更あるいは設計ミス等に対しては、スル
ーホールにて電子部品１６のリード１７と相対する、多
層配線基板１５の裏面に設けられたパッド１８を使用し
、補修布ｍ１９の接続を行うことにより対応している。Generally, multilayer wiring boards are used to mount a plurality of electronic components at high density. Conventionally, electronic components 16 are mounted on the surface of a multilayer wiring board 15, as shown in FIG. 7, for mounting on this type of multilayer wiring board. In case of specification changes, design changes, design errors, etc., a pad 18 provided on the back surface of the multilayer wiring board 15 facing the lead 17 of the electronic component 16 through a through hole is used to repair the repair cloth m19. This is supported by making a connection.
補修布線後の論理回路チェック、すなわちブロービング
テストは、第９図に示すように、パッド１８の内側に設
けられたブロービング用パッド２０にブロービングピン
２１を当てることにより実施していた。A logic circuit check after repair wiring, that is, a brobbing test, was carried out by applying a brobbing pin 21 to a brobbing pad 20 provided inside the pad 18, as shown in FIG.
近時は、高密度実装がさらに進み、セラミックの多層モ
ジュール基板上に直接ＬＳＩチップが実装された高密度
多層配線基板実装構造が採用され始めている。Recently, high-density packaging has progressed further, and a high-density multilayer wiring board mounting structure in which an LSI chip is directly mounted on a ceramic multilayer module board is beginning to be adopted.
第１０図は、従来の高密度多層配線基板実装構造の他の
例を示す表面側の斜視図、第１１図は、この第１０図の
Ａ部拡大平面図、第１２図は、この第１１図のＢ部詳細
と、布線状態とを示す拡大平面図、第１３図は、この第
１２図に係る部分のブロービングテスト状態を示す拡大
斜視図である。FIG. 10 is a front perspective view showing another example of a conventional high-density multilayer wiring board mounting structure, FIG. 11 is an enlarged plan view of section A in FIG. 10, and FIG. FIG. 13 is an enlarged plan view showing the details of part B in the figure and the wiring state, and FIG. 13 is an enlarged perspective view showing the state of the blobbing test of the part related to FIG. 12.
このような多層モジュール基板４では、ＬＳＩチップ５
が、この多層モジュール基板４の表面上に高密度に実装
され、ＩＯピン１３がその裏面に多数突起している。In such a multilayer module board 4, the LSI chip 5
are mounted with high density on the front surface of this multilayer module board 4, and a large number of IO pins 13 protrude from the back surface thereof.
したがって上記多層モジュール基板４内で論理変更ある
いは設計ミスが生じた場合には、ＬＳＩチップ５の実装
面と同一面で補修布線を行なう必要があり、このために
ＬＳＩチップ５の周辺には、補修布線３を接続する接続
パッド１が多数個設けられている。そして、補修後のブ
ロービングテストには、前記第７図に係る高密度多層配
線基板実装構造と異なり、多層モジュール基板４の裏面
に多数個のＩＯピン１３があるので、前記接続パッド１
をブロービング用パッドとして共用することになる。Therefore, if a logic change or design error occurs in the multilayer module board 4, it is necessary to perform repair wiring on the same surface as the mounting surface of the LSI chip 5. A large number of connection pads 1 for connecting repair wiring 3 are provided. Unlike the high-density multilayer wiring board mounting structure shown in FIG.
will be shared as a blobbing pad.
ところが、第１２図に示すように、補修布線３が自由奔
放に走っていたのでは、第１３図に示すように、多数の
ブロービングピン１４で同時にブロービングテストを行
なった場合、このブロービングピン１４が補修布線３に
ささり、被覆を破ってしまったり、あるいはブロービン
グピン１４と接続パッド１との間に補修線３があって接
触不良を発生したりといった問題点が生じた。However, as shown in FIG. 12, if the repair wire 3 was running freely, as shown in FIG. Problems such as the blobbing pin 14 getting stuck in the repair wire 3 and breaking the coating, or the repair wire 3 being between the blobbing pin 14 and the connection pad 1 causing poor contact occur.
これの対策として、補修布線３が接続パッド１のブロー
ビング領域内へ入らないように固定する必要が生じる。As a countermeasure for this, it is necessary to fix the repair wiring 3 so that it does not enter the blobbing area of the connection pad 1.
この固定に係る従来技術として、特開昭５５−１６６９
９１号公報に示されるように、接着剤による固定方法、
あるいは特開昭５７−２１８８６号公報、特開昭５３−
１４５０６１号公報に示さるように、布線経路上にガイ
ドボストを設け、線材を引掛けて固定する方法などがあ
る。As a prior art related to this fixing, Japanese Patent Application Laid-Open No. 55-1669
As shown in Publication No. 91, a fixing method using an adhesive,
Or JP-A-57-21886, JP-A-53-
As shown in Japanese Patent No. 145061, there is a method in which a guide post is provided on the wiring route and the wire is hooked and fixed.
上記公報に記載された固定方法は、高密度実装化が進み
接続パッドの密度が高くなった場合、接着剤を塗布する
スペースやガイドボストを設置するスペースがなくなっ
てしまい、補修布線を固定することが困難であるという
点について配慮がされていなかった。The fixing method described in the above publication is not suitable for fixing repair wiring because when high-density mounting progresses and the density of connection pads increases, there is no space to apply adhesive or install guide posts. No consideration was given to the fact that it would be difficult to do so.
補修布線を固定することができなくなると、多数のブロ
ービングピンによって同時にブロービングテストを行な
った際に、前記補修布線ヘダメージを与えたり、接触不
良を発生するなど重大な問題点が生ずる。ブロービング
ピンが１本の場合には、接触場所にある補修布線を排除
してブロービングテストを行なうことが可能であったと
、しても、多点同時のブロービングテストではそれも不
可能であり、上記問題点を改善するものではない。If the repair wiring cannot be fixed, serious problems will occur, such as damage to the repair wiring and poor contact when simultaneously performing a blowing test using a large number of blowing pins. If there was only one blobbing pin, it would be possible to perform a blobbing test without removing the repair wiring at the contact point, but this is impossible with a multi-point blobbing test at the same time. Therefore, it does not improve the above problems.
本発明は、上記した従来技術の問題点を改善して、補修
布線にダメージを与えることなく、多層配線基板の前記
補修布線と同一面側で、多点同時のブロービングテスト
を確実に且つ容易に実施することができる高密度多層配
線基板実装構造の提供を、その目的とするものである。The present invention improves the above-mentioned problems of the conventional technology and reliably performs a multi-point simultaneous blobbing test on the same side of the repair wiring of a multilayer wiring board without damaging the repair wiring. Another object of the present invention is to provide a high-density multilayer wiring board mounting structure that can be easily implemented.
上記問題点を解決するための本発明に係る高密度多層配
線基板実装構造の構成は、多層配線基板上に、高密度に
実装された多数個の電子部品と、これら電子部品の相互
間の配線を接続するための多数個の接続パッドとを設け
てなる高密度多層配線基板実装構造において、接続パッ
ド上に、導電性の突起を形成するようにしたものである
。The structure of the high-density multilayer wiring board mounting structure according to the present invention for solving the above problems includes a large number of electronic components mounted at high density on a multilayer wiring board, and wiring between these electronic components. In this high-density multilayer wiring board mounting structure, which is provided with a large number of connection pads for connection, conductive protrusions are formed on the connection pads.
さらに詳しくは、接続パッドのブロービング領域に、導
電性のある突起物を設けることにより、ブロービング位
置と布線位置とに高低差をつけるようにしたものである
。More specifically, a conductive protrusion is provided in the blobbing area of the connection pad to create a height difference between the blobbing position and the wiring position.
電子部品の周辺に高密度に配置されている接続パッド上
のブロービング領域に、導電性のある突起を設けること
により、布線位置よりもブロービング位置の方が高くな
るため、補修布線が形成された面よりも高い所でブロー
ビングピンと前記突起とが接触するので、多点同時にブ
ロービングテストを実施しても、補修布線をはさんで接
触不良を発生したり、あるいは補修布線を傷付けてしま
とういった不良をなくすことができる。By providing conductive protrusions in the blobbing area on the connection pads that are densely arranged around electronic components, the blobbing position is higher than the wiring position, making it easier to repair wiring. Since the protrusion contacts the protrusion at a higher level than the formed surface, even if a multi-point blowing test is performed at the same time, contact failure may occur due to the repair wiring being sandwiched, or the repair wiring may be damaged. It is possible to eliminate defects that may cause damage to the product.
以下１本発明を実施例によって１図面を用いて説明する
。EMBODIMENT OF THE INVENTION Below, one invention will be explained by way of an example using one drawing.
第１図は、本発明の一実施例に係る高密度多層配線基板
実装構造の要部を示す拡大平面図（従来技術の第１２図
に相当する図）、第２図は、第１図に係る部分の正面図
、第３図は、この第２図に係る部分を、多点同時にブロ
ービングテストを実施している状態を示す平面図、第４
図は、第１図における突起の形成方法を説明するための
正面図である。FIG. 1 is an enlarged plan view (corresponding to FIG. 12 of the prior art) showing the main parts of a high-density multilayer wiring board mounting structure according to an embodiment of the present invention, and FIG. 2 is similar to FIG. 1. FIG. 3 is a front view of the part shown in FIG. 2, and FIG. 4 is a plan view showing the part shown in FIG.
The figure is a front view for explaining the method of forming the protrusion in FIG. 1.
図において、４は、多層配線基板に係る多層モジュール
基板であり、この多層モジュール基板４上に、高密度に
実装された多数個の電子部品に係るＬＳＩチップ５（第
１１図参照）と、これらＬＳＩチップ５の相互間の配線
に係る補修布線３を接続するための多数個の接続パッド
１が設けられている。そして、この接続パッド１の一部
、すなわちブロービング領域に、導電性のある突起２が
設けられている。In the figure, 4 is a multilayer module board related to a multilayer wiring board, and on this multilayer module board 4, LSI chips 5 (see FIG. 11) related to a large number of electronic components mounted at high density are mounted. A large number of connection pads 1 are provided for connecting repair wiring 3 related to wiring between LSI chips 5. A conductive protrusion 2 is provided in a part of the connection pad 1, that is, in the blobbing region.
この突起２は、第４図に示すように、接続パッド１の表
面に、印刷もしくは蒸着によって供給されたはんだ７へ
、銅製ポール８を落下して前記はんだ７によって固定し
てなるものである。As shown in FIG. 4, this protrusion 2 is formed by dropping a copper pole 8 onto solder 7 that has been applied to the surface of the connection pad 1 by printing or vapor deposition, and then fixing it with the solder 7.
補修布線３は、これら突起２を迂回して、所定のＬＳＩ
チップ５の接続パッド１間でルーティングされる。The repair wiring 3 bypasses these protrusions 2 and connects to a predetermined LSI.
It is routed between the connection pads 1 of the chip 5.
このようして複数本の補修布線３が形成されたのち、布
線の良否もしくは、断回路による論理回路のチェックが
、ブロービングテストにより行なわれる。すなわち、第
３図に示すように、ブロービングピン６の先端を、接続
パッド１に設けた突起２の先端へ接触させることにより
、多点同時のブロービングテストが行なわれる。After a plurality of repair wiring lines 3 are formed in this manner, a probing test is performed to check whether the wiring is good or not, or to check the logic circuit due to a disconnection. That is, as shown in FIG. 3, by bringing the tip of the blowing pin 6 into contact with the tip of the protrusion 2 provided on the connection pad 1, a simultaneous multi-point blowing test is performed.
この際、ブロービングピン６と突起２が接触する位置の
方が、補修布線３がルーティングされている位置よりも
高い。しかも、ブロービングピン６の先端は単純形状の
平面であってよく、ブロービングピン６と突起２との相
対位置が若干ずれたとしても、両者は互いに接触する。At this time, the position where the brobbing pin 6 and the protrusion 2 come into contact is higher than the position where the repair wiring 3 is routed. Furthermore, the tip of the blobbing pin 6 may be a simple flat surface, and even if the relative positions of the blobbing pin 6 and the protrusion 2 are slightly shifted, the two will come into contact with each other.
したがって、多点同時のブロービングテストを実施して
も、ブロービングピン６が補修布線３をはんで接触不良
を起こしたり、補修布線３にダメージを与えたりするこ
とはない。Therefore, even if a multi-point blobbing test is performed simultaneously, the blobbing pin 6 will not pinch the repair wiring 3 to cause poor contact or damage the repair wiring 3.
以上説明した実施例によれば、接続パッド１上に、導電
性のある突起２を形成するようにしたので、補修布線３
にダメージを与えることなく、多層モジュール基板４の
補修布Ｉ！３と同一面側で、多点同時のブロービングテ
ストを確実に且つ容易に実施することができるという効
果がある。According to the embodiment described above, since the conductive protrusion 2 is formed on the connection pad 1, the repair wiring 3
Repair cloth I! of multilayer module board 4 without damaging it! There is an effect that a simultaneous multi-point blobbing test can be carried out reliably and easily on the same side as No. 3.
以下、他の実施例を説明する。Other embodiments will be described below.
第５，６図は、本発明の他の実施例に係る高密度多層配
線基板実装構造における突起を示す正面図である。5 and 6 are front views showing protrusions in a high-density multilayer wiring board mounting structure according to another embodiment of the present invention.
第５図に係る突起２Ａは、表面にはんだ・めっきした銅
ポール９を接続パッド１上へ供給し、これを加熱するこ
とにより形成したものである。The protrusion 2A shown in FIG. 5 is formed by supplying a copper pole 9 whose surface is soldered and plated onto the connection pad 1 and heating it.
第６図に係る突起２Ｂは、接続パッド１の表面に、フォ
トエツチングなどにより、ポリイミドなどの高分子材料
でダム１０を形成し、この領域内へ供給したはんだ１１
をリフローして、はんだポール１２を形成してなるもの
である。The protrusion 2B shown in FIG. 6 is formed by forming a dam 10 of a polymeric material such as polyimide on the surface of the connection pad 1 by photo-etching or the like, and then applying solder 11 supplied into this area.
The solder poles 12 are formed by reflowing the solder poles 12.
これらの突起２Ａ、２Ｂとも、前記実施例における突起
２と同様の効果を奏するものである。Both of these protrusions 2A and 2B have the same effect as the protrusion 2 in the embodiment described above.
以上詳細に説明したように本発明によれば、補修布線に
ダメージを与えることなく、多層配線基板の前記補修布
線と同一面側で、多点同時のブロービングテストを確実
に且つ容易に実施することができる高密度多層配線基板
実装構造を提供することができる。As explained in detail above, according to the present invention, simultaneous multi-point blobbing tests can be reliably and easily performed on the same side of the repair wiring of a multilayer wiring board without damaging the repair wiring. A high-density multilayer wiring board mounting structure that can be implemented can be provided.
第１図は、本発明の一実施例に係る高密度多層配線基板
実装構造の要部を示す拡大平面図（従来技術の第１２図
に相当する図）、第２図は、第１図に係る部分の正面図
、第３図は、この第２図に係る部分を、多点同時にブロ
ービングテストを実施している状態を示す平面図、第４
図は、第１図における突起の形成方法を説明するための
正面図、第５，６図は１本発明の他の実施例に係る高密
度多層配線基板実装構造における突起を示す正面図。
第７図は、従来の高密度多層配線基板実装構造の一例を
示す表面側の斜視図、第８図は、その裏側の斜視図、第
９図は、この第８図のＣ部詳細とブロービングテスト状
態とを示す拡大斜視図、第１０図は、従来の高密度多層
配線基板実装構造の他の例を示す表面側の斜視図、第１
１図は、この第１０図のＡ部拡大平面図、第１２図は、
この第１１図のＢ部詳細と、布線状態とを示す拡大平面
図、第１３図は、この第１２図に係る部分のブロービン
グテスト状態を示す拡大斜視図である。
ｌ・・・接続パッド、２，２Ａ、２Ｂ・・・突起、３・
・・補修布線、４・・・多層モジュール基板、５・・・
ＬＳＩチップ、７・・・はんだ、８・・・銅製ポール、
９・・・はんだ・めっき銅ポール、１ｏ・・・ダム、１
１・・・はんだ、１２・・・はんだポール。FIG. 1 is an enlarged plan view (corresponding to FIG. 12 of the prior art) showing the main parts of a high-density multilayer wiring board mounting structure according to an embodiment of the present invention, and FIG. 2 is similar to FIG. 1. FIG. 3 is a front view of the part shown in FIG. 2, and FIG. 4 is a plan view showing the part shown in FIG.
These figures are front views for explaining a method of forming the protrusions in FIG. 1, and FIGS. 5 and 6 are front views showing protrusions in a high-density multilayer wiring board mounting structure according to another embodiment of the present invention. FIG. 7 is a perspective view of the front side showing an example of a conventional high-density multilayer wiring board mounting structure, FIG. 8 is a perspective view of the back side, and FIG. FIG. 10 is an enlarged perspective view showing the loading test state, and FIG.
Figure 1 is an enlarged plan view of section A in Figure 10, and Figure 12 is
FIG. 11 is an enlarged plan view showing the details of section B and the wiring state, and FIG. 13 is an enlarged perspective view showing the blobbing test state of the part related to FIG. 12. l...Connection pad, 2, 2A, 2B...Protrusion, 3.
...Repair wiring, 4...Multilayer module board, 5...
LSI chip, 7...Solder, 8...Copper pole,
9...Solder/plated copper pole, 1o...Dam, 1
1...Solder, 12...Solder pole.
Claims (1)
子部品と、これら電子部品の相互間の配線を接続するた
めの多数個の接続パッドとを設けてなる高密度多層配線
基板実装構造において、接続パッド上に、導電性の突起
を形成したことを特徴とする高密度多層配線基板実装構
造。 ２、突起を、接続パッド上に、はんだで固定した銅製ポ
ールにしたものである特許請求の範囲第１項記載の高密
度多層配線基板実装構造。 ３、突起を、接続パッド上に、はんだで固定したはんだ
・めつき銅ポールにしたものである特許請求の範囲第１
項記載の高密度多層配線基板実装構造。 ４、突起を、接続パッド上の、高分子材料で囲んだ領域
に形成したはんだポールにしたものである特許請求の範
囲第１項記載の高密度多層配線基板実装構造。[Claims] 1. A multilayer wiring board is provided with a large number of electronic components mounted at high density and a large number of connection pads for connecting wiring between these electronic components. A high-density multilayer wiring board mounting structure characterized in that conductive protrusions are formed on connection pads in the high-density multilayer wiring board mounting structure. 2. The high-density multilayer wiring board mounting structure according to claim 1, wherein the protrusions are copper poles fixed with solder on the connection pads. 3. Claim 1 in which the protrusion is a soldered/plated copper pole fixed with solder on the connection pad.
High-density multilayer wiring board mounting structure described in Section 1. 4. The high-density multilayer wiring board mounting structure according to claim 1, wherein the protrusion is a solder pole formed in a region surrounded by a polymeric material on the connection pad.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006096A JPH0815175B2 (en) | 1987-01-16 | 1987-01-16 | High-density multilayer wiring board mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006096A JPH0815175B2 (en) | 1987-01-16 | 1987-01-16 | High-density multilayer wiring board mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63175459A true JPS63175459A (en) | 1988-07-19 |
| JPH0815175B2 JPH0815175B2 (en) | 1996-02-14 |
Family
ID=11628979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006096A Expired - Lifetime JPH0815175B2 (en) | 1987-01-16 | 1987-01-16 | High-density multilayer wiring board mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815175B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442644A (en) * | 1993-07-01 | 1995-08-15 | Unisys Corporation | System for sensing the state of interconnection points |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230381A (en) * | 1975-09-03 | 1977-03-08 | Hitachi Ltd | Semiconductor integrating circuit |
| JPS53120372A (en) * | 1977-03-30 | 1978-10-20 | Hitachi Ltd | Electrode structure of semiconductor integrated circuit |
| JPS59117228A (en) * | 1982-12-24 | 1984-07-06 | Hitachi Micro Comput Eng Ltd | Semiconductor device |
-
1987
- 1987-01-16 JP JP62006096A patent/JPH0815175B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230381A (en) * | 1975-09-03 | 1977-03-08 | Hitachi Ltd | Semiconductor integrating circuit |
| JPS53120372A (en) * | 1977-03-30 | 1978-10-20 | Hitachi Ltd | Electrode structure of semiconductor integrated circuit |
| JPS59117228A (en) * | 1982-12-24 | 1984-07-06 | Hitachi Micro Comput Eng Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442644A (en) * | 1993-07-01 | 1995-08-15 | Unisys Corporation | System for sensing the state of interconnection points |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0815175B2 (en) | 1996-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280193A (en) | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate | |
| KR100278093B1 (en) | Method of Mounting Resilient Contact Structures to Semiconductor Devices | |
| US7898276B2 (en) | Probe card with stacked substrate | |
| JP2000111576A (en) | Packaging and mutual connection of contact structure | |
| JPH04261035A (en) | Mounting apparatus of integrated circuit | |
| JP2002116224A (en) | Combination members for multiplex chip probe and general-purpose tester contact point and manufacturing method thereof | |
| JPH08306743A (en) | Semiconductor package and semiconductor device | |
| KR20080022454A (en) | Semiconductor package having test pad on both side of substrate and method for testing thereof | |
| JPH07301642A (en) | Method for probing semiconductor wafer | |
| JP3459765B2 (en) | Mounting inspection system | |
| JP2002005960A (en) | Probe card and its manufacturing method | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| JP3833124B2 (en) | Display device | |
| JP2002283049A (en) | Method of soldering contact pin, and contact pin | |
| JPS63175459A (en) | High density multilayer interconnection substrate mounting structure | |
| EP0171783A2 (en) | Module board and module using the same and method of treating them | |
| KR100491780B1 (en) | Probe card | |
| JPH02156547A (en) | Flexible board and method of testing integrated circuit | |
| KR100216894B1 (en) | Electrical testing apparatus for bga package | |
| JPH02106943A (en) | Mounting structure of semiconductor integrated circuit | |
| KR940006872Y1 (en) | Circuit substrate structure of multi chip module | |
| JPH10339740A (en) | Probe device | |
| JP3167681B2 (en) | Electronic circuit device | |
| JP4126127B2 (en) | Electrical function inspection method | |
| JPH1117057A (en) | Bga type semiconductor device with inspection pads |