JPH08150746A - Thermal head - Google Patents

Thermal head

Info

Publication number
JPH08150746A
JPH08150746A JP29637894A JP29637894A JPH08150746A JP H08150746 A JPH08150746 A JP H08150746A JP 29637894 A JP29637894 A JP 29637894A JP 29637894 A JP29637894 A JP 29637894A JP H08150746 A JPH08150746 A JP H08150746A
Authority
JP
Japan
Prior art keywords
type semiconductor
heating resistor
semiconductor layer
conductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29637894A
Other languages
Japanese (ja)
Inventor
Tetsuharu Hyodo
徹治 兵頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP29637894A priority Critical patent/JPH08150746A/en
Publication of JPH08150746A publication Critical patent/JPH08150746A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a thermal head capable of well functioning over a long period of time by effectively preventing the thermal damage of a heating resistor. CONSTITUTION: A heating resistor 12, a pair of electrodes 13 and the protective film covering them are provided on an insulating substrate 11 and a first conductor layer 15 having a Fermi level lower than that of the heating resistor 15 and a pair of electrodes 13, an insulator layer 16 or an N-type conductor layer and the second conductor layer 17 connected to earth potential GND are successively deposited on the protective film 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ワードプロセッサやフ
ァクシミリ等のプリンタ機構として組み込まれるサーマ
ルヘッドの改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a thermal head incorporated as a printer mechanism for a word processor, a facsimile or the like.

【0002】[0002]

【従来の技術】従来、ワードプロセッサ等のプリンタ機
構として組み込まれるサーマルヘッドは、図15に示す
如く、アルミナセラミックス等からなる絶縁基板1上
に、窒化タンタル等からなる発熱抵抗体2とアルミニウ
ム等からなる一対の電極3とを被着させるとともに、該
発熱抵抗体2及び一対の電極3を窒化珪素等からなる保
護膜4で被覆した構造を有しており、前記一対の電極3
間に印字信号に基づいて所定の電力を印加し、発熱抵抗
体2を選択的にジュール発熱させるとともに、該発熱し
た熱によってインクリボン5のインクを溶融し、これを
記録紙に転写することによりサーマルヘッドとして機能
する。
2. Description of the Related Art Conventionally, as shown in FIG. 15, a thermal head incorporated as a printer mechanism such as a word processor comprises a heat generating resistor 2 made of tantalum nitride or the like and aluminum or the like on an insulating substrate 1 made of alumina ceramics or the like. The heating resistor 2 and the pair of electrodes 3 are adhered to the pair of electrodes 3, and the heating resistor 2 and the pair of electrodes 3 are covered with a protective film 4 made of silicon nitride or the like.
By applying a predetermined electric power based on a print signal in between to selectively heat the heating resistor 2 by Joule heat, the ink of the ink ribbon 5 is melted by the generated heat, and this is transferred to a recording paper. Functions as a thermal head.

【0003】尚、前記インクリボン5は、PET(ポリ
エチレンテレフタレート)等からなるフィルムの一主面
にインク層を、他主面にサーマルヘッドとの摩擦を少な
くする背面コート材をそれぞれ被着されて成り、記録紙
と共に発熱抵抗体2上に順次搬送される。
The ink ribbon 5 has an ink layer on one main surface of a film made of PET (polyethylene terephthalate) or the like, and a back coating material on the other main surface for reducing friction with a thermal head. And is successively conveyed along with the recording paper onto the heating resistor 2.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、この従
来のサーマルヘッドにおいては、印字時、インクリボン
5がサーマルヘッドと摺接した際、両者の摩擦によって
静電気が発生する。この静電気が徐々に蓄積され、保護
膜4表面の電位が所定の値に達すると、発熱抵抗体2等
と保護膜4表面との間で放電が起こり、該放電によって
保護膜4が静電破壊される。この結果、発熱抵抗体2等
を保護膜4によって良好に保護することが不可になると
ともに、発熱抵抗体2に前述の放電に伴う大きな電流が
流れて発熱抵抗体2が早期に熱破損し、サーマルヘッド
としての機能が短期間で喪失されるという欠点を有して
いた。
However, in this conventional thermal head, when printing, when the ink ribbon 5 makes sliding contact with the thermal head, static electricity is generated due to friction between the two. When this static electricity is gradually accumulated and the potential of the surface of the protective film 4 reaches a predetermined value, a discharge occurs between the heating resistor 2 and the surface of the protective film 4, and the protective film 4 is electrostatically destroyed by the discharge. To be done. As a result, it becomes impossible to satisfactorily protect the heat generating resistor 2 and the like with the protective film 4, and a large current flows through the heat generating resistor 2 due to the above-mentioned discharge, so that the heat generating resistor 2 is thermally damaged early. It has a drawback that the function as a thermal head is lost in a short period of time.

【0005】そこで上記欠点を解消するために、前記保
護膜4上に電極3の一方に接続される導体層を被着さ
せ、インクリボン等との摺接によって発生する静電気を
保護膜4上の導体層を介して電極3に逃がすことが提案
されている。
Therefore, in order to solve the above-mentioned drawbacks, a conductor layer connected to one of the electrodes 3 is deposited on the protective film 4, and static electricity generated by sliding contact with an ink ribbon or the like is applied on the protective film 4. It has been proposed to escape to the electrode 3 via a conductor layer.

【0006】しかしながら、サーマルヘッドの保護膜4
上に電極3の一方に接続される導体層を被着させたとし
ても、保護膜4に微小な欠陥(クラック等)が形成され
ていると、インクリボン5との摺接による電荷が前記欠
陥部に帯電し、これが所定の値に達すると、この欠陥部
を起点として放電が起こる。かかる放電が起きないよう
にするには、前述の欠陥を皆無とする必要があるが、欠
陥の全く無い保護膜4をスパッタリング等によって形成
することは現実的に極めて難しく、先に述べたサーマル
ヘッドに比べ発熱抵抗体2の寿命が若干延びる程度で、
サーマルヘッドとしての機能は比較的短期間で喪失され
ていた。
However, the protective film 4 for the thermal head
Even if a conductor layer connected to one of the electrodes 3 is deposited on top of it, if a minute defect (crack or the like) is formed in the protective film 4, the charge due to the sliding contact with the ink ribbon 5 causes the defect. When the area is charged and reaches a predetermined value, discharge starts from the defective area. In order to prevent such discharge from occurring, it is necessary to eliminate the above-mentioned defects, but it is actually extremely difficult to form the protective film 4 having no defects by sputtering or the like, and the thermal head described above is used. Compared with, the life of the heating resistor 2 is slightly extended,
The function as a thermal head was lost in a relatively short period of time.

【0007】[0007]

【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は、発熱抵抗体の熱破損を有効に防止し、
長期にわたり良好に機能し得るサーマルヘッドを提供す
ることにある。
SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks, and an object thereof is to effectively prevent thermal damage to a heating resistor,
It is to provide a thermal head that can function well for a long period of time.

【0008】[0008]

【課題を解決するための手段】本発明のサーマルヘッド
は、絶縁基板上に、発熱抵抗体と、一対の電極と、これ
らを被覆する保護膜とを被着させるとともに、該保護膜
上に、前記発熱抵抗体及び一対の電極よりも低いフェル
ミレベルを有する第1導体層と、絶縁体層又はn型半導
体層と、接地電位に接続される第2導体層とを順次被着
させたことを特徴とする。
In the thermal head of the present invention, a heating resistor, a pair of electrodes, and a protective film that covers them are deposited on an insulating substrate, and the protective film is coated on the insulating film. A first conductor layer having a Fermi level lower than that of the heating resistor and the pair of electrodes, an insulator layer or an n-type semiconductor layer, and a second conductor layer connected to a ground potential are sequentially deposited. Characterize.

【0009】また本発明のサーマルヘッドは、絶縁基板
上に、発熱抵抗体と、一対の電極と、これらを被覆する
保護膜とを被着させるとともに、該保護膜上に、前記発
熱抵抗体及び一対の電極よりも低いフェルミレベルを有
する第1のn型半導体層と、絶縁体層又はp型半導体層
と、接地電位に接続される第2のn型半導体層とを順次
被着させたことを特徴とする。
Further, in the thermal head of the present invention, a heating resistor, a pair of electrodes, and a protective film covering them are adhered on an insulating substrate, and the heating resistor and the heating resistor are provided on the protective film. A first n-type semiconductor layer having a Fermi level lower than that of a pair of electrodes, an insulator layer or a p-type semiconductor layer, and a second n-type semiconductor layer connected to a ground potential are sequentially deposited. Is characterized by.

【0010】更に本発明のサーマルヘッドは、絶縁基板
上に、発熱抵抗体と、一対の電極と、これらを被覆する
保護膜とを被着させるとともに、該保護膜上に、前記発
熱抵抗体及び一対の電極よりも低いフェルミレベルを有
するn型半導体層と、接地電位に接続されるp型半導体
層とを順次被着させたことを特徴とする。
Further, in the thermal head of the present invention, a heating resistor, a pair of electrodes, and a protective film covering them are adhered on an insulating substrate, and the heating resistor and the heating resistor are provided on the protective film. The n-type semiconductor layer having a Fermi level lower than that of the pair of electrodes and the p-type semiconductor layer connected to the ground potential are sequentially deposited.

【0011】[0011]

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

【0012】(第1実施例)図1は本発明のサーマルヘ
ッドの第1実施例を示す断面図であり、11は絶縁基
板、12は発熱抵抗体、13は一対の電極、14は保護
膜、15は第1導体層、16は絶縁体層、17は第2導
体層である。
(First Embodiment) FIG. 1 is a sectional view showing a first embodiment of a thermal head of the present invention. 11 is an insulating substrate, 12 is a heating resistor, 13 is a pair of electrodes, and 14 is a protective film. , 15 is a first conductor layer, 16 is an insulator layer, and 17 is a second conductor layer.

【0013】前記絶縁基板11は、例えばアルミナセラ
ミックスから成る場合、アルミナ、シリカ、マグネシア
等のセラミックス原料粉末に適当な有機溶剤、溶媒を添
加混合して泥漿状と成すとともにこれを従来周知のドク
ターブレード法やカレンダーロール法等を採用すること
によってセラミックグリーンシートを形成し、しかる
後、前記セラミックグリーンシートを所定形状に打ち抜
き加工するとともに高温(約1600℃)で焼成するこ
とによって製作される。
When the insulating substrate 11 is made of, for example, alumina ceramics, a suitable organic solvent or solvent is added to and mixed with ceramic raw material powder such as alumina, silica, magnesia, etc. to form a sludge, and this is formed by a conventionally known doctor blade. Ceramic green sheet is formed by employing a method such as a calender roll method or a calender roll method, and thereafter, the ceramic green sheet is punched into a predetermined shape and fired at a high temperature (about 1600 ° C.).

【0014】また前記絶縁基板11の上面にはガラス等
から成る蓄熱層11aが被着されており、該蓄熱層11
aは発熱抵抗体12が発する熱を蓄積し、サーマルヘッ
ドの温度を短時間でインクリボンのインクを溶融させる
に必要な温度とする作用を為す。
Further, a heat storage layer 11a made of glass or the like is deposited on the upper surface of the insulating substrate 11, and the heat storage layer 11 is formed.
“A” accumulates the heat generated by the heat-generating resistor 12 and acts to bring the temperature of the thermal head to a temperature necessary for melting the ink of the ink ribbon in a short time.

【0015】前記蓄熱層11aは、ガラス粉末に適当な
有機溶剤を添加混合して得たガラスペーストを絶縁基板
11の上面に従来周知のスクリーン印刷法等を採用する
ことによって印刷塗布し、しかる後、これを高温、例え
ば約700℃の温度で焼き付けることによって絶縁基板
11の上面に被着される。
The heat storage layer 11a is formed by applying a glass paste obtained by adding and mixing an appropriate organic solvent to glass powder onto the upper surface of the insulating substrate 11 by applying a conventionally known screen printing method or the like. , And is deposited on the upper surface of the insulating substrate 11 by baking it at a high temperature, for example, a temperature of about 700 ° C.

【0016】また蓄熱層11aの上面には発熱抵抗体1
2と該発熱抵抗体12の両端に接続される一対の電極1
3とが被着されている。
On the upper surface of the heat storage layer 11a, the heating resistor 1
2 and a pair of electrodes 1 connected to both ends of the heating resistor 12
3 and 3 are attached.

【0017】前記発熱抵抗体12は例えば窒化タンタル
等から成り、それ自体が所定の電気抵抗率を有している
ため、一対の電極13を介して電力が印加されるとジュ
ール発熱を起こし、インクリボンのインクを溶融させる
のに必要な温度、例えば200℃〜300℃の温度に発
熱する。
The heating resistor 12 is made of, for example, tantalum nitride or the like and has a predetermined electric resistivity, so that when power is applied through the pair of electrodes 13, Joule heat is generated and the ink is discharged. Heat is generated at a temperature necessary to melt the ink on the ribbon, for example, a temperature of 200 ° C to 300 ° C.

【0018】また前記発熱抵抗体12に接続されている
一対の電極13は、アルミニウム等の金属から成り、2
0V〜25Vの電源がスイッチング素子等を介して接続
され、発熱抵抗体12にジュール発熱を起こさせるため
に必要な所定の電力を印加する作用を為す。
The pair of electrodes 13 connected to the heating resistor 12 are made of a metal such as aluminum.
A power source of 0V to 25V is connected through a switching element or the like, and has a function of applying a predetermined electric power necessary for causing Joule heat generation to the heating resistor 12.

【0019】尚、前記発熱抵抗体12及び一対の電極1
3は、従来周知のスパッタリング法等を採用することに
より絶縁基板11上に所定の厚みをもって被着され、更
にフォトリソグラフィー技術を採用することによって所
定パターンに加工される。
The heating resistor 12 and the pair of electrodes 1
3 is deposited with a predetermined thickness on the insulating substrate 11 by using a conventionally known sputtering method or the like, and is processed into a predetermined pattern by using a photolithography technique.

【0020】前記発熱抵抗体12及び一対の電極13の
上面にはまた、該発熱抵抗体12及び一対の電極13を
被覆する保護膜14が被着されており、該保護膜14は
発熱抵抗体12、一対の電極13をインクリボンの摺接
による摩耗やインクリボンに含まれるナトリウムイオン
等の汚染物質の接触による腐食から保護する作用を為
す。
A protective film 14 covering the heating resistor 12 and the pair of electrodes 13 is also applied to the upper surfaces of the heating resistor 12 and the pair of electrodes 13, and the protective film 14 is the heating resistor. 12, the pair of electrodes 13 are protected from abrasion caused by sliding contact of the ink ribbon and corrosion caused by contact of contaminants such as sodium ions contained in the ink ribbon.

【0021】前記保護膜14は、例えば窒化珪素、サイ
アロン等から成り、従来周知のスパッタリング法等を採
用することによって発熱抵抗体12等の上面に所定の厚
みをもって被着される。
The protective film 14 is made of, for example, silicon nitride, sialon, or the like, and is applied to the upper surface of the heating resistor 12 or the like with a predetermined thickness by adopting a conventionally known sputtering method or the like.

【0022】また前記保護膜14の上面には、所定電位
(例えば、30V〜40V)にバイアスされて発熱抵抗
体12及び一対の電極13よりも低いフェルミレベルに
設定された第1導体層15、絶縁体層16と、接地電位
に接続された第2導体層17とが順次被着されている。
On the upper surface of the protective film 14, a first conductor layer 15 is set to a Fermi level lower than that of the heating resistor 12 and the pair of electrodes 13 by being biased to a predetermined potential (for example, 30V to 40V). An insulator layer 16 and a second conductor layer 17 connected to ground potential are successively deposited.

【0023】前記第1導体層15及び第2導体層17
は、窒化タンタル、クロム、ニッケル、TaSiO2
から成っており、各々が0.1〜1μmの厚みをもって
形成される。
The first conductor layer 15 and the second conductor layer 17
Is made of tantalum nitride, chromium, nickel, TaSiO 2 or the like, and each is formed with a thickness of 0.1 to 1 μm.

【0024】また第1導体層15と第2導体層17との
間に介在される絶縁体層16は、窒化珪素、サイアロ
ン、窒化炭素等から成っており、約2μmの厚みをもっ
て形成される。
The insulator layer 16 interposed between the first conductor layer 15 and the second conductor layer 17 is made of silicon nitride, sialon, carbon nitride or the like, and has a thickness of about 2 μm.

【0025】図2は、印字動作を行っていないときの電
子のフェルミレベルを模式的に表したエネルギーバンド
図である。
FIG. 2 is an energy band diagram schematically showing the Fermi level of electrons when the printing operation is not performed.

【0026】前記第1導体層15は30V〜40Vの電
位にバイアスされているため、ここでの電子のフェルミ
レベルεF は発熱抵抗体12や保護膜14の表面に比べ
て低くなっている。
Since the first conductor layer 15 is biased to a potential of 30V to 40V, the Fermi level ε F of electrons here is lower than the surface of the heating resistor 12 and the protective film 14.

【0027】印字動作を開始した後、絶縁体層16の欠
陥部に例えば、負電荷が帯電したとすると、第2導体層
17における電子のポテンシャルエネルギーは、図4に
示す如く、上昇する。このとき、第1導体層15と第2
導体層17との間のバンド構造は、大きく傾斜し、傾斜
の度合いが所定の大きさを超えると、第2導体層17の
電子が、電子障壁となっていた絶縁体層16を通過して
第1導体層15に遷移し、電流が流れる。
After starting the printing operation, if the defective portion of the insulator layer 16 is charged with, for example, negative charges, the potential energy of electrons in the second conductor layer 17 rises as shown in FIG. At this time, the first conductor layer 15 and the second conductor layer 15
The band structure between the conductor layer 17 and the conductor layer 17 is largely inclined, and when the degree of inclination exceeds a predetermined value, the electrons of the second conductor layer 17 pass through the insulator layer 16 that has been an electron barrier. A transition is made to the first conductor layer 15, and a current flows.

【0028】第1導体層15に遷移した電子は熱エネル
ギーを放出して第1導体層15のフェルミレベルで安定
化し、過剰な電子は電源側に排出される。
The electrons transiting to the first conductor layer 15 release thermal energy and are stabilized at the Fermi level of the first conductor layer 15, and the excess electrons are discharged to the power source side.

【0029】このとき、第1導体層15のフェルミレベ
ルは、発熱抵抗体12及び一対の電極13のフェルミレ
ベルより低くなっているため、ポテンシャルの井戸内で
安定し、発熱抵抗体12及び一対の電極13からの再遷
移が起こることもない。
At this time, since the Fermi level of the first conductor layer 15 is lower than the Fermi level of the heating resistor 12 and the pair of electrodes 13, the Fermi level is stable in the potential well and the heating resistor 12 and the pair of electrodes 13 are stable. The re-transition from the electrode 13 does not occur.

【0030】また一方、絶縁体層16の欠陥に正電荷が
帯電すると、第2導体層17における電子のポテンシャ
ルエネルギーは、図4に示す如く、下降する。このと
き、第1導体層15と第2導体層17との間のバンド構
造は、大きく傾斜し、傾斜の度合いが所定の大きさを超
えると、第1導体層15の電子が、電子障壁となってい
た絶縁体層16を通過して第2導体層17に遷移し、電
流が流れる。
On the other hand, when the defects in the insulating layer 16 are charged with positive charges, the potential energy of electrons in the second conductor layer 17 drops as shown in FIG. At this time, the band structure between the first conductor layer 15 and the second conductor layer 17 is largely inclined, and when the degree of inclination exceeds a predetermined magnitude, the electrons of the first conductor layer 15 act as an electron barrier. After passing through the insulating layer 16 that has been formed, the transition is made to the second conductor layer 17, and a current flows.

【0031】第1導体層15に遷移した電子は熱エネル
ギーを放出し、第2導体層17のフェルミレベルで安定
化し、過剰な電子はGND側に排出される。
The electrons transiting to the first conductor layer 15 release thermal energy and are stabilized at the Fermi level of the second conductor layer 17, and the excess electrons are discharged to the GND side.

【0032】このとき、第1導電層15のフェルミレベ
ルは低く、第1導電層15と発熱抵抗体12及び電極1
3との間の電位差は小さいことから、この両者間で放電
が起こることはない。このため、発熱抵抗体12及び電
極13からの電子の遷移は発生せず、発熱抵抗体12の
破損が有効に防止される。
At this time, the Fermi level of the first conductive layer 15 is low, and the first conductive layer 15, the heating resistor 12 and the electrode 1 are formed.
Since the potential difference between the first and second electrodes is small, discharge does not occur between the two. Therefore, transition of electrons from the heating resistor 12 and the electrode 13 does not occur, and damage to the heating resistor 12 is effectively prevented.

【0033】従って保護膜14が絶縁破壊されることは
殆どなくなり、発熱抵抗体12の熱破損が有効に防止さ
れてサーマルヘッドを長期にわたり良好に機能させるこ
とができる。
Therefore, the protective film 14 is hardly broken down, and the heat resistance of the heating resistor 12 is effectively prevented, so that the thermal head can function well for a long period of time.

【0034】また前記発熱抵抗体12及び一対の電極1
3と第1導体層15との間の電位差を、保護膜14の絶
縁耐圧Aと保護膜14の厚みBとの積で求められる保護
膜14の最大許容電圧(A×B)よりも低く設定してお
けば、第2導電層17表面の帯電量が極めて多い場合で
あっても、第1導体層15と発熱抵抗体12等との間で
放電が起こることはない。従って保護膜14の絶縁耐圧
がAで、厚みがBのとき、第1導体層15の電位は、
(A×B)よりも小さくしておくことが好ましい。例え
ば、保護膜14を厚み2μmの窒化珪素(絶縁耐圧:4
×105 V/mm)で形成する場合、保護膜14の最大
許容電圧(A×B)は800Vであり、一対の電極3の
うち、高電位となる側が25Vに、低電位となる側が0
Vに設定されていれば、第1導体層15の電位を30V
〜40Vにバイアスすることによって上述の関係が満足
される。
Further, the heating resistor 12 and the pair of electrodes 1
The potential difference between the third conductor layer 15 and the first conductor layer 15 is set lower than the maximum allowable voltage (A × B) of the protective film 14 obtained by the product of the withstand voltage A of the protective film 14 and the thickness B of the protective film 14. If so, even if the amount of charge on the surface of the second conductive layer 17 is extremely large, discharge does not occur between the first conductive layer 15 and the heating resistor 12 or the like. Therefore, when the withstand voltage of the protective film 14 is A and the thickness thereof is B, the potential of the first conductor layer 15 is
It is preferably smaller than (A × B). For example, the protective film 14 is formed of silicon nitride (withstand voltage: 4
When formed at a voltage of × 10 5 V / mm), the maximum allowable voltage (A × B) of the protective film 14 is 800 V, and the high potential side of the pair of electrodes 3 is 25 V and the low potential side is 0 V.
If it is set to V, the potential of the first conductor layer 15 is set to 30V.
The above relationship is satisfied by biasing to -40V.

【0035】かくして本実施例のサーマルヘッドは、一
対の電極13間に所定の電力を印加し、発熱抵抗体12
を選択的にジュール発熱させるとともに、該発熱した熱
をインクリボンに伝導させ、インクリボンのインクを溶
融させて記録紙に転写することによってサーマルヘッド
として機能する。
Thus, the thermal head of this embodiment applies a predetermined electric power between the pair of electrodes 13 to generate the heating resistor 12.
While selectively generating Joule heat, the generated heat is conducted to the ink ribbon, and the ink of the ink ribbon is melted and transferred to the recording paper to function as a thermal head.

【0036】(第2実施例)図5は、本発明のサーマル
ヘッドの第2実施例を示す断面図である。尚、図1に示
したサーマルヘッドと同一箇所には同一の符号を付して
いる。
(Second Embodiment) FIG. 5 is a sectional view showing a second embodiment of the thermal head of the present invention. The same parts as those of the thermal head shown in FIG. 1 are designated by the same reference numerals.

【0037】図5に示すサーマルヘッドと図1のサーマ
ルヘッドとが相違する点は、第1実施例では、保護膜1
4上に形成される第1導体層15と第2導体層17との
間に絶縁体層16を介在させていたのに対し、この第2
実施例では、保護膜14上に形成される第1導体層15
と第2導体層17との間に、シリコン(Si)にリン
(P)をドープしたn型半導体層18を介在させ、該半
導体層18と第1導体層15及び第2導体層17とをそ
れぞれショットキー接続し、これらの界面にショットキ
ーバリアを形成した点である。
The difference between the thermal head shown in FIG. 5 and the thermal head shown in FIG. 1 is that in the first embodiment, the protective film 1 is used.
While the insulator layer 16 is interposed between the first conductor layer 15 and the second conductor layer 17 formed on the second conductor layer 4,
In the embodiment, the first conductor layer 15 formed on the protective film 14
An n-type semiconductor layer 18 in which silicon (Si) is doped with phosphorus (P) is interposed between the semiconductor layer 18 and the first conductor layer 15 and the second conductor layer 17. The point is that Schottky connections were made and a Schottky barrier was formed at these interfaces.

【0038】尚、前記n型半導体層18は、従来周知の
CVD法を採用し、第1導体層15上にシリコンを堆積
させるとともに、該堆積させたシリコン中にイオン注入
法等によってリンを注入することにより第1導体層15
上に形成され、同時に第1導体層15とショットキー接
続される。
For the n-type semiconductor layer 18, a conventionally well-known CVD method is adopted, silicon is deposited on the first conductor layer 15, and phosphorus is implanted into the deposited silicon by an ion implantation method or the like. The first conductor layer 15
It is formed on the upper surface and is simultaneously Schottky-connected to the first conductor layer 15.

【0039】図6(a)は、印字動作を行っていないと
きのフェルミレベル及びエネルギーポテンシャルを模式
的に表したバンド図であり、前記第1導体層15は30
V〜40Vの電位にバイアスされているため、ここでの
電子のフェルミレベルεF は発熱抵抗体12や保護膜1
4の表面に比べて低くなっている。
FIG. 6A is a band diagram schematically showing the Fermi level and the energy potential when the printing operation is not performed, and the first conductor layer 15 is 30
Since it is biased to a potential of V to 40 V, the Fermi level ε F of the electron here is the heating resistor 12 and the protective film 1.
It is lower than the surface of No. 4.

【0040】印字動作を開始した後、例えば、n型半導
体層18の欠陥に負電荷が帯電すると、第2導体層17
における電子のポテンシャルエネルギーは、図6(b)
に示す如く、上昇する。このとき、第1導体層15と第
2導体層17との間のバンド構造は、大きく傾斜し、傾
斜の度合いが所定の大きさを超えると、第2導体層17
の電子が、電子障壁となっていたn型半導体層18を通
過して第1導体層15に遷移し、電流が流れる。
After the printing operation is started, for example, when negative defects are charged in the n-type semiconductor layer 18, the second conductor layer 17 is charged.
The potential energy of the electron at is shown in Fig. 6 (b).
As shown in, rises. At this time, the band structure between the first conductor layer 15 and the second conductor layer 17 is largely inclined, and when the degree of inclination exceeds a predetermined magnitude, the second conductor layer 17 is formed.
Of the electrons pass through the n-type semiconductor layer 18 that has been an electron barrier, transition to the first conductor layer 15, and a current flows.

【0041】第1導体層15に遷移した電子は熱エネル
ギーを放出して第1導体層15のフェルミレベルで安定
化し、過剰な電子は電源側に排出される。
The electrons transiting to the first conductor layer 15 release thermal energy and are stabilized at the Fermi level of the first conductor layer 15, and the excess electrons are discharged to the power supply side.

【0042】このとき、第1導体層15のフェルミレベ
ルは、発熱抵抗体12及び一対の電極13のフェルミレ
ベルより低くなるよう所定電位にバイアスされているた
め、ポテンシャルの井戸内で安定し、発熱抵抗体12及
び一対の電極13からの再遷移が起こることもない。
At this time, the Fermi level of the first conductor layer 15 is biased to a predetermined potential so as to be lower than the Fermi level of the heating resistor 12 and the pair of electrodes 13, so that the Fermi level is stabilized in the potential well and heat is generated. The re-transition from the resistor 12 and the pair of electrodes 13 does not occur.

【0043】また一方、n型半導体層18の欠陥に正電
荷が帯電すると、第2導体層17における電子のポテン
シャルエネルギーは、図6(c)に示す如く、下降す
る。このとき、第1導体層15と第2導体層17との間
のバンド構造は、大きく傾斜し、傾斜の度合いが所定の
大きさを超えると、第1導体層15の電子が、電子障壁
となっていたn型半導体層18を通過して第2導体層1
7に遷移し、電流が流れる。
On the other hand, when the defects of the n-type semiconductor layer 18 are charged with positive charges, the potential energy of electrons in the second conductor layer 17 is lowered as shown in FIG. 6 (c). At this time, the band structure between the first conductor layer 15 and the second conductor layer 17 is largely inclined, and when the degree of inclination exceeds a predetermined magnitude, the electrons of the first conductor layer 15 act as an electron barrier. The second conductor layer 1 passing through the n-type semiconductor layer 18
Transition to 7 and current flows.

【0044】第1導体層15に遷移した電子は熱エネル
ギーを放出して第2導体層17のフェルミレベルで安定
化し、過剰な電子はGND側に排出される。
The electrons transiting to the first conductor layer 15 release thermal energy and are stabilized at the Fermi level of the second conductor layer 17, and the excess electrons are discharged to the GND side.

【0045】このとき、第1導電層15のフェルミレベ
ルは低く、第1導電層15と発熱抵抗体12及び電極1
3との間の電位差は小さいことから、この両者間で放電
が起こることはない。このため、発熱抵抗体12及び電
極13からの電子の遷移は発生せず、発熱抵抗体12の
破損が有効に防止される。
At this time, the Fermi level of the first conductive layer 15 is low, and the first conductive layer 15, the heating resistor 12 and the electrode 1 are formed.
Since the potential difference between the first and second electrodes is small, discharge does not occur between the two. Therefore, transition of electrons from the heating resistor 12 and the electrode 13 does not occur, and damage to the heating resistor 12 is effectively prevented.

【0046】従って保護膜14が絶縁破壊されることは
殆どなくなり、発熱抵抗体12の熱破損が有効に防止さ
れてサーマルヘッドを長期にわたり良好に機能させるこ
とができる。
Therefore, the protective film 14 is hardly dielectrically damaged, and the thermal resistance of the heating resistor 12 is effectively prevented, so that the thermal head can function well for a long period of time.

【0047】(第3実施例)図7は、本発明のサーマル
ヘッドの第3実施例を示す断面図である。尚、図1に示
したサーマルヘッドと同一箇所には同一の符号を付して
いる。
(Third Embodiment) FIG. 7 is a sectional view showing a third embodiment of the thermal head according to the present invention. The same parts as those of the thermal head shown in FIG. 1 are designated by the same reference numerals.

【0048】図8に示すサーマルヘッドと図1のサーマ
ルヘッドとが相違する点は、第1実施例では、保護膜1
4上に、第1導体層15、絶縁体層16、第2導体層1
7を順次形成したのに対し、この第3実施例では、保護
膜14上に、シリコン(Si)にリン(P)をドープし
た第1のn型半導体層19、絶縁体層16及びシリコン
(Si)にリン(P)をドープした第2のn型半導体層
20を順次形成し、第2のn型半導体層20が接地電位
に接続されるとともに、第1のn型半導体層19が発熱
抵抗体12及び一対の電極13よりも低いフェルミレベ
ルとなるように所定電位にバイアスした点である。
The difference between the thermal head shown in FIG. 8 and the thermal head shown in FIG. 1 is that in the first embodiment, the protective film 1 is used.
4, the first conductor layer 15, the insulator layer 16, the second conductor layer 1
7 are sequentially formed, in the third embodiment, the first n-type semiconductor layer 19 in which silicon (Si) is doped with phosphorus (P), the insulating layer 16 and the silicon ( A second n-type semiconductor layer 20 in which Si is doped with phosphorus (P) is sequentially formed, the second n-type semiconductor layer 20 is connected to the ground potential, and the first n-type semiconductor layer 19 generates heat. It is a point biased to a predetermined potential so that the Fermi level is lower than that of the resistor 12 and the pair of electrodes 13.

【0049】図8(a)は、印字動作を行っていないと
きのフェルミレベル及びエネルギーポテンシャルを模式
的に表したバンド図であり、前記第1のn型半導体層1
9は30V〜40Vの電位にバイアスされているため、
ここでの電子のフェルミレベルεF は発熱抵抗体12や
保護膜14の表面に比べて低くなっている。
FIG. 8A is a band diagram schematically showing the Fermi level and energy potential when the printing operation is not performed. The first n-type semiconductor layer 1 is shown in FIG.
Since 9 is biased to a potential of 30V-40V,
The Fermi level ε F of the electrons here is lower than the surfaces of the heating resistor 12 and the protective film 14.

【0050】印字動作を開始した後、例えば、絶縁体層
16の欠陥に負電荷が帯電すると、第2のn型半導体層
20における電子のポテンシャルエネルギーは、図8
(b)に示す如く、上昇する。このとき、第1のn型半
導体層19と第2のn型半導体層20との間のバンド構
造は、大きく傾斜し、傾斜の度合いが所定の大きさを超
えると、第2のn型半導体層20の電子が、電子障壁と
なっていた絶縁体層16を通過して第1のn型半導体層
19に遷移し、電流が流れる。
After the printing operation is started, for example, when the defects of the insulator layer 16 are charged with negative charges, the potential energy of electrons in the second n-type semiconductor layer 20 is as shown in FIG.
As shown in (b), it rises. At this time, the band structure between the first n-type semiconductor layer 19 and the second n-type semiconductor layer 20 is largely inclined, and when the degree of inclination exceeds a predetermined value, the second n-type semiconductor layer is formed. The electrons of the layer 20 pass through the insulator layer 16 that has been an electron barrier, transition to the first n-type semiconductor layer 19, and a current flows.

【0051】第1のn型半導体層19に遷移した電子は
熱エネルギーを放出して第1のn型半導体層19のフェ
ルミレベルで安定化し、過剰な電子は電源側に排出され
る。このとき、第1のn型半導体層19のフェルミレベ
ルは、発熱抵抗体12及び一対の電極13のフェルミレ
ベルより低くなるよう所定電位にバイアスされているた
め、ポテンシャルの井戸内で安定し、発熱抵抗体12及
び一対の電極13からの再遷移が起こることもない。
The electrons transiting to the first n-type semiconductor layer 19 release thermal energy and are stabilized at the Fermi level of the first n-type semiconductor layer 19, and the excess electrons are discharged to the power supply side. At this time, since the Fermi level of the first n-type semiconductor layer 19 is biased to a predetermined potential so as to be lower than the Fermi level of the heating resistor 12 and the pair of electrodes 13, it is stabilized in the potential well and heat is generated. The re-transition from the resistor 12 and the pair of electrodes 13 does not occur.

【0052】また一方、絶縁体層16の欠陥に正電荷が
帯電すると、第2のn型半導体層20における電子のポ
テンシャルエネルギーは、図8(c)に示す如く、下降
する。このとき、第1のn型半導体層19と第2のn型
半導体層20との間のバンド構造は、大きく傾斜し、傾
斜の度合いが所定の大きさを超えると、第1のn型半導
体層19の電子が、電子障壁となっていた絶縁体層16
を通過して第2のn型半導体層20に遷移し、電流が流
れる。第1のn型半導体層19に遷移した電子は熱エネ
ルギーを放出して第2のn型半導体層20のフェルミレ
ベルで安定化し、過剰な電子はGND側に排出される。
On the other hand, when the defects in the insulator layer 16 are charged with positive charges, the potential energy of electrons in the second n-type semiconductor layer 20 drops as shown in FIG. 8 (c). At this time, the band structure between the first n-type semiconductor layer 19 and the second n-type semiconductor layer 20 is largely inclined, and when the degree of inclination exceeds a predetermined magnitude, the first n-type semiconductor layer is formed. Insulator layer 16 in which electrons in layer 19 acted as an electron barrier
To transit to the second n-type semiconductor layer 20 and a current flows. The electrons that have transited to the first n-type semiconductor layer 19 release thermal energy and are stabilized at the Fermi level of the second n-type semiconductor layer 20, and the excess electrons are discharged to the GND side.

【0053】このとき、第1のn型半導体層19のフェ
ルミレベルは低く、第1のn型半導体層19と発熱抵抗
体12及び電極13との間の電位差は小さいことから、
この両者間で放電が起こることはない。このため、発熱
抵抗体12及び電極13からの電子の遷移は発生せず、
発熱抵抗体12の破損が有効に防止される。
At this time, since the Fermi level of the first n-type semiconductor layer 19 is low and the potential difference between the first n-type semiconductor layer 19 and the heating resistor 12 and the electrode 13 is small,
No discharge occurs between them. Therefore, the transition of electrons from the heating resistor 12 and the electrode 13 does not occur,
Damage to the heating resistor 12 is effectively prevented.

【0054】従って保護膜14が絶縁破壊されることは
殆どなくなり、発熱抵抗体12の熱破損が有効に防止さ
れてサーマルヘッドを長期にわたり良好に機能させるこ
とができる。
Therefore, the protective film 14 is almost never dielectrically damaged, and the thermal resistance of the heating resistor 12 is effectively prevented, so that the thermal head can function well for a long period of time.

【0055】(第4実施例)図9は、本発明のサーマル
ヘッドの第3実施例を示す断面図である。尚、図1、図
7に示したサーマルヘッドと同一箇所には同一の符号を
付している。
(Fourth Embodiment) FIG. 9 is a sectional view showing a third embodiment of the thermal head according to the present invention. The same parts as those of the thermal head shown in FIGS. 1 and 7 are designated by the same reference numerals.

【0056】図9に示すサーマルヘッドと図1のサーマ
ルヘッドとが相違する点は、第1実施例では、保護膜1
4上に、第1導体層15、絶縁体層16、第2導体層1
7を順次形成したのに対し、この第4実施例では、保護
膜14上に、シリコン(Si)にリン(P)をドープし
た第1のn型半導体層19、シリコン(Si)に硼素
(B)をドープしたp型半導体層21、シリコン(S
i)にリン(P)をドープした第2のn型半導体層20
を順次形成し、第2のn型半導体層20が接地電位に接
続されるとともに、第1のn型半導体層19が発熱抵抗
体12及び一対の電極13よりも低いフェルミレベルと
なるように所定電位にバイアスした点である。
The difference between the thermal head shown in FIG. 9 and the thermal head shown in FIG. 1 is that in the first embodiment, the protective film 1 is used.
4, the first conductor layer 15, the insulator layer 16, the second conductor layer 1
7 are sequentially formed, in the fourth embodiment, the first n-type semiconductor layer 19 in which silicon (Si) is doped with phosphorus (P) is formed on the protective film 14, and the silicon (Si) is doped with boron (P). B) doped p-type semiconductor layer 21, silicon (S
Second n-type semiconductor layer 20 in which i) is doped with phosphorus (P)
Are sequentially formed, and the second n-type semiconductor layer 20 is connected to the ground potential, and the first n-type semiconductor layer 19 has a predetermined Fermi level lower than that of the heating resistor 12 and the pair of electrodes 13. It is the point biased to the potential.

【0057】図10(a)は、印字動作を行っていない
ときのフェルミレベル及びエネルギーポテンシャルを模
式的に表したバンド図であり、前記第1のn型半導体層
19は例えば、30V〜40Vの電位にバイアスされて
いるため、ここでの電子のフェルミレベルεF は発熱抵
抗体12や保護膜14の表面に比べて低くなっている。
FIG. 10A is a band diagram schematically showing the Fermi level and energy potential when the printing operation is not performed, and the first n-type semiconductor layer 19 has a voltage of 30V to 40V, for example. Since the potential is biased, the Fermi level ε F of electrons here is lower than the surfaces of the heating resistor 12 and the protective film 14.

【0058】印字動作を開始した後、例えば、p型半導
体層21の欠陥に負電荷が帯電すると、第2のn型半導
体層20における電子のポテンシャルエネルギーは、図
10(b)に示す如く、上昇する。このとき、第1のn
型半導体層19と第2のn型半導体層20との間のバン
ド構造は、大きく傾斜し、傾斜の度合いが所定の大きさ
を超えると、第2のn型半導体層20の電子が、電子障
壁となっていたp型半導体層21を通過して第1のn型
半導体層19に遷移し、電流が流れる。
After the printing operation is started, for example, if the defects of the p-type semiconductor layer 21 are charged with negative charges, the potential energy of electrons in the second n-type semiconductor layer 20 is as shown in FIG. 10 (b). To rise. At this time, the first n
The band structure between the n-type semiconductor layer 19 and the second n-type semiconductor layer 20 is largely tilted, and when the degree of tilt exceeds a predetermined level, electrons in the second n-type semiconductor layer 20 become electrons. The current passes through the first n-type semiconductor layer 19 after passing through the p-type semiconductor layer 21 that has been a barrier.

【0059】第1のn型半導体層19に遷移した電子は
熱エネルギーを放出して第1のn型半導体層19のフェ
ルミレベルで安定化し、過剰な電子は電源側に排出され
る。このとき、第1のn型半導体層19のフェルミレベ
ルは、発熱抵抗体12及び一対の電極13のフェルミレ
ベルより低くなるよう所定電位にバイアスされているた
め、ポテンシャルの井戸内で安定し、発熱抵抗体12及
び一対の電極13からの再遷移が起こることもない。
The electrons transiting to the first n-type semiconductor layer 19 release thermal energy and are stabilized at the Fermi level of the first n-type semiconductor layer 19, and the excess electrons are discharged to the power supply side. At this time, since the Fermi level of the first n-type semiconductor layer 19 is biased to a predetermined potential so as to be lower than the Fermi level of the heating resistor 12 and the pair of electrodes 13, it is stabilized in the potential well and heat is generated. The re-transition from the resistor 12 and the pair of electrodes 13 does not occur.

【0060】また一方、p型半導体層21の欠陥に正電
荷が帯電すると、第2のn型半導体層20における電子
のポテンシャルエネルギーは、図10(c)に示す如
く、下降する。このとき、第1のn型半導体層19と第
2のn型半導体層20との間のバンド構造は、大きく傾
斜し、傾斜の度合いが所定の大きさを超えると、第1の
n型半導体層19の電子が、電子障壁となっていたp型
半導体層21を通過して第2のn型半導体層20に遷移
し、電流が流れる。
On the other hand, when the defects of the p-type semiconductor layer 21 are positively charged, the potential energy of the electrons in the second n-type semiconductor layer 20 drops as shown in FIG. 10 (c). At this time, the band structure between the first n-type semiconductor layer 19 and the second n-type semiconductor layer 20 is largely inclined, and when the degree of inclination exceeds a predetermined magnitude, the first n-type semiconductor layer is formed. The electrons in the layer 19 pass through the p-type semiconductor layer 21 that has been an electron barrier, transition to the second n-type semiconductor layer 20, and a current flows.

【0061】第1のn型半導体層19に遷移した電子は
熱エネルギーを放出して第2のn型半導体層20のフェ
ルミレベルで安定化し、過剰な電子はGND側に排出さ
れる。
The electrons transiting to the first n-type semiconductor layer 19 release thermal energy and are stabilized at the Fermi level of the second n-type semiconductor layer 20, and the excess electrons are discharged to the GND side.

【0062】このとき、第1のn型半導体層19のフェ
ルミレベルは低く、第1のn型半導体層19と発熱抵抗
体12及び電極13との間の電位差は小さいことから、
この両者間で放電が起こることはない。このため、発熱
抵抗体12及び電極13からの電子の遷移は発生せず、
発熱抵抗体12の破損が有効に防止される。
At this time, since the Fermi level of the first n-type semiconductor layer 19 is low and the potential difference between the first n-type semiconductor layer 19 and the heating resistor 12 and the electrode 13 is small,
No discharge occurs between them. Therefore, the transition of electrons from the heating resistor 12 and the electrode 13 does not occur,
Damage to the heating resistor 12 is effectively prevented.

【0063】従って保護膜14が絶縁破壊されることは
殆どなく、発熱抵抗体12の熱破損が有効に防止されて
サーマルヘッドを長期にわたり良好に機能させることが
できる。
Therefore, the protective film 14 is hardly dielectrically damaged, and the thermal resistance of the heating resistor 12 is effectively prevented, so that the thermal head can function well for a long period of time.

【0064】(第5実施例)図11は、本発明のサーマ
ルヘッドの第5実施例を示す断面図である。尚、図1に
示したサーマルヘッドと同一箇所には同一の符号を付し
ている。
(Fifth Embodiment) FIG. 11 is a sectional view showing a fifth embodiment of the thermal head according to the present invention. The same parts as those of the thermal head shown in FIG. 1 are designated by the same reference numerals.

【0065】図11に示すサーマルヘッドと図1のサー
マルヘッドとが相違する点は、第1実施例では、保護膜
14上に、第1導体層15、絶縁体層16、第2導体層
17を順次形成したのに対し、第3実施例では、保護膜
14上に、シリコン(Si)にリン(P)をドープした
n型半導体層22、シリコン(Si)に硼素(B)をド
ープしたp型半導体層23を順次形成し、p型半導体層
23が接地電位に接続されるとともに、n型半導体層2
2が発熱抵抗体12や一対の電極13よりも低いフェル
ミレベルに設定されるように所定電位にバイアスした点
である。
The thermal head shown in FIG. 11 differs from the thermal head shown in FIG. 1 in that the first conductor layer 15, the insulator layer 16, and the second conductor layer 17 are formed on the protective film 14 in the first embodiment. On the other hand, in the third embodiment, the n-type semiconductor layer 22 in which silicon (Si) is doped with phosphorus (P) and the silicon (Si) is doped with boron (B) in the third embodiment. The p-type semiconductor layer 23 is sequentially formed, the p-type semiconductor layer 23 is connected to the ground potential, and the n-type semiconductor layer 2 is formed.
2 is a point biased to a predetermined potential so that the Fermi level is set lower than that of the heating resistor 12 and the pair of electrodes 13.

【0066】図12(a)は、印字動作を行っていない
ときのフェルミレベル及びエネルギーポテンシャルを模
式的に表したバンド図であり、前記n型半導体層22は
例えば、30V〜40Vの電位にバイアスされている。
このため、n型半導体層22での電子のフェルミレベル
εF は発熱抵抗体12や保護膜14の表面に比べて低く
なっている。
FIG. 12A is a band diagram schematically showing the Fermi level and energy potential when the printing operation is not performed. The n-type semiconductor layer 22 is biased to a potential of 30V to 40V, for example. Has been done.
Therefore, the Fermi level ε F of electrons in the n-type semiconductor layer 22 is lower than the surfaces of the heating resistor 12 and the protective film 14.

【0067】印字動作を開始した後、例えば、p型半導
体層23に負電荷が帯電すると、p型半導体層23にお
ける電子のポテンシャルエネルギーは、図12(b)に
示す如く、上昇する。このとき、p型半導体層23とn
型半導体層22との間のバンド構造は、大きく傾斜し、
傾斜の度合いが所定の大きさを超えると、p型半導体層
23の電子が、電子障壁となっていたp型半導体層23
を通過してn型半導体層22に遷移し、電流が流れる。
After the printing operation is started, for example, when the p-type semiconductor layer 23 is negatively charged, the potential energy of electrons in the p-type semiconductor layer 23 rises as shown in FIG. 12 (b). At this time, the p-type semiconductor layer 23 and n
The band structure with the type semiconductor layer 22 is greatly inclined,
When the degree of inclination exceeds a predetermined level, the electrons of the p-type semiconductor layer 23 serve as an electron barrier,
To transit to the n-type semiconductor layer 22 and a current flows.

【0068】n型半導体層22に遷移した電子は熱エネ
ルギーを放出してn型半導体層22のフェルミレベルで
安定化し、過剰な電子は電源側に排出される。
The electrons transiting to the n-type semiconductor layer 22 release thermal energy and are stabilized at the Fermi level of the n-type semiconductor layer 22, and excess electrons are discharged to the power supply side.

【0069】このとき、n型半導体層22のフェルミレ
ベルは、発熱抵抗体12及び一対の電極13のフェルミ
レベルより低くなるように所定電位にバイアスされてい
るため、ポテンシャルの井戸内で安定し、発熱抵抗体1
2及び一対の電極13からの再遷移が起こることもな
い。
At this time, since the Fermi level of the n-type semiconductor layer 22 is biased to a predetermined potential so as to be lower than the Fermi level of the heating resistor 12 and the pair of electrodes 13, it stabilizes in the potential well, Heating resistor 1
The re-transition from the two electrodes and the pair of electrodes 13 does not occur.

【0070】また一方、p型半導体層23に正電荷が帯
電すると、p型半導体層23における電子のポテンシャ
ルエネルギーは、図12(c)に示す如く、下降する。
このとき、p型半導体層23とn型半導体層22との間
のバンド構造は、大きく傾斜し、傾斜の度合いが所定の
大きさを超えると、p型半導体層23の電子が、電子障
壁となっていたp型半導体層23を通過してn型半導体
層22に遷移し、電流が流れる。
On the other hand, when the p-type semiconductor layer 23 is positively charged, the potential energy of the electrons in the p-type semiconductor layer 23 decreases as shown in FIG. 12 (c).
At this time, the band structure between the p-type semiconductor layer 23 and the n-type semiconductor layer 22 is greatly inclined, and when the degree of inclination exceeds a predetermined level, the electrons of the p-type semiconductor layer 23 act as an electron barrier. After passing through the p-type semiconductor layer 23, the transition to the n-type semiconductor layer 22 occurs and a current flows.

【0071】n型半導体層22に遷移した電子は熱エネ
ルギーを放出してn型半導体層22のフェルミレベルで
安定化し、過剰な電子はGND側に排出される。
The electrons transiting to the n-type semiconductor layer 22 release thermal energy and are stabilized at the Fermi level of the n-type semiconductor layer 22, and the excess electrons are discharged to the GND side.

【0072】このとき、n型半導体層22のフェルミレ
ベルは低く、n型半導体層22と発熱抵抗体12及び電
極13との間の電位差は小さいことから、この両者間で
放電が起こることはない。このため、発熱抵抗体12及
び電極13からの電子の遷移は発生せず、発熱抵抗体1
2の破損が有効に防止される。
At this time, since the Fermi level of the n-type semiconductor layer 22 is low and the potential difference between the n-type semiconductor layer 22 and the heating resistor 12 and the electrode 13 is small, discharge does not occur between them. . Therefore, transition of electrons from the heating resistor 12 and the electrode 13 does not occur, and the heating resistor 1
The damage of 2 is effectively prevented.

【0073】従って保護膜14が絶縁破壊されることは
殆どなく、発熱抵抗体12の熱破損が有効に防止されて
サーマルヘッドを長期にわたり良好に機能させることが
できる。
Therefore, the protective film 14 is hardly dielectrically damaged, and the thermal resistance of the heating resistor 12 is effectively prevented, so that the thermal head can function well for a long period of time.

【0074】(第6実施例)図13は、本発明のサーマ
ルヘッドの第6実施例を示す断面図である。尚、図1に
示したサーマルヘッドと同一箇所には同一の符号を付し
ている。
(Sixth Embodiment) FIG. 13 is a sectional view showing a sixth embodiment of the thermal head according to the present invention. The same parts as those of the thermal head shown in FIG. 1 are designated by the same reference numerals.

【0075】図13に示すサーマルヘッドと図1のサー
マルヘッドとが相違する点は、第1実施例では、保護膜
14が窒化珪素等をスパッタリングして形成されている
のに対し、第6実施例では、保護膜25が、アルミナフ
ィラー(径:0.3 〜0.7 μm)25aを10〜80重量
%含有するガラスを焼成して約2μmの厚みに形成され
るとともに、該保護膜25と発熱抵抗体12との間に窒
化珪素等からなる酸化防止層24が0.2〜2μmの厚
みをもって介在されている点である。
The thermal head shown in FIG. 13 differs from the thermal head shown in FIG. 1 in that the protective film 14 is formed by sputtering silicon nitride or the like in the first embodiment, whereas the sixth embodiment is different. In the example, the protective film 25 is formed to a thickness of about 2 μm by baking glass containing 10 to 80% by weight of an alumina filler (diameter: 0.3 to 0.7 μm) 25a, and the protective film 25 and the heating resistor are formed. The point is that an antioxidant layer 24 made of silicon nitride or the like is interposed between the first and second electrodes 12 and 12 with a thickness of 0.2 to 2 μm.

【0076】図14(a)は、印字動作を行っていない
ときのフェルミレベル及びエネルギーポテンシャルを模
式的に表したバンド図であり、前記第1導体層15は例
えば、30V〜40Vの電位にバイアスされている。こ
のため、第1導体層15での電子のフェルミレベルεF
は発熱抵抗体12や保護膜25の表面に比べて低くなっ
ている。
FIG. 14A is a band diagram schematically showing the Fermi level and energy potential when the printing operation is not performed. The first conductor layer 15 is biased to a potential of 30V to 40V, for example. Has been done. Therefore, the Fermi level ε F of electrons in the first conductor layer 15
Is lower than the surfaces of the heating resistor 12 and the protective film 25.

【0077】印字動作を開始した後、例えば、絶縁体層
16に負電荷が帯電すると、第2導体層17における電
子のポテンシャルエネルギーは、図14(b)に示す如
く、上昇する。このとき、絶縁体層16と第2導体層1
7との間のバンド構造は、大きく傾斜し、傾斜の度合い
が所定の大きさを超えると、第2導体層17の電子が、
電子障壁となっていた絶縁体層16を通過して第1導体
層15に遷移し、電流が流れる。
After the printing operation is started, for example, when the insulator layer 16 is negatively charged, the potential energy of electrons in the second conductor layer 17 rises as shown in FIG. 14 (b). At this time, the insulator layer 16 and the second conductor layer 1
The band structure between the first conductor layer 17 and the second conductor layer 17 has a large inclination, and when the degree of inclination exceeds a predetermined value, the electrons in the second conductor layer 17 become
The current passes through the insulator layer 16 that has been an electron barrier, transitions to the first conductor layer 15, and a current flows.

【0078】第1導体層15に遷移した電子は熱エネル
ギーを放出して第1導体層15のフェルミレベルで安定
化し、過剰な電子は電源側に排出される。
The electrons transiting to the first conductor layer 15 release thermal energy and are stabilized at the Fermi level of the first conductor layer 15, and the excess electrons are discharged to the power source side.

【0079】このとき、第1導体層15のフェルミレベ
ルは、発熱抵抗体12及び一対の電極13のフェルミレ
ベルより低くなるように所定電位にバイアスされている
ため、ポテンシャルの井戸内で安定し、発熱抵抗体12
及び一対の電極13からの再遷移が起こることもない。
At this time, since the Fermi level of the first conductor layer 15 is biased to a predetermined potential so as to be lower than the Fermi level of the heating resistor 12 and the pair of electrodes 13, it stabilizes in the potential well, Heating resistor 12
Also, re-transition from the pair of electrodes 13 does not occur.

【0080】また一方、第2導体層17に正電荷が帯電
すると、第2導体層17における電子のポテンシャルエ
ネルギーは、図14(c)に示す如く、下降する。この
とき、第2導体層17と絶縁体層16との間のバンド構
造は、大きく傾斜し、傾斜の度合いが所定の大きさを超
えると、第2導体層17の電子が、電子障壁となってい
た絶縁体層16を通過して第1導体層15に遷移し、電
流が流れる。
On the other hand, when the second conductor layer 17 is positively charged, the potential energy of the electrons in the second conductor layer 17 drops as shown in FIG. 14 (c). At this time, the band structure between the second conductor layer 17 and the insulator layer 16 is largely inclined, and when the degree of inclination exceeds a predetermined level, the electrons of the second conductor layer 17 become an electron barrier. After passing through the insulating layer 16 which has been used, the transition is made to the first conductor layer 15, and a current flows.

【0081】第1導体層15に遷移した電子は熱エネル
ギーを放出して第1導体層15のフェルミレベルで安定
化し、過剰な電子はGND側に排出される。
The electrons transiting to the first conductor layer 15 release thermal energy and are stabilized at the Fermi level of the first conductor layer 15, and the excess electrons are discharged to the GND side.

【0082】このとき、第1導体層15のフェルミレベ
ルは低く、第1導体層15と発熱抵抗体12及び電極1
3との間の電位差は小さいことから、この両者間で放電
が起こることはない。このため、発熱抵抗体12及び電
極13からの電子の遷移は発生せず、発熱抵抗体12の
破損が有効に防止される。
At this time, the Fermi level of the first conductor layer 15 is low, and the first conductor layer 15, the heating resistor 12 and the electrode 1 are formed.
Since the potential difference between the first and second electrodes is small, discharge does not occur between the two. Therefore, transition of electrons from the heating resistor 12 and the electrode 13 does not occur, and damage to the heating resistor 12 is effectively prevented.

【0083】従って保護膜25が絶縁破壊されることは
殆どなく、発熱抵抗体12の熱破損が有効に防止されて
サーマルヘッドを長期にわたり良好に機能させることが
できる。
Therefore, the protective film 25 is hardly dielectrically damaged, and the thermal resistance of the heating resistor 12 is effectively prevented, so that the thermal head can function well for a long period of time.

【0084】この場合、前記第1導体層15は、焼成ガ
ラスからなる保護膜25と窒化珪素等をスパッタリング
する等して形成される絶縁体層16の両者に対して高い
接着性を有しているため、保護膜25、第1導体層15
及び絶縁体層16の各層間で剥離等が発生することは少
なく、各層25、15、16を絶縁基板11上に強固に
被着させておくことができる。
In this case, the first conductor layer 15 has high adhesiveness to both the protective film 25 made of sintered glass and the insulator layer 16 formed by sputtering silicon nitride or the like. Therefore, the protective film 25 and the first conductor layer 15
Also, peeling or the like does not occur between the respective layers of the insulating layer 16, and the layers 25, 15 and 16 can be firmly adhered onto the insulating substrate 11.

【0085】また前記絶縁体層16をビッカース高度が
1000kg/mm2 以上の硬質材料(窒化珪素、サイ
アロン、炭化珪素)によって形成しておけば、印字時、
サーマルヘッドと感熱紙等との間に異物を噛み込んだり
した場合でも、絶縁体層16やその下に配された保護膜
25等の変形が有効に防止される。
If the insulating layer 16 is made of a hard material (silicon nitride, sialon, silicon carbide) having a Vickers height of 1000 kg / mm 2 or more, it is
Even if foreign matter is caught between the thermal head and the thermal paper, the insulating layer 16 and the protective film 25 disposed thereunder are effectively prevented from being deformed.

【0086】[0086]

【発明の効果】本発明によれば、保護膜の絶縁破壊が有
効に防止されるようになり、長期にわたり良好に機能し
得るサーマルヘッドを得ることができる。
According to the present invention, the dielectric breakdown of the protective film can be effectively prevented, and a thermal head that can function well for a long period of time can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例のサーマルヘッドを示す断
面図である。
FIG. 1 is a sectional view showing a thermal head according to a first embodiment of the present invention.

【図2】図1のサーマルヘッドに関し印字動作を行って
いないときのエネルギーバンド図である。
FIG. 2 is an energy band diagram when the thermal head of FIG. 1 is not performing a printing operation.

【図3】図1のサーマルヘッドに負電荷が帯電したとき
のエネルギーバンド図である。
FIG. 3 is an energy band diagram when the thermal head of FIG. 1 is charged with negative charges.

【図4】図1のサーマルヘッドに正電荷が帯電したとき
のエネルギーバンド図である。
FIG. 4 is an energy band diagram when the thermal head of FIG. 1 is charged with positive charges.

【図5】本発明の第2実施例のサーマルヘッドを示す断
面図である。
FIG. 5 is a sectional view showing a thermal head according to a second embodiment of the present invention.

【図6】図5に示すサーマルヘッドのエネルギーバンド
図である。
6 is an energy band diagram of the thermal head shown in FIG.

【図7】本発明の第3実施例のサーマルヘッドを示す断
面図である。
FIG. 7 is a sectional view showing a thermal head according to a third embodiment of the present invention.

【図8】図7に示すサーマルヘッドのエネルギーバンド
図である。
8 is an energy band diagram of the thermal head shown in FIG.

【図9】本発明の第4実施例のサーマルヘッドを示す断
面図である。
FIG. 9 is a sectional view showing a thermal head according to a fourth embodiment of the present invention.

【図10】図9に示すサーマルヘッドのエネルギーバン
ド図である。
FIG. 10 is an energy band diagram of the thermal head shown in FIG.

【図11】本発明の第5実施例のサーマルヘッドを示す
断面図である。
FIG. 11 is a sectional view showing a thermal head according to a fifth embodiment of the present invention.

【図12】図11に示すサーマルヘッドのエネルギーバ
ンド図である。
12 is an energy band diagram of the thermal head shown in FIG.

【図13】本発明の第6実施例のサーマルヘッドを示す
断面図である。
FIG. 13 is a sectional view showing a thermal head according to a sixth embodiment of the present invention.

【図14】図13に示すサーマルヘッドのエネルギーバ
ンド図である。
FIG. 14 is an energy band diagram of the thermal head shown in FIG.

【図15】従来のサーマルヘッドの断面図である。FIG. 15 is a sectional view of a conventional thermal head.

【符号の説明】[Explanation of symbols]

11・・・・・・絶縁基板 12・・・・・・発熱抵抗体 13・・・・・・一対の電極 14、25・・・保護膜 15・・・・・・第1の導体層 16・・・・・・絶縁体層 17・・・・・・第2の導体層 18、22・・・n型半導体層 19・・・・・・第1のn型半導体層 20・・・・・・第2のn型半導体層 21、23 ・・p型半導体層 24・・・・・・酸化防止層 11 ... Insulating substrate 12 ... Heating resistor 13 ... Pair of electrodes 14, 25 ... Protective film 15 ... First conductor layer 16 .... Insulator layer 17 ... Second conductor layers 18, 22 ... n-type semiconductor layer 19 ... First n-type semiconductor layer 20 ... ..Second n-type semiconductor layers 21, 23 ..p-type semiconductor layers 24 ..

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板上に、発熱抵抗体と、一対の電極
と、これらを被覆する保護膜とを被着させるとともに、
該保護膜上に、前記発熱抵抗体及び一対の電極よりも低
いフェルミレベルを有する第1導体層と、絶縁体層又は
n型半導体層と、接地電位に接続される第2導体層とを
順次被着させたことを特徴とするサーマルヘッド。
1. A heating resistor, a pair of electrodes, and a protective film covering them are deposited on an insulating substrate, and
On the protective film, a first conductor layer having a Fermi level lower than that of the heating resistor and the pair of electrodes, an insulator layer or an n-type semiconductor layer, and a second conductor layer connected to the ground potential are sequentially formed. A thermal head characterized by being attached.
【請求項2】絶縁基板上に、発熱抵抗体と、一対の電極
と、これらを被覆する保護膜とを被着させるとともに、
該保護膜上に、前記発熱抵抗体及び一対の電極よりも低
いフェルミレベルを有する第1のn型半導体層と、絶縁
体層又はp型半導体層と、接地電位に接続される第2の
n型半導体層とを順次被着させたことを特徴とするサー
マルヘッド。
2. A heating resistor, a pair of electrodes, and a protective film covering them are deposited on an insulating substrate, and
On the protective film, a first n-type semiconductor layer having a Fermi level lower than that of the heating resistor and the pair of electrodes, an insulator layer or a p-type semiconductor layer, and a second n-type connected to the ground potential. A thermal head characterized in that a type semiconductor layer is sequentially deposited.
【請求項3】絶縁基板上に、発熱抵抗体と、一対の電極
と、これらを被覆する保護膜とを被着させるとともに、
該保護膜上に、前記発熱抵抗体及び一対の電極よりも低
いフェルミレベルを有するn型半導体層と、接地電位に
接続されるp型半導体層とを順次被着させたことを特徴
とするサーマルヘッド。
3. A heating resistor, a pair of electrodes, and a protective film covering them are deposited on an insulating substrate, and
An n-type semiconductor layer having a Fermi level lower than that of the heating resistor and the pair of electrodes and a p-type semiconductor layer connected to the ground potential are sequentially deposited on the protective film. head.
JP29637894A 1994-11-30 1994-11-30 Thermal head Pending JPH08150746A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29637894A JPH08150746A (en) 1994-11-30 1994-11-30 Thermal head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29637894A JPH08150746A (en) 1994-11-30 1994-11-30 Thermal head

Publications (1)

Publication Number Publication Date
JPH08150746A true JPH08150746A (en) 1996-06-11

Family

ID=17832780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29637894A Pending JPH08150746A (en) 1994-11-30 1994-11-30 Thermal head

Country Status (1)

Country Link
JP (1) JPH08150746A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012121283A (en) * 2010-12-10 2012-06-28 Rohm Co Ltd Thermal print head
JP2016005916A (en) * 2015-10-13 2016-01-14 ローム株式会社 Thermal print head

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012121283A (en) * 2010-12-10 2012-06-28 Rohm Co Ltd Thermal print head
JP2016005916A (en) * 2015-10-13 2016-01-14 ローム株式会社 Thermal print head

Similar Documents

Publication Publication Date Title
CN1968820B (en) Thermal head and manufacturing method thereof
US6118109A (en) Heating device for sheet material
US7969458B2 (en) Thermal printhead
US5847744A (en) Thin-film thermal print head and method of producing same
JP2008230126A (en) Thermal print head
JPH08150746A (en) Thermal head
JPS61154954A (en) Thermal head
US6121589A (en) Heating device for sheet material
US6441839B1 (en) Thermal head
JP3476938B2 (en) Thermal head
JP3488368B2 (en) Thermal head
JPH0131476Y2 (en)
US20020030729A1 (en) Thermal printhead, heating resistor used for the same, and process of making heating resistor
JP4157392B2 (en) Thermal head
JP2830837B2 (en) Manufacturing method of thermal head
JP3545959B2 (en) Thermal head
JP3472478B2 (en) Thermal head
JPH068501A (en) Thermal printing head
JPH0460025B2 (en)
JP2005178003A (en) Thermal head
JPS61108567A (en) Thermal head
JPH0679896A (en) Thermal printing head
JPS63141764A (en) Thermal recording head
JPH1148511A (en) Thermal head
JP2837963B2 (en) Thermal head