JPH08149176A - Demodulator - Google Patents

Demodulator

Info

Publication number
JPH08149176A
JPH08149176A JP6284840A JP28484094A JPH08149176A JP H08149176 A JPH08149176 A JP H08149176A JP 6284840 A JP6284840 A JP 6284840A JP 28484094 A JP28484094 A JP 28484094A JP H08149176 A JPH08149176 A JP H08149176A
Authority
JP
Japan
Prior art keywords
symbol
distortion amount
interpolation
section
fading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6284840A
Other languages
Japanese (ja)
Inventor
Atsushi Sasa
敦 佐々
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP6284840A priority Critical patent/JPH08149176A/en
Publication of JPH08149176A publication Critical patent/JPH08149176A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

PURPOSE: To provide a demodulator whose circuit scale is not considerably increased even in the data transmission system of the multi-carrier transmission system requiring many numbers of subcarriers by providing a means conducting interpolation estimate processing in time division or in symbol number division so as to process the interpolation estimate section in divisions. CONSTITUTION: When a reception signal is fed to an input terminal 1, a signal separate section 2 separates the reception signal into a pilot symbol and a data symbol for each subcarrier. Each pilot symbol distortion calculation section 3 calculates fading distortion in the pilot symbol and gives the calculated distortion to an interpolation estimate section 10. The interpolation estimate section 10 uses a division control section 8 to control a fading distortion amount for each subcarrier received by each pilot symbol distortion calculation section 3 and to interpolate and estimate the fading distortion in the data symbol in time division and the interpolation estimate result is fed to a storage section 7 and a fading compensation section 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マルチキャリア伝送方
式によってデータを伝送するデータ伝送装置の復調器に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demodulator of a data transmission device which transmits data by a multicarrier transmission system.

【0002】[0002]

【従来の技術】図2に、従来の復調器におけるフェージ
ング補償回路のブロック構成を示す。図中、同期検波又
は準同期検波された受信信号が入力端子1に供給される
と、信号分離部2において、マルチキャリア伝送方式に
おける各サブキャリア毎に、受信信号をパイロットシン
ボルとデータシンボルとに分離を行う。この分離された
パイロットシンボルは、疑似パイロットシンボル設定部
5とサブキャリア毎のパイロットシンボル歪量算出部3
に与えられ、一方、データシンボルは、フェージング補
償部6に与えられる。次に、疑似パイロットシンボル設
定部5において、隣接するチャネルのサブキャリアにお
けるパイロット信号を基にして、疑似的なパイロットシ
ンボルを設定し、その設定結果を各々のサブキャリア毎
に設けられたパイロットシンボル歪量算出部3に入力す
る。各パイロットシンボル歪量算出部3では、パイロッ
トシンボルにおけるフェージング歪量の算出を行い、算
出した歪量を各サブキャリア毎に設けられた補間推定部
4に供給する。各補間推定部4においては、各パイロッ
トシンボル歪量算出部3より入力した歪量を基にデータ
シンボルにおけるフェージング歪量を補間推定し、補間
推定結果をフェージング補償部6に供給する。また、デ
ータシンボルについては、各サブキャリア毎のフェージ
ング補償部6において、各補間推定部4からの補間推定
結果を利用して、データシンボルにおけるフェージング
補償を行い、このフェージング歪を除去した再生データ
シンボルを出力端子9へ出力する。
2. Description of the Related Art FIG. 2 shows a block configuration of a fading compensation circuit in a conventional demodulator. In the figure, when the received signal subjected to synchronous detection or quasi-synchronous detection is supplied to the input terminal 1, the signal separation unit 2 converts the received signal into pilot symbols and data symbols for each subcarrier in the multicarrier transmission system. Perform separation. The separated pilot symbols are divided into pseudo pilot symbol setting section 5 and pilot symbol distortion amount calculating section 3 for each subcarrier.
On the other hand, the data symbols are given to the fading compensation unit 6. Next, in the pseudo pilot symbol setting unit 5, pseudo pilot symbols are set based on the pilot signals in the subcarriers of the adjacent channels, and the setting result is the pilot symbol distortion provided for each subcarrier. It is input to the amount calculation unit 3. Each pilot symbol distortion amount calculation unit 3 calculates the fading distortion amount in the pilot symbol and supplies the calculated distortion amount to the interpolation estimation unit 4 provided for each subcarrier. Each interpolation estimation unit 4 interpolates and estimates the fading distortion amount in the data symbol based on the distortion amount input from each pilot symbol distortion amount calculation unit 3, and supplies the interpolation estimation result to the fading compensation unit 6. For the data symbols, the fading compensation unit 6 for each subcarrier uses the interpolation estimation result from each interpolation estimation unit 4 to perform fading compensation on the data symbols and remove the fading distortion from the reproduced data symbols. Is output to the output terminal 9.

【0003】以下、この従来例について図3〜図6を参
照して説明する。各サブキャリアの基本スロット構成の
一例を図3に示す。図3に示すように、1〜N(Nは2
以上の整数)の各サブキャリアにおいて、振幅と位相が
既知であるパイロットシンボルが、1スロットあたりM
個(Mは1以上の整数)挿入されており、そのパイロッ
トシンボルは、隣接するサブキャリア間で交互に挿入さ
れている。なお、先頭のパイロットシンボルP1 は、ス
ロットの同期シンボルとして各サブキャリアともスロッ
ト先頭の同一時間上に位置している。図2の信号分離部
2によって分離されたパイロットシンボルは、同図の疑
似パイロットシンボル設定部5に入力され、ここで図4
に示すように、他サブキャリアのパイロットシンボルを
利用して補間推定を行い、疑似的なパイロットシンボル
が設定される。この疑似パイロットシンボルと実際に受
信したパイロットシンボルとを、各サブキャリア毎に、
図2に示すパイロットシンボル歪量算出部3に入力する
ことで、図3に示すスロット構成が、図5に示すような
全サブキャリアで同一のパイロットシンボル挿入周期と
なる。
This conventional example will be described below with reference to FIGS. FIG. 3 shows an example of the basic slot configuration of each subcarrier. As shown in FIG. 3, 1 to N (N is 2
In each subcarrier of (above integer), the number of pilot symbols whose amplitude and phase are known is M per slot.
(M is an integer of 1 or more) are inserted, and the pilot symbols are inserted alternately between adjacent subcarriers. The head pilot symbol P 1 is located on the same time at the head of the slot for each subcarrier as a slot synchronization symbol. The pilot symbols separated by the signal separation unit 2 of FIG. 2 are input to the pseudo pilot symbol setting unit 5 of FIG.
As shown in, interpolation estimation is performed by using pilot symbols of other subcarriers, and pseudo pilot symbols are set. This pseudo pilot symbol and the pilot symbol actually received, for each subcarrier,
By inputting to pilot symbol distortion amount calculation section 3 shown in FIG. 2, the slot configuration shown in FIG. 3 has the same pilot symbol insertion period for all subcarriers as shown in FIG.

【0004】図2に示す各々のバイロットシンボル歪量
算出部3においては、サブキャリア毎のパイロットシン
ボルにおけるフェージング歪量CPnの算出を行い、算出
した歪量を同図の補間推定部4にそれぞれ入力する。次
に、この各々の補間推定部4では、図6に示すように、
サブキャリア毎に算出したフェージング歪量CP1M
基に、各データシンボルの歪量Cn を補間推定し、この
補間推定した歪量を各サブキャリア毎のフェージング補
償部6に与える。この各々のフェージング補償部6にお
いては、補間推定した歪量を基にしてデータシンボルの
フェージング補償を行い、フェージング歪を除去した再
生データシンボルを出力する。
In each bilot symbol distortion amount calculation unit 3 shown in FIG. 2, the fading distortion amount C Pn in the pilot symbol for each subcarrier is calculated, and the calculated distortion amount is respectively supplied to the interpolation estimation unit 4 in the same figure. input. Next, in each of the interpolation estimation units 4, as shown in FIG.
The distortion amount C n of each data symbol is interpolated and estimated based on the fading distortion amount C P1 to M calculated for each subcarrier, and the interpolated and estimated distortion amount is given to the fading compensation unit 6 for each subcarrier. Each fading compensation unit 6 performs fading compensation of the data symbol based on the distortion amount estimated by interpolation, and outputs the reproduced data symbol from which the fading distortion is removed.

【0005】[0005]

【発明が解決しようとする課題】前述の従来例の補間推
定部においては、疑似的なパイロットシンボルが図5に
示すように挿入されているため、補間推定部内の構成は
同一であるが、図6に示すような連続処理を行うため、
サブキャリア数と同じ数の複数の補間推定部が必要とな
り、サブキャリア数が多くなる程、回路規模が著しく増
大してしまう欠点があった。本発明では、この欠点を除
去し、サブキャリア数が多いマルチキャリア伝送方式の
データ伝送システムにおいても、回路規模が著しく増大
しない復調器を提供することを目的とする。
In the above-described conventional interpolation estimation unit, since the pseudo pilot symbols are inserted as shown in FIG. 5, the configuration in the interpolation estimation unit is the same, In order to perform continuous processing as shown in 6,
There is a drawback that a plurality of interpolation estimators as many as the number of subcarriers are required, and the circuit scale increases remarkably as the number of subcarriers increases. It is an object of the present invention to eliminate this drawback and to provide a demodulator in which the circuit scale does not significantly increase even in a data transmission system of a multicarrier transmission system having a large number of subcarriers.

【0006】[0006]

【課題を解決するための手段】本発明は、上記の目的を
達成するために、上記補間推定処理を時分割又はシンボ
ル数分割を行うための手段を設け、補間推定部の処理を
分割で行うようにしたものである。また、その分割処理
した補間推定結果を保管するための保管手段を設け、所
要の補間推定結果を随時取りだし、補間推定の続きを行
うことで、各サブキャリア毎に有していた補間推定部の
共通化したものである。
In order to achieve the above object, the present invention provides a means for performing time division or symbol number division of the interpolation estimation processing, and the processing of the interpolation estimation unit is divided. It was done like this. Further, a storage means is provided for storing the interpolated estimation result obtained by the division processing, the required interpolated estimation result is taken out at any time, and the continuation of the interpolated estimation is performed, so that the interpolated estimation unit provided for each subcarrier can be It is common.

【0007】[0007]

【作用】その結果、補間推定部に分割制御手段と保管手
段を備えることで、補間推定部の共通化が可能となり、
回路規模の削減を図ることができる。
As a result, since the interpolation estimating unit is provided with the division control means and the storing means, the interpolation estimating unit can be shared.
The circuit scale can be reduced.

【0008】[0008]

【実施例】以下、この本発明の一実施例の構成について
図1を用いて説明する。同期検波または準同期検波され
た受信信号が入力端子1に供給されると、信号分離部2
において、各サブキャリア毎に、受信信号をパイロット
シンボルとデータシンボルとに分離する。この分離した
パイロットシンボルは、疑似パイロットシンボル設定部
5とサブキャリア毎のパイロットシンボル歪量算出部3
に与えられ、一方、データシンボルは、フェージング補
償部6に与えられる。疑似パイロットシンボル設定部5
において、隣接するサブキャリアのパイロットシンボル
を利用して疑似的なパイロットシンボルを設定し、その
設定結果を各々のサブキャリア毎に設けられたパイロッ
トシンボル歪量算出部3に入力する。各パイロットシン
ボル歪量算出部3では、パイロットシンボルにおけるフ
ェージング歪量の算出を行い、算出した歪量を補間推定
部10に供給する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of one embodiment of the present invention will be described below with reference to FIG. When the received signal subjected to the synchronous detection or the quasi-synchronous detection is supplied to the input terminal 1, the signal separation unit 2
In, the received signal is separated into pilot symbols and data symbols for each subcarrier. The separated pilot symbols are divided into pseudo pilot symbol setting section 5 and pilot symbol distortion amount calculating section 3 for each subcarrier.
On the other hand, the data symbols are given to the fading compensation unit 6. Pseudo pilot symbol setting section 5
At, a pseudo pilot symbol is set using pilot symbols of adjacent subcarriers, and the setting result is input to pilot symbol distortion amount calculation section 3 provided for each subcarrier. Each pilot symbol distortion amount calculation unit 3 calculates the fading distortion amount in the pilot symbol, and supplies the calculated distortion amount to the interpolation estimation unit 10.

【0009】補間推定部10では、各パイロットシンボ
ル歪量算出部3より入力したサブキャリア毎のフェージ
ング歪量を分割制御部8において制御し、データシンボ
ルにおけるフェージング歪量を時分割的に補間推定し、
補間推定結果を保管部7とフェージング補償部6に供給
する。一方、データシンボルは、各サブキャリア毎のフ
ェージング補償部6において上記補間推定部10からの
補間推定結果を利用してデータシンボルにおけるフェー
ジング補償を行い、フェージング歪を除去した再生デー
タシンボルを出力端子9へ出力する。
In the interpolation estimation unit 10, the division control unit 8 controls the fading distortion amount for each subcarrier input from each pilot symbol distortion amount calculation unit 3, and the fading distortion amount in the data symbol is interpolated and estimated in a time division manner. ,
The interpolation estimation result is supplied to the storage unit 7 and the fading compensation unit 6. On the other hand, for the data symbol, the fading compensation unit 6 for each subcarrier performs fading compensation on the data symbol using the interpolation estimation result from the interpolation estimation unit 10, and a reproduced data symbol from which fading distortion has been removed is output terminal 9 Output to.

【0010】次に、本発明の一実施例における補間推定
処理について、図7及び図8を参照して更に詳しく説明
する。図1に示す補間推定部10において、各サブキャ
リア毎のパイロットシンボル歪量算出部3で算出したパ
イロットシンボルのフェージング歪量を基準にして、デ
ータシンボルにおけるフェージング歪量の補間推定を行
う。この補間推定処理では、1スロット分の補間推定を
時分割またはシンボル分割で行い、図7に示すように、
該当分割スロットの処理開始時に、保管部から以前の該
当分割スロットの補間推定結果を取り出して補間推定処
理を行う。その際、補間推定部にある該当スロット以外
の分割スロットの補間推定結果は、保管部とフェージン
グ補償部に入力される。この補間推定結果は、再び該当
分割スロットの処理が開始するまで保管部で保管し、処
理開始時に取り出し処理を行うことでスロットの連続性
を失わずに補間推定を行うことができる。フェージング
補償部に与えられた補間推定結果は、データシンボルに
おけるフェージング補償に用いられる。
Next, the interpolation estimation processing in one embodiment of the present invention will be described in more detail with reference to FIGS. 7 and 8. In the interpolation estimation unit 10 shown in FIG. 1, the fading distortion amount of the data symbol is interpolated and estimated with reference to the fading distortion amount of the pilot symbol calculated by the pilot symbol distortion amount calculation unit 3 for each subcarrier. In this interpolation estimation processing, interpolation estimation for one slot is performed by time division or symbol division, and as shown in FIG.
At the start of the processing of the corresponding divided slot, the interpolation estimation result of the previous corresponding divided slot is retrieved from the storage unit and the interpolation estimation processing is performed. At that time, the interpolation estimation results of the divided slots other than the corresponding slot in the interpolation estimation unit are input to the storage unit and the fading compensation unit. The interpolation estimation result is stored in the storage unit until the processing of the corresponding divided slot is started again, and the extraction processing is performed at the start of the processing, whereby the interpolation estimation can be performed without losing the continuity of the slot. The interpolation estimation result given to the fading compensation unit is used for fading compensation in the data symbol.

【0011】以上の処理における時分割の一例を図8に
示す。図8に示すように、1スロットをXに分割し、1
分割の処理時間をTとする。処理の順序は、図のように
サブキャリア毎(1、2〜XN+N)に行い、各補間推
定処理終了後に補間推定結果を図1に示すフェージング
補償部6と保管部7に供給した後、次の分割処理を行
う。データシンボル歪量の補間推定方法およびフェージ
ング補償方法は、従来例と同じ方法で行う。
FIG. 8 shows an example of time division in the above processing. As shown in FIG. 8, one slot is divided into X and 1
Let T be the processing time for division. The process is performed for each subcarrier (1, 2 to XN + N) as shown in the figure, and after the interpolation estimation process is completed, the interpolation estimation result is supplied to the fading compensation unit 6 and the storage unit 7 shown in FIG. Division processing is performed. The interpolation estimation method of the data symbol distortion amount and the fading compensation method are the same as those in the conventional example.

【0012】[0012]

【発明の効果】本発明によれば、補間推定部内の処理を
分割して行うことで、補間推定部の共通化が可能とな
り、復調器における回路規模の削減が可能となる。
According to the present invention, by dividing the processing in the interpolation estimation unit, the interpolation estimation unit can be shared and the circuit scale of the demodulator can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の全体構成を示すブロック図。FIG. 1 is a block diagram showing the overall configuration of the present invention.

【図2】従来例の構成を示すブロック図。FIG. 2 is a block diagram showing a configuration of a conventional example.

【図3】基本スロット構成図。FIG. 3 is a basic slot configuration diagram.

【図4】疑似的なパイロットシンボルの設定を示す図。FIG. 4 is a diagram showing setting of pseudo pilot symbols.

【図5】疑似的なパイロットシンボルが挿入されたスロ
ット構成図。
FIG. 5 is a slot configuration diagram in which pseudo pilot symbols are inserted.

【図6】データシンボルのフェージング歪量補間推定を
示す図。
FIG. 6 is a diagram showing fading distortion amount interpolation estimation of a data symbol.

【図7】退避保管の関係を示す図。FIG. 7 is a diagram showing a relationship of evacuation storage.

【図8】補間推定過程の分割例を示す図。FIG. 8 is a diagram showing an example of division of an interpolation estimation process.

【符号の説明】[Explanation of symbols]

1 入力端子 2 信号分離部 3 パイロットシンボル歪量算出部 4、10 補間推定部 5 疑似パイロットシンボル設定部 6 フェージング補償部 7 保管部 8 分割制御部 9 出力端子 1 Input Terminal 2 Signal Separation Section 3 Pilot Symbol Distortion Amount Calculation Section 4, 10 Interpolation Estimating Section 5 Pseudo Pilot Symbol Setting Section 6 Fading Compensation Section 7 Storage Section 8 Division Control Section 9 Output Terminal

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04J 1/00 4/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H04J 1/00 4/00

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 マルチキャリア伝送方式を用いたデータ
伝送装置の復調器であって、各サブキャリアにおいて伝
送されるデータシンボル列間に所定周期で挿入されたパ
イロットシンボルを用いてフェージング歪量を算出する
手段と、該算出したパイロットシンボルのフェージング
歪量を基準にしてデータシンボルにおけるフェージング
歪量を補間推定する補間推定手段と、該推定したフェー
ジング歪量に応じてフェージング補償を行う補償手段と
を有する復調器において、 隣接するサブキャリアのパイロットシンボルから疑似的
なパイロットシンボルを設定する設定手段と、上記フェ
ージング歪量の補間推定処理を時分割又はシンボル数分
割で行う補間推定手段とを具備することを特徴とする復
調器。
1. A demodulator of a data transmission device using a multicarrier transmission method, wherein a fading distortion amount is calculated using pilot symbols inserted at a predetermined cycle between data symbol sequences transmitted on each subcarrier. Means, interpolation estimating means for interpolating and estimating the fading distortion amount in the data symbol based on the calculated fading distortion amount of the pilot symbol, and compensating means for performing fading compensation according to the estimated fading distortion amount. In the demodulator, it is provided with a setting means for setting a pseudo pilot symbol from pilot symbols of adjacent subcarriers, and an interpolation estimation means for performing the interpolation estimation processing of the fading distortion amount by time division or symbol number division. Characteristic demodulator.
【請求項2】 請求項1に記載の復調器において、 上記補間推定手段は、パイロットシンボルのフェージン
グ歪量又は受信信号自体を基準にしてデータのフェージ
ング歪量又は受信信号を補間推定する手段であることを
特徴とする復調器。
2. The demodulator according to claim 1, wherein the interpolation estimating means is means for interpolating and estimating the fading distortion amount of the data or the received signal itself with reference to the fading distortion amount of the pilot symbol or the received signal itself. A demodulator characterized in that.
【請求項3】 請求項1に記載の復調器において、 上記疑似的なパイロットシンボルを設定する設定手段
は、自サブキャリア以外の他サブキャリアのパイロット
シンボルのフェージング歪量又は受信信号自体を用いて
補間推定を行い疑似的なパイロットシンボルを設定する
手段であることを特徴とする復調器。
3. The demodulator according to claim 1, wherein the setting means for setting the pseudo pilot symbol uses a fading distortion amount of a pilot symbol of another subcarrier other than the own subcarrier or the received signal itself. A demodulator which is means for performing interpolation estimation and setting a pseudo pilot symbol.
【請求項4】 請求項1に記載の復調器において、 上記補間推定手段は、データシンボルのフェージング歪
量の補間推定処理を時分割又はシンボル数分割で行う分
割手段と、補間推定結果を保管するための保管手段とを
有することを特徴とする復調器。
4. The demodulator according to claim 1, wherein the interpolation estimation means stores the interpolation estimation result in a time division manner or a symbol number division manner in which the interpolation estimation processing of the fading distortion amount of the data symbol is performed. And a storage means for storing the demodulator.
JP6284840A 1994-11-18 1994-11-18 Demodulator Pending JPH08149176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6284840A JPH08149176A (en) 1994-11-18 1994-11-18 Demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6284840A JPH08149176A (en) 1994-11-18 1994-11-18 Demodulator

Publications (1)

Publication Number Publication Date
JPH08149176A true JPH08149176A (en) 1996-06-07

Family

ID=17683705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6284840A Pending JPH08149176A (en) 1994-11-18 1994-11-18 Demodulator

Country Status (1)

Country Link
JP (1) JPH08149176A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032267A1 (en) * 1997-01-17 1998-07-23 Nds Limited Ofdm receiver using pilot carriers
WO1998037649A3 (en) * 1997-02-21 1998-12-17 Nds Ltd Method and apparatus for detecting corrupt pilots in the reception of orthogonal frequency division multiplex (ofdm) signals
EP1032169A1 (en) * 1999-02-26 2000-08-30 Thomson-Csf System for estimating the complex gain of a transmission channel
US6442218B1 (en) 1998-09-04 2002-08-27 Fujitsu Limited Demodulator
US6678337B1 (en) 1998-08-05 2004-01-13 Nec Corporation Method and device for demodulating receive signal including a pilot signal
JP2013225867A (en) * 1997-11-03 2013-10-31 Qualcomm Inc Method and apparatus for high rate packet data transmission
US9001735B2 (en) 1997-11-03 2015-04-07 Qualcomm Incorporated Method and apparatus for high rate packet data transmission
US9107109B2 (en) 2000-10-25 2015-08-11 Qualcomm Incorporated Method and apparatus for determining a data rate in a high rate packet data wireless communications system
US9118387B2 (en) 1997-11-03 2015-08-25 Qualcomm Incorporated Pilot reference transmission for a wireless communication system
US9426821B2 (en) 2000-10-25 2016-08-23 Qualcomm Incorporated Method and apparatus for high rate packet data and low delay data transmissions

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032267A1 (en) * 1997-01-17 1998-07-23 Nds Limited Ofdm receiver using pilot carriers
WO1998037649A3 (en) * 1997-02-21 1998-12-17 Nds Ltd Method and apparatus for detecting corrupt pilots in the reception of orthogonal frequency division multiplex (ofdm) signals
JP2013225867A (en) * 1997-11-03 2013-10-31 Qualcomm Inc Method and apparatus for high rate packet data transmission
US9124344B2 (en) 1997-11-03 2015-09-01 Qualcomm Incorporated Pilot reference transmission for a wireless communication system
US9118387B2 (en) 1997-11-03 2015-08-25 Qualcomm Incorporated Pilot reference transmission for a wireless communication system
US9001735B2 (en) 1997-11-03 2015-04-07 Qualcomm Incorporated Method and apparatus for high rate packet data transmission
US6678337B1 (en) 1998-08-05 2004-01-13 Nec Corporation Method and device for demodulating receive signal including a pilot signal
US6442218B1 (en) 1998-09-04 2002-08-27 Fujitsu Limited Demodulator
FR2790343A1 (en) * 1999-02-26 2000-09-01 Thomson Csf SYSTEM FOR ESTIMATING THE COMPLEX GAIN OF A TRANSMISSION CHANNEL
US6614852B1 (en) 1999-02-26 2003-09-02 Thomson-Csf System for the estimation of the complex gain of a transmission channel
SG82068A1 (en) * 1999-02-26 2001-07-24 Thomson Csf System for the estimation of the complex gain of a transmission channel
EP1032169A1 (en) * 1999-02-26 2000-08-30 Thomson-Csf System for estimating the complex gain of a transmission channel
US9107109B2 (en) 2000-10-25 2015-08-11 Qualcomm Incorporated Method and apparatus for determining a data rate in a high rate packet data wireless communications system
US9426821B2 (en) 2000-10-25 2016-08-23 Qualcomm Incorporated Method and apparatus for high rate packet data and low delay data transmissions

Similar Documents

Publication Publication Date Title
JP3027362B2 (en) Equalization method and equalizer for OFDM receiver
JP4557320B2 (en) Adaptive channel equalizer in digital communication system using orthogonal frequency division multiplexing (OFDM) system
EP0903898B1 (en) Equalizing method and equalizer for OFDM receiver
US20030058787A1 (en) Method and apparatus for channel estimation
JPH08149176A (en) Demodulator
WO1983001159A1 (en) Zero-crossing interpolator to reduce isochronous distortion in a digital fsk modem
KR20130016402A (en) Ofdm time basis matching with pre-fft cyclic shift
JP2871655B1 (en) Symbol synchronization circuit
JP2001503230A (en) Set of low cross-correlation non-palindromic synchronization sequences for code tracking in synchronous multiple access communication systems
KR100593569B1 (en) Method of processing signal consisting of data symbols
KR20020086161A (en) Training symbol determining method and apparatus and method for estimating frequency offset in OFDM system
JPH11154925A (en) Digital transmitter
EP1421756B1 (en) Pilot aided clock synchronization for ofdm signals
AU5333398A (en) Ofdm receiver using pilot carriers
JP3336991B2 (en) Receiver for spread spectrum communication
JP2003110523A (en) Ofdm receiver
CN101771655B (en) Apparatus and method for estimating channels in digital broadcasting signal receiver
KR100556890B1 (en) Method for syncronizing frame of td-scdma
JP2002280997A (en) Digital signal receiver
JP4503796B2 (en) Synchronization signal generating method, receiving apparatus, and recording medium
JP3584393B2 (en) Guard correlator
JP3308797B2 (en) Synchronizer
JP3717896B2 (en) Synchronization control method and modem
JP3616550B2 (en) OFDM demodulator
KR20020080211A (en) Method for determining training symbol and estimating frequency offset and synchronizing frequency in ofdm