JP2005033407A

JP2005033407A - Receiving device and filter device

Info

Publication number: JP2005033407A
Application number: JP2003194960A
Authority: JP
Inventors: Masahiko Murakami; 昌彦村上; Atsushi Mino; 敦三野; Junji Hashimoto; 順次橋本; Hideo Asami; 秀夫浅見; Junichi Sawada; 純一澤田
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2003-07-10
Filing date: 2003-07-10
Publication date: 2005-02-03

Abstract

<P>PROBLEM TO BE SOLVED: To provide a receiving device for an OFDM which is provided with an interpolation filter device reduced in circuit configuration, and to provide a filter device reduced in circuit configuration. <P>SOLUTION: The receiving device comprises a symbol filter 40 which is equipped with a fetching part 41 for fetching an SP signal out of four signals, a multiplier 42, a coefficient selector 43 for selecting the coefficients in accordance with a tap where the SP signal is located, and an adder 44. With the coefficient selector 43 for selecting coefficients corresponding to the SP signal, it is unnecessary to be equipped with the multiplier 42 every coefficient and the number of the multipliers 42 can be reduced. Thus, the circuit configuration of the symbol filter 40 can be reduced. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、直交周波数分割多重方式（ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘ：ＯＦＤＭ）の受信装置に関し、特に回路構成が簡易である補間フィルタを備えた受信装置および回路構成が簡易であるフィルタ装置に関するものである。
【０００２】
【従来の技術】
近年、デジタル信号を伝送する方式として、ＯＦＤＭ方式が提案されている。このＯＦＤＭ方式は、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、それぞれのサブキャリアの振幅および位相にデータを割り当て、ＰＳＫ（ＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）やＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）によりデジタル変調する方式である。
【０００３】
ＯＦＤＭ方式では、サブキャリアの間隔は各サブキャリアが干渉しない最小の間隔である直交周波数間隔であり、高い周波数利用効率を実現できる。また、１シンボルあたりの時間が長いためシンボルの時間長に対する相対的なマルチパスの時間を短くすることができマルチパス妨害に強い。このため、ＯＦＤＭ方式はデジタル地上波放送やデジタル移動体通信への利用が検討されている。このＯＦＤＭ方式を採用したデジタル地上波放送として、たとえばヨーロッパではＤＶＢ−Ｔ（ＤｉｇｉｔａｌＶｉｄｅｏＢｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）や、日本ではＩＳＤＢ−Ｔ（ＩｎｔｅｇｒａｔｅｄＳｅｒｖｉｃｅｓＤｉｇｉｔａｌＢｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）といった規格が提案されている。
【０００４】
ここで、伝送時にマルチパス等の影響によりサブキャリア毎に異なる歪みが生じると、サブキャリア毎の振幅および位相の特性が異なるものとなってしまう。このため、受信側では、サブキャリア毎の振幅および位相が等しくなるように受信信号を等化する必要がある。ＯＦＤＭ方式では、送信側で伝送信号中に所定の振幅および所定の位相のパイロット信号を伝送シンボル内に散在させておき、受信側でこのパイロット信号の振幅と位相とを用いて受信データ信号の補間データを求め、この補間データを用いて受信データ信号を等化する。
【０００５】
このパイロット信号には、伝送シンボルによらず同一の周波数のサブキャリアで伝送されるコンティニュアル・パイロット（ｃｏｎｔｉｎｕａｌｐｉｌｏｔ：ＣＰ）信号と、伝送シンボル毎に異なった周波数のサブキャリアで伝送されるスキャッタード・パイロット（ｓｃａｔｔｅｒｅｄｐｉｌｏｔ：ＳＰ）信号がある。ＤＶＢ−Ｔ規格やＩＳＤＢ−Ｔ規格では、キャリア（周波数）方向の１２本のサブキャリアに１本の割合でＳＰ信号が挿入され、シンボル（時間）方向の同一のサブキャリアに対して４シンボル毎に１回の割合でＳＰ信号が挿入される。このＳＰ信号を用いて補間データを算出する場合、シンボル方向に補間データを生成した後に、キャリア方向に補間データを生成し、全てのサブキャリアの補間データを求めている。以下に、補間データの生成処理について説明する。
【０００６】
まず、図２５に示すように、補間データ生成部１０２のシンボルフィルタ１０３には、ＦＦＴ演算部１０１によってＯＦＤＭ信号から抽出されたパイロット信号が入力される。そして、シンボルフィルタ１０３は、パイロット信号を用いてシンボル方向に補間データを算出する。この結果、全てのシンボルに対して、キャリア方向に３キャリア毎に補間データを生成することができる。続いて、シンボル方向に補間した補間データとパイロット信号とがキャリア方向の補間フィルタであるキャリアフィルタ１０４に入力される。キャリアフィルタ１０４は、入力信号を用いてキャリア方向の補間処理を行い、シンボル内の全キャリアの補間データを求める。この結果、受信したＯＦＤＭ信号の全てのサブキャリアに対して補間データを求めることができる。そして、複素除算器１０６は、ＦＦＴバッファ１０５から出力されたデータ信号を補間データ生成部１０２が生成した補間データで除算することで、遅延波による影響（振幅及び位相の変化）を補正した等化データを出力することが可能となる。
【０００７】
従来、シンボルフィルタおよびキャリアフィルタとして、ＦＩＲ（ＦｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタやＩＩＲ（ＩｎｆｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタといったデジタルフィルタが用いられる。図２６は、従来のＦＩＲフィルタの構成を示す図である。ＦＩＲフィルタ１１０は、遅延素子１１１ａ〜１１１ｅと、タップ数と同数の乗算器１１２ａ〜１１２ｇと、加算器１１４とを備える。そして、各係数ｋ_１〜ｋ_ｎは、遅延素子の中心位置にあるサブキャリアに対する補間データを算出するために予め設定されている。順次入力された信号は、１番目の乗算器１１２ａと１番目の遅延素子１１１ａに分配される。そして、１番目の乗算器１１２ａに送られた信号は、この乗算器１１２ａによって係数ｋ_１と乗算されて加算器１１４へ送られる。そして、１番目の遅延素子１１１ａに送られた信号は、間隔Ｔだけ遅延された後、再び分配され、２番目の乗算器１１２ｂと２番目の遅延素子１１１ｂに送られる。このとき、１番目の乗算器１１２ａには次の信号が入力される。
【０００８】
上述したように、順次遅延された信号とそれに対応する係数とを乗算器１１２が乗算演算し、１番目の信号と１番目の係数との乗算値からｎ番目の信号とｎ番目の係数との乗算値までを全て加算器１１４で加算したものが、補間データとして出力される。この結果、ＦＩＲフィルタ１１０は、シンボル内の各サブキャリアに対する補間データを算出することができる。このように、シンボルフィルタとキャリアフィルタとを用いて２次元的な補間処理を施すことにより、全てのサブキャリアの補間データを受信側で算出することが可能となる（特許文献１参照）。
【０００９】
【特許文献１】
特開平１１−１６３８２２号公報
【００１０】
【発明が解決しようとする課題】
ところで、補間フィルタとして用いるＦＩＲフィルタ１１０は、タップ数を増やせば、より高精度なフィルタを構成することができることとなる。しかしながら、従来のＦＩＲフィルタ１１０では、タップ数の増加に伴い乗算器１１２の個数も増加させる必要がある。このため、回路規模が大きくなり製造コストが増加するという問題があった。
【００１１】
また、パイロット信号が配置されていない部分は、０信号が挿入された後、ＦＩＲフィルタ１１０によって演算処理される。この場合、有効となる乗算演算を行っている乗算器はパイロット信号が入力される乗算器のみであり、たとえばシンボルフィルタでは全タップ数の１／４にすぎない。一方、それ以外の乗算器の演算結果はすべて、挿入された０信号との積、すなわち０となっている。そして、加算器は、０である演算結果を含めた全ての乗算器の出力を加算演算することとなる。このように、０が挿入されたデータ部分の乗算結果は結局０であるため、不要な演算が発生しているという問題があった。
【００１２】
この発明は、上記した従来技術の欠点に鑑みてなされたものであり、不要な演算処理を排除し、回路構成の削減を図った補間フィルタを備えたＯＦＤＭ用の受信装置と、回路構成の削減を図ったフィルタ装置とを提供することを目的とする。
【００１３】
【発明が解決しようとする手段】
請求項１にかかる受信装置は、振幅、位相が既知のパイロット信号が周波数軸上および時間軸上に所定の間隔で配置されるＯＦＤＭ信号を受信する手段と、前記パイロット信号を用いて受信データ信号の補間データを生成するフィルタと、前記補間データを用いて周波数領域と時間領域との等化を行う等化手段とを備えた受信装置において、前記フィルタは、複数の信号の中から取り出した前記パイロット信号に乗ずべき乗算係数を、複数の係数の中から選択する係数選択手段と、前記所定の間隔に対応する信号個数に対して一個の割合で配置され、前記パイロット信号と前記乗算係数とを乗算する複数の乗算手段と、前記乗算手段の乗算結果を加算する加算手段と、を備え、前記加算手段から前記補間データを出力することを特徴とする。
【００１４】
本発明にかかる受信装置によれば、複数の係数からパイロット信号に乗ずべき乗算係数を選択する係数選択手段を設けることによって、乗算器の個数を削減した補間フィルタを備えたＯＦＤＭ用の受信装置を提供することが可能である。
【００１５】
請求項２にかかる受信装置は、第１および第２の複数の前記フィルタを備え、前記第１のフィルタは、時間軸方向または周波数方向のいずれか一方に対して補間データを生成し、前記第２のフィルタは、前記第１のフィルタにタンデム接続され、前記パイロット信号と前記第１のフィルタが生成した補間データとを用いて、他方の時間方向または周波数方向に対して補間データを生成することを特徴とする。
【００１６】
請求項３にかかる受信装置は、前記第１のフィルタの前記係数選択手段は、時間方向または周波数方向のいずれか一方の前記パイロット信号の配置割合に応じた個数の前記係数の中から前記乗算係数を選択し、前記第２のフィルタの前記係数選択手段は、他方の時間方向または周波数方向の前記パイロット信号の配置割合に応じた個数の前記係数の中から前記乗算係数を選択することを特徴とする。
【００１７】
請求項４にかかる受信装置は、前記パイロット信号の配置位置を演算し、演算結果に応じて前記パイロット信号を周波数軸上および時間軸上に配置する配列手段を備えたことを特徴とする。
【００１８】
請求項５にかかる受信装置は、前記配列手段は、前記所定の間隔を隔てて配置する任意の２箇所の信号の振幅強度の乗算値を順次演算し、該乗算値の絶対値が最大となる２箇所の信号を検出し、この検出した信号をもとに先頭の前記パイロット信号の配置位置を求めることを特徴とする。
【００１９】
請求項６にかかる受信装置は、前記配列手段は、先頭の前記パイロット信号の配置位置に基づき、先頭の前記パイロット信号に対して前記所定の間隔で配置する他の前記パイロット信号の配置位置を演算することを特徴とする。
【００２０】
請求項７にかかる受信装置は、前記係数選択手段は、受信した前記選択信号に基づいて前記乗算係数を選択することを特徴とする。
【００２１】
請求項８にかかる受信装置は、前記係数選択手段は、受信した前記選択信号に基づいて前記乗算係数を選択することを特徴とする。
【００２２】
請求項９にかかる受信装置は、前記係数選択手段は、前記選択信号の受信間隔に同期して、前記乗算係数を選択するマルチプレクサであることを特徴とする。
【００２３】
請求項１０にかかる受信装置は、前記係数選択手段は、前記係数の個数と同数の遅延素子の段数を有し、前記選択信号の受信間隔に同期して、選択順に配置した前記係数を順次移動するシフトレジスタであることを特徴とする。
【００２４】
請求項１１にかかるフィルタ装置は、振幅、位相が既知であるパイロット信号が周波数軸上および時間軸上に所定の間隔で配置されるＯＦＤＭ信号を受信する受信装置に備えられ、前記パイロット信号を用いて受信データ信号の補間データを生成するフィルタ装置において、複数の信号の中から取り出した前記パイロット信号に乗ずべき乗算係数を、複数の係数の中から選択する係数選択手段と、前記所定の間隔に対応する信号個数に対して一個の割合で配置され、前記パイロット信号と前記乗算係数を乗算する乗算手段と、前記乗算係数の乗算結果を加算する加算手段と、を備えたことを特徴とする。
【００２５】
【発明の実施の形態】
以下に図面を参照して、この発明にかかる実施の形態である受信装置について説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。
【００２６】
まず、ＯＦＤＭ方式のデジタル信号（ＯＦＤＭ信号）の受信装置について説明する。図１は、本実施の形態であるＯＦＤＭ信号の受信装置の概要構成を示すブロック図である。図１に示すように、受信装置１は、アンテナ２と、チューナ３と、Ａ／Ｄ変換部４と、デジタル直交復調部５と、ＦＦＴ演算部６と、ＦＦＴバッファ７と、補間データ生成部８と、複素除算部９とを備える。
【００２７】
送信装置から送信されたデジタル信号は、受信装置１のアンテナ２によって受信され、ＲＦ信号としてチューナ３に入力される。チューナ３は、ＲＦ信号をＩＦ信号に周波数変換し、Ａ／Ｄ変換部４に出力する。Ａ／Ｄ変換部４は、ＩＦ信号をデジタル化し、デジタル直交復調部５に出力する。デジタル直交復調部５は、所定の周波数のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。ＦＦＴ演算部６は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行って周波数領域の信号に変換し、演算したＯＦＤＭ信号をＦＦＴバッファ７に出力する。ＦＦＴバッファ７は、ＯＦＤＭ信号を保持するメモリ７ａを備え、補間データ生成部８の出力タイミングに合わせてメモリ７ａに保持した信号を複素除算部９に出力する。また、補間データ生成部８は、モニタ１０と、座標演算部２０と、メモリ３０と、シンボルフィルタ４０とキャリアフィルタ５０とを備える補間フィルタ６０と、を備え、ＯＦＤＭ信号から読み出したパイロット信号を用いてデータ信号の位相等化および振幅等化を行うための補間データを算出し、算出した補間データを複素除算部９に出力する。複素除算部９は、ＦＦＴバッファ７から入力されたＯＦＤＭ信号を補間データ生成部８から入力された補間データで除算することで等化後のデータを得る。
【００２８】
ここで、補間データ生成部８が読み出すＯＦＤＭ信号について説明する。図２は、ＯＦＤＭ信号を説明するための配置パターン図である。ＤＶＢ−Ｔ規格やＩＳＤＢ−規格では、キャリア方向（周波数方向）に１２個の信号に１個の割合でＳＰ信号を配置する。このため、キャリア方向に対して、同一シンボルの信号列には１２キャリアに１回の割合でＳＰ信号が配置される。また、ＳＰ信号をシンボル毎に３個ずつキャリア方向にシフトさせて配置する。この結果、シンボル方向（時間方向）に対して、同一キャリアの信号列には４シンボルに１回の割合でＳＰ信号が配置される。したがって、ＯＦＤＭ信号には、データ信号（図中では「○」で示す。）中に上述した所定の周期でＳＰ信号（図中では「●」で示す。）が配置される。また、図２に示すように、ＯＦＤＭ信号は、データ信号とＳＰ信号とが規則的に配置する領域Ａをシンボル方向およびキャリア方向に所定数配置した配置パターンを有する。ここで、データ信号が配置する箇所（○）が、補間データ生成部８が補間データを生成する補間対象部となる。なお、図２に示すように最終キャリアにはシンボル方向に対して１列にＣＰ信号が配置される。
【００２９】
つぎに、補間データ生成部８がパイロット信号を用いて補間データを生成する動作について説明する。モニタ１０がＦＦＴ演算部６から出力されたＯＦＤＭ信号を読み出し、座標演算部２０がＯＦＤＭ信号に含まれるパイロット信号の配置位置を演算し、ＳＰ信号を抽出し、メモリ３０に出力する。そして、シンボルフィルタ４０がメモリ３０から入力されたパイロット信号を用いてシンボル方向に補間データを生成する。次いで、キャリアフィルタ５０がパイロット信号とシンボルフィルタ４０が生成した補間データとを用いてキャリア方向に補間データを生成する。この結果、全ての補間対象部に対して補間データを生成することができる。
【００３０】
図２に示すように、ＳＰ信号は規則的に配置するため、先頭のＳＰ信号の配置位置を検出すると、先頭のＳＰ信号の配置位置に基づき他のＳＰ信号の配置を把握することができる。以下に、先頭のＳＰ信号の配置位置を検出し、他のＳＰ信号の配置位置を演算する座標演算部２０について説明する。図３は、座標演算部２０の構成を示すブロック図である。座標演算部２０は、１３段シフトレジスタ２１と、乗算器２２と、絶対値検出部２３と、メモリ２４と、最大値検出部２５と、シンボルカウンタ２６ａとキャリアカウンタ２６ｂとを有する座標計算部２６と、抽出部２７とを備える。
【００３１】
まず、１３段シフトレジスタ２１は、モニタ１０が読み出すＯＦＤＭ信号をキャリア方向に先頭から順次入力する。乗算器２２は、１３段シフトレジスタ２１が信号をシフトする毎に１３段シフトレジスタ２１の１段目と１３段目とに入力される信号の振幅強度を乗算する。乗算器２２は乗算値を絶対値検出部２３に出力し、絶対値検出部２３は入力された乗算値の絶対値を検出し、メモリ２４に出力する。ここで、ＳＰ信号はキャリア方向に対して１２個に１個の割合で配置される。また、ＳＰ信号の振幅強度は他のデータ信号の値よりも大きい。このため、１段目と１３段目とにＳＰ信号が入力された場合、乗算器２２が出力する乗算値の絶対値は、連続する１２個の乗算値の範囲で最大値となる。最大値検出部２５は、メモリ２４が保持する乗算値の中から最大値を検出することによって、先頭のＳＰ信号とキャリア方向に次に配置するＳＰ信号とを検出することができ、先頭のＳＰ信号の配置位置を求めることが可能となる。
【００３２】
そして、シンボルカウンタ２６ａが先頭のＳＰ信号の配置位置に基づいて、シンボル方向に順次ＳＰ信号の配置位置を演算する。ＳＰ信号はシンボル方向に４シンボルに１個の割合で配置するため、シンボルカウンタ２６ａは２ビットカウンタでもよいし、２ビット以上のカウンタのカウント数を４で割った余りを算出する演算器でもよい。そして、キャリアカウンタ２６ｂは先頭のＳＰ信号の配置位置に基づいてキャリア方向に順次ＳＰ信号の配置位置を演算する。ＳＰ信号はキャリア方向に１２キャリアに１個の割合で配置するため、キャリアカウンタ２６ｂは４ビットカウンタでもよいし、４ビット以上のカウンタのカウント数を１２で割った余りを算出する演算器でもよい。
【００３３】
そして、抽出部２７は、モニタ１０が読み出したＯＦＤＭ信号から座標演算部２６が演算した配置位置に基づいてＳＰ信号を抽出する。抽出部２７は、ＳＰ信号以外の箇所に０信号を挿入し、パイロット信号と０信号とを時間軸上および周波数軸上に配置した状態でパイロット信号と０信号とをメモリ３０に出力する。メモリ３０は、各信号を保持し、パラレル信号の状態でシンボルフィルタに出力する。
【００３４】
シンボルフィルタ４０は、入力されたＳＰ信号と０信号との中から、ＳＰ信号を用いてシンボル方向に補間データを生成する。図４はシンボルフィルタ４０の構成を示すブロック図である。図４に示すように、シンボルフィルタ４０はタップ数がｎであり、遅延素子Ｄ_１〜Ｄ_ｎ−１と、取出部４１ａ〜４１ｄと、乗算器４２ａ〜４２ｄと、係数選択器４３ａ〜４３ｄと、加算器４４とを備える。また、信号が入力される入力端子４５と、生成した補間データを出力する出力端子４６とを備える。ここで、取出部４１ａ〜４１ｄと乗算器４２ａ〜４２ｄと係数選択器４３ａ〜４３ｄとは、４タップに一箇所の割合で配置される。ＳＰ信号はシンボル方向に対して４個の信号のうち１個の割合で配置され、ＳＰ信号以外の信号は抽出部２７が挿入した０信号でありシンボルフィルタ４０の演算に関与しないためである。なお、取出部４１ａ〜４１ｄと乗算器４２ａ〜４２ｄと係数選択器４３ａ〜４３ｄとは、総タップ数に応じて１〜３タップに一箇所の割合で配置されるものもある。
【００３５】
遅延素子Ｄ_１〜Ｄ_ｎ−１は、所定の間隔Ｔだけ入力された信号を遅延させる。取出部４１ａ〜４１ｄは、選択信号を受信して４個の信号からＳＰ信号を取出し、接続するそれぞれの乗算器４２ａ〜４２ｄに取出したＳＰ信号を出力する。また、４個の係数を有しており、選択信号を受信してＳＰ信号に対応する係数を選択し、乗算器４２ａ〜４２ｄに出力する。係数選択器４３ａ〜４３ｄが有する係数ｋ_１〜ｋ_ｎは、中心タップの補間対象部に対する補間データを算出するために予め設定されている。ここで、取出部４１と係数選択器４３とが受信する選択信号は、座標演算部２０から出力され、ＳＰ信号の配置位置を示すものである。そして、乗算器４２ａ〜４２ｄは、取出部４１ａ〜４１ｄが取出したＳＰ信号と係数選択器４３ａ〜４３ｄが選択した係数とを乗算し、乗算値を加算器４４に出力する。つぎに、加算器４４は、乗算器４２ａ〜４２ｄが出力した乗算値を全て加算する。シンボルフィルタ４０は、加算器４４が加算した加算値をシンボル方向の補間データとしてキャリアフィルタ５０に出力する。なお、係数選択器４３は、図５に示すように、選択信号を受信して、所定の係数の中から指示された係数を選択するマルチプレクサ４３１を備えた構造を有している。
【００３６】
つぎに、シンボルフィルタ４０が実際に行う演算処理について説明する。たとえば、タップ数が３１であるシンボルフィルタ４０が１５シンボル目の補間対象部に対して補間データを生成する場合について説明する。
【００３７】
図６は、シンボル方向の補間データ生成について説明するための図である。図６には、シンボルフィルタ４０に入力される信号の配置パターン図とともに、各信号に対応するタップとその係数を示している。補間対象部は「○」であり、ＳＰ信号は「●」である。図６に示すように、補間対象となる１５シンボル目の信号が中心の１５タップに位置するように入力信号が配置される。この場合、たとえば、０シンボル目に位置するＳＰ信号には係数ｋ_３１が対応し、１シンボル目に位置するＳＰ信号には係数ｋ_３０が対応する。以下、各信号の配置位置を（ｌ，ｋ）（ここでｌはシンボル番号、ｋはサブキャリア番号を表す。）として表す。
【００３８】
また、（１５，０）の補間対象部の補間データの生成には、補間対象部と同一キャリアである領域ＬａのＳＰ信号と、ＳＰ信号が位置するタップに対応する係数とを用いる。また、（１５，３）の補間対象部の補間データの生成には、（１５，３）と同一キャリアである領域ＬｂのＳＰ信号と、ＳＰ信号が位置するタップに応じた係数とを用い、同様に、（１５，６）の補間対象部の補間データの生成には領域ＬｃのＳＰ信号とＳＰ信号が位置するタップに応じた係数とを用いる。
【００３９】
このため、（１５，０）の補間対象部の補間データの生成には、（０，０）、（４，０）、（８，０）、（１２，０）、（１６，０）、（２０，０）、（２４，０）、（２８，０）に位置するＳＰ信号と、このＳＰ信号が位置するタップに応じた係数ｋ_３１、ｋ_２７、ｋ_２３、ｋ_１９、ｋ_１５、ｋ_１１、ｋ_７、ｋ_３とを用いる。したがって、図７に示すように、取出部４１ａ〜４１ｄはＳＰ信号を取出し、係数選択器４３ａ〜４３ｄはＳＰ信号が位置するタップに応じた係数を選択する。たとえば、取出部４１ｄは３０タップに位置する（０，０）のＳＰ信号を取出し、係数選択器４３ｄはＳＰ信号が位置する３０タップに応じた係数ｋ_３１を選択する。そして、乗算器４２ａ〜４２ｄは、入力されたＳＰ信号のデータと係数とを乗算し、それぞれ乗算値を加算器４４に出力する。加算器４４が入力された乗算値を全て加算した加算値が補間データＨ（１５，０）となる。
【００４０】
したがって、出力される補間データＨ（１５，０）は数式１に示す演算を行い求められることとなる。
【数１】

【００４１】
また、（１５，３）の補間対象部の補間データの生成には、図６の領域Ｌｂに含まれるＳＰ信号と、ＳＰ信号が位置するタップに応じた係数とを用いる。たとえば、図８に示すように、取出部４１ｄは２９タップに位置する（１，３）のＳＰ信号を取出し、係数選択器４３ｄはこのＳＰ信号が位置する２９タップに応じた係数ｋ_３０を選択する。そして、乗算器４２ａ〜４２ｄは、入力されたＳＰ信号のデータと係数とを乗算し、乗算値を加算器４４に出力する。加算器４４が入力された乗算値を全て加算した加算値が補間データＨ（１５，３）となる。
【００４２】
したがって、出力される補間データＨ（１５，３）は数式２に示す演算を行い求められることとなる。
【数２】

【００４３】
さらに、（１５，６）の補間対象部の補間データの生成には、図６の領域Ｌｃに含まれるＳＰ信号と、ＳＰ信号が位置するタップに応じた係数とを用いる。たとえば、図９に示すように、取出部４１ｄは２８タップに位置する（２，６）のＳＰ信号を取出し、係数選択器４３ｄはこのＳＰ信号が位置する２８タップに応じた係数ｋ_２９を選択する。そして、乗算器４２ａ〜４２ｄは、入力されたＳＰ信号のデータと係数とを乗算し、乗算値を加算器４４に出力する。加算器４４が入力された乗算値を全て加算した加算値が補間データＨ（１５，６）となる。
【００４４】
したがって、出力される補間データＨ（１５，６）は数式３に示す演算を行い求められることとなる。
【数３】

【００４５】
このように、シンボルフィルタ４０は、１５シンボル目の補間対象部について順次演算を行い、補間データを生成し出力する。そして、１５シンボル目の補間対象部の補間データを生成した後、１６シンボル目の補間対象部に対して補間データの生成を行う。図１０に示すように、補間対象となる１６シンボル目の信号が中心の１５タップに位置するよう信号が配置される。この場合、１シンボル目に位置するＳＰ信号に対しては係数ｋ_３１が対応し、２シンボル目に位置するＳＰ信号に対しては係数ｋ_３０が対応する。このため、シンボルフィルタ４０は、（１６，０）の補間対象部の補間データの生成する場合には、領域Ｌａ’のＳＰ信号とＳＰ信号が位置するタップに対応する係数とを用いる。たとえば、取出部４１ｄは（４，０）に位置するＳＰ信号を取出し、係数選択器４３ｄは係数ｋ_２８を選択する。そして、乗算器４２ａ〜４２ｄは、入力されたＳＰ信号のデータと係数とを乗算し、それぞれ乗算値を加算器４４に出力する。加算器４４が入力された乗算値を全て加算した加算値が補間データＨ（１６，０）となる。なお、シンボルフィルタ４０の中心タップにＳＰ信号がある（１６，０）に対しては、生成した補間データとＳＰ信号とのいずれかを出力データとして選択することができる。また、０タップに位置する信号は、次のフレームの０シンボル目に位置する信号を用いる。
【００４６】
また、シンボルフィルタ４０が（１６，３）の補間対象部の補間データを生成する場合には、領域Ｌｂ’のＳＰ信号とＳＰ信号が位置するタップに対応する係数とを用い、（１６，６）の補間対象部の補間データを生成する場合には、領域Ｌｃ’のＳＰ信号とＳＰ信号が位置するタップに対応する係数とを用いる。
【００４７】
そして、シンボルフィルタ４０は、１６シンボル目の補間対象部の補間データを生成した後、１７シンボル目の補間対象部に対して補間データの生成を行う。図１１に示すように、補間対象となる１７シンボル目の信号が中心の１５タップに位置するよう配置される。そして、ＳＰ信号とＳＰ信号が位置するタップに対応する係数とを用いて、１７シンボル目の補間対象部に対して順次補間データを生成する。また、０タップと１タップとに位置する信号は、次のフレームの０シンボル目と１シンボル目とに位置する信号を用いる。
【００４８】
このように、シンボルフィルタ４０は、補間対象部と同一キャリアであって取出部４１ａ〜４１ｄが取出したＳＰ信号と、ＳＰ信号が位置するタップに応じた係数であって係数選択器４３ａ〜４３ｄが選択した係数とを用いて、補間対象部の補間データを生成し、生成した補間データをキャリアフィルタ５０に出力する。
【００４９】
そして、キャリアフィルタ５０は、ＳＰ信号とシンボルフィルタ４０が生成した補間データとを用いて、キャリア方向に補間データを生成する。図１２は、キャリアフィルタ５０の構成を示すブロック図である。図１２に示すように、キャリアフィルタ５０は、タップ数がｍであり、遅延素子Ｄ_１〜Ｄ_ｍ−１と、取出部５１ａ〜５１ｅと、乗算器５２ａ〜５２ｅと、係数選択器５３ａ〜５３ｅと、加算器５４とを備える。また、信号が入力される入力端子５５と、生成した補間データを出力する出力端子５６とを備える。ここで、取出部５１ａ〜５１ｅと、乗算器５２ａ〜５２ｅと、係数選択器５３ａ〜５３ｅとは３タップに１箇所の割合で配置する。ＳＰ信号とシンボルフィルタ４０が生成した補間データとは、キャリア方向に対して３個の信号のうち１個の割合で配置されているためである。なお、取出部５１ａ〜５１ｅと、乗算器５２ａ〜５２ｅと、係数選択器５３ａ〜５３ｅとは、総タップ数に応じて１タップまたは２タップに一箇所の割合で配置されるものもある。
【００５０】
取出部５１ａ〜５１ｅは、選択信号を受信して３個の信号からＳＰ信号を取出し、乗算器５２ａ〜５２ｅに取出したＳＰ信号を出力する。また、係数選択器５３ａ〜５３ｅは、３個の係数を有しており、選択信号を受信してＳＰ信号に対応する係数を選択し、乗算器５２ａ〜５２ｅに出力する。係数選択器５３ａ〜５３ｅが有する係数ｈ_１〜ｈ_ｍは、中心タップの補間対象部に対する補間データを算出するために予め設定されている。ここで、取出部５１と係数選択器５３とが受信する選択信号は、座標演算部２０から出力され、ＳＰ信号の配置位置を示すものである。そして、乗算器５２ａ〜５２ｅは、取出部５１ａ〜５１ｅが取出したＳＰ信号と係数選択器５３ａ〜５３ｅが選択した係数とを乗算し、乗算値を加算器５４に出力する。そして、加算器５４は、乗算器５２ａ〜５２ｅが出力した乗算値を全て加算する。キャリアフィルタ５０は、加算器５４が加算した加算値をキャリア方向の補間データとして出力する。なお、係数選択器５３は、図１３に示すように、選択信号を受信して、所定の係数の中から指示された係数を選択するマルチプレクサ５３１を備えた構造を有している。
【００５１】
つぎに、キャリアフィルタ５０が実際に行う演算処理について説明する。たとえば、タップ数が１７であるキャリアフィルタ５０が８キャリア目の補間対象部に対して補間データを生成する場合について説明する。
【００５２】
図１４は、キャリア方向の補間データ生成について説明するための図である。図１４には、キャリアフィルタ５０に入力される信号の配置パターン図とともに、各信号に対応するタップとその係数を示している。補間対象部は「○」であり、ＳＰ信号は「●」である。また、シンボルフィルタ４０が生成した補間データは「◎」である。キャリアフィルタ５０は、ＳＰ信号とともに、シンボルフィルタ４０が生成した補間データを用いて、補間対象部に対する補間データを生成する。そして、図１４に示すように、補間対象となる８キャリア目の信号が中心の８タップに位置するよう入力信号が配置される。この結果、たとえば、０キャリア目に位置するＳＰ信号と補間データ部に対しては係数ｈ_１７が対応し、３キャリア目に位置するＳＰ信号と補間データ部に対しては係数ｈ_１４が対応する。
【００５３】
ここで、（０，８）の補間対象部の補間データの生成には、補間対象部と同一シンボルである領域ＫａのＳＰ信号および補間データと、ＳＰ信号と補間データが位置するタップに対応する係数とを用いる。このため、（０，８）の補間対象部の補間データの生成には、（０，０）、（０，１２）のＳＰ信号と、（０，３）、（０，６）、（０，９）、（０，１５）の補間データと、このＳＰ信号および補間データが位置するタップに応じた係数ｈ_１７、ｈ_１４、ｈ_１１、ｈ_８、ｈ_５、ｈ_２とを用いる。したがって、図１５に示すように、取出部５１ａ〜５１ｅはＳＰ信号と補間データとを取出し、係数選択器５３ａ〜５３ｅは、ＳＰ信号と補間データとが位置するタップに応じた係数を選択する。たとえば、取出部５１ｅは１６タップに位置する（０，０）のＳＰ信号を取出し、係数選択器５３ｅはＳＰ信号が位置する１６タップに応じた係数ｈ_１７を選択する。そして、乗算器５２ａ〜５２ｅは、入力されたＳＰ信号または補間データと係数とを乗算し、それぞれ乗算値を加算器５４に出力する。加算器５４が入力された乗算値を全て加算した加算値が補間データＨ（０，８）となる。
【００５４】
したがって、出力される補間データＨ（０，８）は、数式４に示す演算を行い求められることとなる。
【数４】

【００５５】
また、キャリアフィルタ５０が（１，８）の補間対象部の補間データの生成する場合には、（１，８）と同一シンボルである領域ＫｂのＳＰ信号および補間データと、ＳＰ信号と補間データが位置するタップに応じた係数とを用いる。また、キャリアフィルタ５０が（２，８）の補間対象部の補間データの生成する場合には、（２，８）と同一シンボルである領域ＫｃのＳＰ信号および補間データと、ＳＰ信号と補間データとが位置するタップに応じた係数とを用いる。
【００５６】
このように、キャリアフィルタ５０は、８キャリア目の補間対象部について順次演算を行い、補間データを生成し出力する。そして、キャリアフィルタ５０は、８キャリア目の補間対象部に対して補間データを全て生成した後、９キャリア目の補間対象部に対して補間データの生成を行う。
【００５７】
図１６に示すように、次に補間対象となる９キャリア目の信号が中心の８タップに位置するよう信号が配置される。キャリアフィルタ５０は、（０，９）の補間対象部の補間データを生成する場合には、領域Ｋａ’のＳＰ信号または補間データとＳＰ信号が位置するタップに対応する係数とを用いる。この場合、３キャリア目に位置するＳＰ信号または補間データについては係数ｈ_１５が対応し、６キャリア目に位置するＳＰ信号または補間データについては係数ｈ_１２が対応する。このため、図１７に示すように、取出部５１ｅは（０，３）の補間データを取出し、係数選択器５３ｅは係数ｈ_１５を選択する。そして、乗算器５２ａ〜５２ｅは、入力されたＳＰ信号のデータと係数とを乗算し、それぞれ乗算値を加算器５４に出力する。加算器５４が入力された乗算値を全て加算した加算値が補間データＨ（０，９）となる。
【００５８】
したがって、出力される補間データＨ（０，９）は、数式５に示す演算を行い求められることとなる。
【数５】

なお、キャリアフィルタ５０の中心タップにＳＰ信号がある（０，９）に対しては、生成した補間データとＳＰ信号とのいずれかを出力データとして選択することができる。
【００５９】
また、（１，９）の補間対象部の補間データの生成には、（１，９）と同一シンボルである領域Ｋｂ’のＳＰ信号および補間データと、ＳＰ信号と補間データが位置するタップに応じた係数とを用いる。また、（２，９）の補間対象部の補間データの生成には、（２，９）と同一シンボルである領域Ｋｃ’のＳＰ信号と補間データと、ＳＰ信号と補間データとが位置するタップに応じた係数とを用いる。このように、キャリアフィルタ５０は、９キャリア目に位置する補間対象部について順次演算を行い、補間データを生成し出力する。そして、９キャリア目の補間対象部に対する補間データを全て生成した後、１０キャリア目の補間対象部について補間データの生成を行う。図１８に示すように、補間対象となる１０キャリア目の信号が、中心の８タップに位置するよう配置される。そして、ＳＰ信号とＳＰ信号が位置するタップに対応する係数とを用いて１０キャリア目の補間対象部に対して順次補間データを生成する。
【００６０】
このように、キャリアフィルタ５０は、取出部５１ａ〜５１ｅが取出したＳＰ信号および補間データと、係数選択器５３ａ〜５３ｅが選択した係数とを用いて、補間データを生成し、出力する。補間データ生成部８は、シンボルフィルタ４０とキャリアフィルタ５０とが生成した補間データを複素除算部９に出力する。複素除算部９は、補間データ生成部８から入力された補間データで、ＦＦＴバッファ７から入力されたデータ信号を除算することで等化後のデータを得る。
【００６１】
上述したように、本実施の形態におけるシンボルフィルタ４０およびキャリアフィルタ５０は、所定の割合で有効データが含まれることを利用し、係数選択器４３および係数選択器５３がその有効データに対応する係数を選択し各々の乗算器４２または乗算器５２に出力している。このため、係数毎に乗算器を備える必要はなく、乗算器４２および乗算器５２の個数を削減することが可能となる。また、０に対する乗算処理を行っていないため、不要な演算処理を排除することが可能となる。したがって、本実施の形態では、回路構成の削減を図ったデジタルフィルタを備えたＯＦＤＭ伝送方式用の受信装置を提供することが可能となる。
【００６２】
なお、係数選択器４３ａとしてマルチプレクサを備えた構造を説明したが、これに限らず、図１９に示すように、フリップフロック４８１ａ〜４８１ｄを係数の個数と同数備えたシフトレジスタ形式の係数選択器４８ａとしてもよい。シンボルフィルタ４０の場合には、４個の係数を備えるため４個のフリップフロック４８１ａ〜４８１ｄを備えた係数選択器４８ａとすることを要する。また、キャリアフィルタ５０の場合には、３個の係数を備えるため、図２０に示すように、３個のフリップフロック５８１ａ〜５８１ｃを備えたシフトレジスタ形式の係数選択器５８ａとする必要がある。係数選択器４８および係数選択器５８は、選択信号の受信間隔に同期して、選択順に配置した係数を順次シフトすることによって、係数を出力する。
【００６３】
また、上述の説明では、シンボルフィルタ４０においては、１５シンボル目に位置する補間対象部に対して補間データを生成する場合について説明した。０シンボル目に位置する補間対象部に対して補間データを生成する場合には、現フレームの１フレーム前のＳＰ信号を用いて補間データを生成する。また、３０シンボル目に位置する補間対象部に対して補間データを生成する場合には、現フレームの次のフレームのＳＰ信号を用いて補間データを生成する。これは、キャリアフィルタ５０においても同様である。さらに、キャリアフィルタ５０では、先頭のフレームの０キャリア目の補間対象部に対して補間データを生成する場合には、ＳＰが存在しないため空となるタップができる。このタップに対しては、０キャリア目のＳＰ信号およびシンボルフィルタ４０で生成した補間データを仮想的に拡張して配置することによって、補正データを生成することもできる。これは、キャリアの終わりも同様であり、この場合には、ＳＰ信号のほか、ＣＰ信号を仮想的に拡張して使用することもできる。
【００６４】
また、図１に示す受信装置は、補間データ生成部８がＦＦＴ演算部６から出力されたＯＦＤＭ信号を読み出しているが、これに限らず、図２１に示すように、ＦＦＴ演算部６１がＦＦＴ演算を行ったＯＦＤＭ信号からパイロット信号を抽出し、抽出したパイロット信号を補間データ生成部６８に出力するとしてもよい。この場合、ＦＦＴ演算部６１は、ＯＦＤＭ信号に含まれるＳＰ信号の配置位置を演算する座標演算部６２と、このＳＰ信号をＯＦＤＭ信号から抽出するＳＰ抽出部６３とを備えた構造を有する。座標演算部６２は、図２２に示すように、１３段シフトレジスタ２１と、乗算器２２と、絶対値検出部２３と、メモリ２４と、最大値検出部２５と、シンボルカウンタ２６ａとキャリアカウンタ２６ｂとを有する座標演算部２６とを備え、ＳＰ信号の配置位置を演算する。そして、ＳＰ抽出部６３は、座標演算部２６が演算した配置位置に基づいてＯＦＤＭ信号からＳＰ信号を抽出し、データ信号とＳＰ信号とを分離する。ＦＦＴ演算部６１は、抽出したＳＰ信号を補間データ生成部６８に出力し、データ信号をＦＦＴバッファ７に出力する。ここで、ＦＦＴ演算部６１は補間データ生成部６８にはＳＰ信号のみを出力するとしてもよいし、ＳＰ信号以外の箇所に０信号を置き換え、この０信号とＳＰ信号とを出力するとしてもよい。また、補間データ生成部６８は、配置位置が演算されたＳＰ信号が入力されるため、ＳＰ信号の配置位置を演算する必要はない。このため、補間データ生成部６８は、入力されたＳＰ信号を保持するメモリ３０と、シンボルフィルタ４０とキャリアフィルタ５０とを備えた補間フィルタ６０とを有する構造となる。
【００６５】
また、図４に示すシンボルフィルタ４０は、０信号とＳＰ信号を含むデータを遅延素子Ｄ_１〜Ｄ_ｎ−１が順次シフトさせ演算処理を進めているが、これに限らず、図２３に示すように、ＳＰ信号を保持するメモリ３０から直接ＳＰ信号を取出す取出部７１を備えるシンボルフィルタ７０でもよい。取出し部７１は、選択信号の指示にしたがいメモリ３０からＳＰ信号を取出し、ＳＰ信号に対応するタップに応じた乗算器４２に取出したＳＰ信号を出力する。この場合、メモリ３０には、ＳＰ信号と０信号とが保持されているほか、ＳＰ信号のみが保持されていてもよい。ＳＰ信号の配置位置が明確であれば足りる。
【００６６】
また、図１２に示すキャリアフィルタ５０に限らず、図２３に示すように、メモリ８１と取出部８２とを備えたキャリアフィルタ８０でもよい。メモリ８１はＳＰ信号とシンボルフィルタ４０またはシンボルフィルタ７０が生成した補間データとを保持し、取出部８２はメモリ８１から直接必要なデータを取出す。
【００６７】
【発明の効果】
以上説明したように、本発明によれば、有効データが位置するタップに応じた係数を選択する係数選択器を備えることによって、不要な演算処理を排除し、回路構成の削減を図った補間フィルタを備えたＯＦＤＭ用の受信装置と回路構成の削減を図ったフィルタ装置を実現することが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本実施の形態であるＯＦＤＭ信号の受信装置の概要構成を示すブロック図である。
【図２】ＯＦＤＭ信号を説明するための配置パターン図である。
【図３】座標演算部の構成を示すブロック図である。
【図４】シンボルフィルタの構成を示す説明図である。
【図５】係数選択器の構成を示す説明図である。
【図６】シンボル方向の補間データ生成について説明するための図である。
【図７】シンボルフィルタが補間データを生成する際の入力データの流れを示す図である。
【図８】シンボルフィルタが補間データを生成する際の入力データの流れを示す図である。
【図９】シンボルフィルタが補間データを生成する際の入力データの流れを示す図である。
【図１０】シンボル方向の補間データ生成について説明するための図である。
【図１１】シンボル方向の補間データ生成について説明するための図である。
【図１２】キャリアフィルタの構成を示す説明図である。
【図１３】係数選択器の構成を示す説明図である。
【図１４】キャリア方向の補間データ生成について説明するための図である。
【図１５】キャリアフィルタが補間データを生成する際の入力データの流れを示す図である。
【図１６】キャリア方向の補間データ生成について説明するための図である。
【図１７】キャリアフィルタが補間データを生成する際の入力データの流れを示す図である。
【図１８】キャリア方向の補間データ生成について説明するための図である。
【図１９】係数選択器の構成を示す説明図の他の例である。
【図２０】係数選択器の構成を示す説明図の他の例である。
【図２１】本実施の形態であるＯＦＤＭ信号の受信装置の概要構成を示すブロック図の他の例である。
【図２２】座標演算部の構成を示すブロック図である。
【図２３】シンボルフィルタの構成を示す説明図の他の例である。
【図２４】キャリアフィルタの構成を示す説明図の他の例である。
【図２５】従来技術におけるＯＦＤＭ信号の受信装置の腰部の構成を示すブロック図である。
【図２６】従来技術における補間フィルタの構成を示す説明図である。
【符号の説明】
１受信装置
２アンテナ
３チューナ
４Ａ／Ｄ変換部
５デジタル直交復調部
６、６１ＦＦＴ演算部
７ＦＦＴバッファ
７ａメモリ
８、６８補間データ生成部
９複素除算部
１０モニタ
２０座標演算部
２１１３段シフトレジスタ
２２乗算器
２３絶対値検出部
２４メモリ
２５最大値検出部
２６座標計算部
２６ａシンボルカウンタ
２６ｂキャリアカウンタ
２７抽出部
３０、８１メモリ
４０、７０シンボルフィルタ
４１ａ、４１ｂ、４１ｃ、４１ｄ、７１取出部
４２ａ、４２ｂ、４２ｃ、４２ｄ乗算器
４３ａ、４３ｂ、４３ｃ、４３ｄ係数選択器
４３１、５３１マルチプレクサ
４４、５４加算器
４５、５５入力端子
４６、５６出力端子
４８ａ係数選択器
４８１ａ、４８１ｂ、４８１ｃ、４８１ｄフリップフロック
５０、８０キャリアフィルタ
５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、８２取出部
５２ａ、５２ｂ、５２ｃ、５２ｄ、５２ｅ乗算器
５３ａ、５３ｂ、５３ｃ、５３ｄ、５３ｅ係数選択器
５８ａ係数選択器
５８１ａ、５８１ｂ、５８１ｃフリップフロック
６０補間フィルタ
６３ＳＰ抽出部
１０１ＦＦＴ演算部
１０２補間データ生成部
１０３シンボルフィルタ
１０４キャリアフィルタ
１０５ＦＦＴバッファ
１０６複素除算器
１１０ＦＩＲフィルタ
１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ、１１１ｅ遅延素子
１１２ａ〜１１２ｇ乗算器
１１４加算器
Ｄ_１〜Ｄ_ｎ−１、Ｄ_１〜Ｄ_ｍ−１遅延素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an Orthogonal Frequency Division Multiplex (OFDM) receiver, and more particularly to a receiver including an interpolation filter having a simple circuit configuration and a filter device having a simple circuit configuration.
[0002]
[Prior art]
In recent years, an OFDM system has been proposed as a system for transmitting digital signals. In this OFDM system, a large number of orthogonal subcarriers (subcarriers) are provided in a transmission band, data is allocated to the amplitude and phase of each subcarrier, and digitally transmitted by PSK (Phase Shift Keying) or QAM (Quadrature Amplitude Modulation) Modulation method.
[0003]
In the OFDM scheme, the subcarrier interval is an orthogonal frequency interval that is the minimum interval at which each subcarrier does not interfere, and high frequency utilization efficiency can be realized. Also, since the time per symbol is long, the multipath time relative to the time length of the symbol can be shortened, and it is strong against multipath interference. For this reason, the use of the OFDM system for digital terrestrial broadcasting and digital mobile communication is being studied. As digital terrestrial broadcasting employing this OFDM system, for example, standards such as DVB-T (Digital Video Broadcasting-Terrestrial) are proposed in Europe, and ISDB-T (Integrated Services Digital Broadcasting-Terrestrial) are proposed in Japan.
[0004]
Here, if different distortions occur for each subcarrier due to the influence of multipath or the like during transmission, the amplitude and phase characteristics of each subcarrier will be different. For this reason, the reception side needs to equalize the reception signal so that the amplitude and phase of each subcarrier are equal. In the OFDM method, pilot signals having a predetermined amplitude and a predetermined phase are dispersed in a transmission symbol in a transmission signal on the transmission side, and interpolation of a received data signal is performed using the amplitude and phase of the pilot signal on the reception side. Data is obtained and the received data signal is equalized using this interpolation data.
[0005]
The pilot signal includes a continuous pilot (CP) signal transmitted on subcarriers of the same frequency regardless of transmission symbols, and a scattered signal transmitted on subcarriers of different frequencies for each transmission symbol. There is a piloted pilot (SP) signal. In the DVB-T standard and the ISDB-T standard, one SP signal is inserted into 12 subcarriers in the carrier (frequency) direction, and every 4 symbols for the same subcarrier in the symbol (time) direction. SP signals are inserted at a rate of once. When calculating the interpolation data using this SP signal, after generating the interpolation data in the symbol direction, the interpolation data is generated in the carrier direction to obtain the interpolation data of all subcarriers. The interpolation data generation process will be described below.
[0006]
First, as shown in FIG. 25, the pilot signal extracted from the OFDM signal by the FFT operation unit 101 is input to the symbol filter 103 of the interpolation data generation unit 102. Then, the symbol filter 103 calculates interpolation data in the symbol direction using the pilot signal. As a result, interpolation data can be generated for every three carriers in the carrier direction for all symbols. Subsequently, the interpolation data interpolated in the symbol direction and the pilot signal are input to the carrier filter 104 which is an interpolation filter in the carrier direction. The carrier filter 104 performs interpolation processing in the carrier direction using the input signal, and obtains interpolation data of all carriers in the symbol. As a result, interpolation data can be obtained for all subcarriers of the received OFDM signal. The complex divider 106 divides the data signal output from the FFT buffer 105 by the interpolation data generated by the interpolation data generation unit 102, thereby correcting the influence of the delayed wave (change in amplitude and phase). Data can be output.
[0007]
Conventionally, as a symbol filter and a carrier filter, a digital filter such as an FIR (Finite Impulse Response) filter or an IIR (Infinite Impulse Response) filter is used. FIG. 26 is a diagram showing a configuration of a conventional FIR filter. The FIR filter 110 includes delay elements 111a to 111e, multipliers 112a to 112g having the same number as the number of taps, and an adder 114. And each coefficient k ₁ ~ K _n Are preset in order to calculate interpolation data for the subcarrier at the center position of the delay element. The sequentially input signals are distributed to the first multiplier 112a and the first delay element 111a. The signal sent to the first multiplier 112a is converted into a coefficient k by the multiplier 112a. ₁ And sent to the adder 114. The signal sent to the first delay element 111a is delayed by the interval T, then distributed again, and sent to the second multiplier 112b and the second delay element 111b. At this time, the next signal is input to the first multiplier 112a.
[0008]
As described above, the multiplier 112 multiplies the sequentially delayed signal and the coefficient corresponding thereto, and the nth signal and the nth coefficient are calculated from the multiplication value of the first signal and the first coefficient. A value obtained by adding all the multiplication values by the adder 114 is output as interpolation data. As a result, the FIR filter 110 can calculate interpolation data for each subcarrier in the symbol. As described above, by performing a two-dimensional interpolation process using a symbol filter and a carrier filter, interpolation data of all subcarriers can be calculated on the receiving side (see Patent Document 1).
[0009]
[Patent Document 1]
JP-A-11-163822
[0010]
[Problems to be solved by the invention]
By the way, the FIR filter 110 used as the interpolation filter can constitute a more accurate filter if the number of taps is increased. However, in the conventional FIR filter 110, it is necessary to increase the number of multipliers 112 as the number of taps increases. For this reason, there has been a problem that the circuit scale increases and the manufacturing cost increases.
[0011]
Further, the portion where no pilot signal is arranged is subjected to arithmetic processing by the FIR filter 110 after the 0 signal is inserted. In this case, the only multiplier that performs the effective multiplication operation is the multiplier to which the pilot signal is input. For example, in the symbol filter, it is only ¼ of the total number of taps. On the other hand, the calculation results of the other multipliers are all products with the inserted 0 signal, that is, 0. Then, the adder performs an addition operation on the outputs of all the multipliers including the operation result that is 0. As described above, since the multiplication result of the data portion in which 0 is inserted is 0 in the end, there is a problem that an unnecessary operation occurs.
[0012]
The present invention has been made in view of the above-mentioned drawbacks of the prior art, and eliminates unnecessary arithmetic processing and reduces the circuit configuration, and an OFDM receiver having an interpolation filter that reduces the circuit configuration. It aims at providing the filter device which aimed at.
[0013]
Means to be Solved by the Invention
The receiving apparatus according to claim 1, wherein means for receiving an OFDM signal in which pilot signals of known amplitude and phase are arranged at predetermined intervals on a frequency axis and a time axis, and a received data signal using the pilot signal In the receiving apparatus comprising a filter that generates interpolation data of the above and an equalization unit that performs equalization between a frequency domain and a time domain using the interpolation data, the filter is extracted from a plurality of signals. Coefficient selection means for selecting a multiplication coefficient to be multiplied by the pilot signal from among a plurality of coefficients, one ratio with respect to the number of signals corresponding to the predetermined interval, and the pilot signal and the multiplication coefficient A plurality of multiplication means for multiplying, and an addition means for adding the multiplication results of the multiplication means, wherein the interpolation data is output from the addition means.
[0014]
According to the receiving apparatus of the present invention, an OFDM receiving apparatus having an interpolation filter in which the number of multipliers is reduced by providing coefficient selection means for selecting a multiplication coefficient to be multiplied by a pilot signal from a plurality of coefficients. It is possible to provide.
[0015]
A receiving apparatus according to a second aspect includes first and second plurality of the filters, wherein the first filter generates interpolation data in one of a time axis direction and a frequency direction, and the first filter The second filter is tandemly connected to the first filter, and generates interpolation data for the other time direction or frequency direction using the pilot signal and the interpolation data generated by the first filter. It is characterized by.
[0016]
The receiving apparatus according to claim 3, wherein the coefficient selection unit of the first filter includes the multiplication coefficient from among a number of the coefficients corresponding to an arrangement ratio of the pilot signal in either the time direction or the frequency direction. And the coefficient selection means of the second filter selects the multiplication coefficient from among the number of the coefficients corresponding to the arrangement ratio of the pilot signals in the other time direction or frequency direction. To do.
[0017]
According to a fourth aspect of the present invention, there is provided a receiving apparatus including an arrangement unit that calculates an arrangement position of the pilot signal and arranges the pilot signal on a frequency axis and a time axis according to a calculation result.
[0018]
According to a fifth aspect of the present invention, in the receiving device, the arrangement unit sequentially calculates a multiplication value of amplitude strengths of signals at arbitrary two positions arranged at a predetermined interval, and the absolute value of the multiplication value is maximized. Two signals are detected, and an arrangement position of the leading pilot signal is obtained based on the detected signals.
[0019]
The receiving apparatus according to claim 6, wherein the arrangement unit calculates an arrangement position of another pilot signal arranged at the predetermined interval with respect to the leading pilot signal based on the arrangement position of the leading pilot signal. It is characterized by doing.
[0020]
The receiving apparatus according to a seventh aspect is characterized in that the coefficient selection means selects the multiplication coefficient based on the received selection signal.
[0021]
The receiving apparatus according to an eighth aspect is characterized in that the coefficient selecting means selects the multiplication coefficient based on the received selection signal.
[0022]
The receiving apparatus according to a ninth aspect is characterized in that the coefficient selecting means is a multiplexer that selects the multiplication coefficient in synchronization with a reception interval of the selection signal.
[0023]
The receiving apparatus according to claim 10, wherein the coefficient selecting unit has the same number of delay elements as the number of the coefficients, and sequentially moves the coefficients arranged in the selection order in synchronization with the reception interval of the selection signals. The shift register is characterized by the following.
[0024]
The filter device according to claim 11 is provided in a receiving device that receives an OFDM signal in which pilot signals having known amplitudes and phases are arranged at predetermined intervals on a frequency axis and a time axis, and uses the pilot signals. In the filter device for generating the interpolation data of the received data signal, coefficient selection means for selecting a multiplication coefficient to be multiplied by the pilot signal extracted from the plurality of signals from the plurality of coefficients, and the predetermined interval It is arranged at a ratio of one to the corresponding number of signals, and comprises a multiplication means for multiplying the pilot signal and the multiplication coefficient, and an addition means for adding the multiplication result of the multiplication coefficient.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
A receiving apparatus according to an embodiment of the present invention will be described below with reference to the drawings. Note that the present invention is not limited to the embodiments. In the description of the drawings, the same parts are denoted by the same reference numerals.
[0026]
First, a receiver for an OFDM digital signal (OFDM signal) will be described. FIG. 1 is a block diagram showing a schematic configuration of an OFDM signal receiving apparatus according to the present embodiment. As shown in FIG. 1, the receiving apparatus 1 includes an antenna 2, a tuner 3, an A / D conversion unit 4, a digital orthogonal demodulation unit 5, an FFT operation unit 6, an FFT buffer 7, and an interpolation data generation unit. 8 and a complex division unit 9.
[0027]
The digital signal transmitted from the transmission device is received by the antenna 2 of the reception device 1 and input to the tuner 3 as an RF signal. The tuner 3 converts the frequency of the RF signal into an IF signal, and outputs it to the A / D converter 4. The A / D converter 4 digitizes the IF signal and outputs it to the digital quadrature demodulator 5. The digital quadrature demodulation unit 5 performs quadrature demodulation on the digitized IF signal using a carrier signal having a predetermined frequency, and outputs a baseband OFDM signal. The FFT operation unit 6 performs an FFT operation on the baseband OFDM signal to convert it to a frequency domain signal, and outputs the calculated OFDM signal to the FFT buffer 7. The FFT buffer 7 includes a memory 7 a that holds the OFDM signal, and outputs the signal held in the memory 7 a to the complex division unit 9 in accordance with the output timing of the interpolation data generation unit 8. Further, the interpolation data generation unit 8 includes a monitor 10, a coordinate calculation unit 20, a memory 30, an interpolation filter 60 including a symbol filter 40 and a carrier filter 50, and uses a pilot signal read from the OFDM signal. Then, interpolation data for performing phase equalization and amplitude equalization of the data signal is calculated, and the calculated interpolation data is output to the complex division unit 9. The complex division unit 9 divides the OFDM signal input from the FFT buffer 7 by the interpolation data input from the interpolation data generation unit 8 to obtain equalized data.
[0028]
Here, the OFDM signal read by the interpolation data generation unit 8 will be described. FIG. 2 is an arrangement pattern diagram for explaining the OFDM signal. In the DVB-T standard and the ISDB-standard, SP signals are arranged at a ratio of 1 to 12 signals in the carrier direction (frequency direction). For this reason, SP signals are arranged at a rate of once per 12 carriers in the signal sequence of the same symbol with respect to the carrier direction. Also, three SP signals are shifted in the carrier direction for each symbol. As a result, with respect to the symbol direction (time direction), SP signals are arranged at a rate of once per four symbols in the signal sequence of the same carrier. Therefore, in the OFDM signal, the SP signal (indicated by “●” in the figure) is arranged in the data signal (indicated by “◯” in the figure) with the above-described predetermined period. Further, as shown in FIG. 2, the OFDM signal has an arrangement pattern in which a predetermined number of regions A in which data signals and SP signals are regularly arranged are arranged in the symbol direction and the carrier direction. Here, the place (◯) where the data signal is arranged becomes an interpolation target part where the interpolation data generation part 8 generates the interpolation data. As shown in FIG. 2, CP signals are arranged in one column in the symbol direction in the final carrier.
[0029]
Next, an operation in which the interpolation data generation unit 8 generates interpolation data using a pilot signal will be described. The monitor 10 reads the OFDM signal output from the FFT calculation unit 6, the coordinate calculation unit 20 calculates the arrangement position of the pilot signal included in the OFDM signal, extracts the SP signal, and outputs it to the memory 30. Then, the symbol filter 40 uses the pilot signal input from the memory 30 to generate interpolation data in the symbol direction. Next, the carrier filter 50 generates interpolation data in the carrier direction using the pilot signal and the interpolation data generated by the symbol filter 40. As a result, interpolation data can be generated for all the interpolation target portions.
[0030]
As shown in FIG. 2, since SP signals are regularly arranged, if the arrangement position of the leading SP signal is detected, the arrangement of other SP signals can be grasped based on the arrangement position of the leading SP signal. Below, the coordinate calculation part 20 which detects the arrangement position of the head SP signal and calculates the arrangement position of other SP signals will be described. FIG. 3 is a block diagram illustrating a configuration of the coordinate calculation unit 20. The coordinate calculation unit 20 includes a 13-stage shift register 21, a multiplier 22, an absolute value detection unit 23, a memory 24, a maximum value detection unit 25, a symbol counter 26a, and a carrier counter 26b. And an extraction unit 27.
[0031]
First, the 13-stage shift register 21 sequentially inputs OFDM signals read by the monitor 10 from the top in the carrier direction. Each time the 13-stage shift register 21 shifts the signal, the multiplier 22 multiplies the amplitude intensity of the signal input to the first stage and the 13th stage of the 13-stage shift register 21. The multiplier 22 outputs the multiplication value to the absolute value detection unit 23, and the absolute value detection unit 23 detects the absolute value of the input multiplication value and outputs it to the memory 24. Here, the SP signals are arranged at a rate of 1 in 12 with respect to the carrier direction. Further, the amplitude intensity of the SP signal is larger than the values of other data signals. Therefore, when SP signals are input to the first stage and the thirteenth stage, the absolute value of the multiplication value output from the multiplier 22 becomes the maximum value in the range of twelve consecutive multiplication values. The maximum value detection unit 25 can detect the first SP signal and the next SP signal to be arranged in the carrier direction by detecting the maximum value from the multiplication values held in the memory 24. It is possible to determine the arrangement position of the signal.
[0032]
Then, the symbol counter 26a sequentially calculates the SP signal arrangement position in the symbol direction based on the arrangement position of the leading SP signal. Since the SP signal is arranged at a rate of one in four symbols in the symbol direction, the symbol counter 26a may be a 2-bit counter, or an arithmetic unit that calculates the remainder obtained by dividing the count number of a counter of 2 bits or more by 4. . Then, the carrier counter 26b sequentially calculates the SP signal arrangement position in the carrier direction based on the arrangement position of the leading SP signal. Since the SP signal is arranged at a rate of one for every 12 carriers in the carrier direction, the carrier counter 26b may be a 4-bit counter or an arithmetic unit that calculates the remainder obtained by dividing the count number of a 4-bit or more counter by 12. .
[0033]
Then, the extraction unit 27 extracts the SP signal based on the arrangement position calculated by the coordinate calculation unit 26 from the OFDM signal read by the monitor 10. The extraction unit 27 inserts a zero signal at a location other than the SP signal, and outputs the pilot signal and the zero signal to the memory 30 in a state where the pilot signal and the zero signal are arranged on the time axis and the frequency axis. The memory 30 holds each signal and outputs it to the symbol filter in the state of a parallel signal.
[0034]
The symbol filter 40 generates interpolation data in the symbol direction using the SP signal from the input SP signal and 0 signal. FIG. 4 is a block diagram showing the configuration of the symbol filter 40. As shown in FIG. 4, the symbol filter 40 has n taps, and the delay element D ₁ ~ D _n-1 Extraction units 41a to 41d, multipliers 42a to 42d, coefficient selectors 43a to 43d, and an adder 44. Further, an input terminal 45 to which a signal is input and an output terminal 46 for outputting the generated interpolation data are provided. Here, the extraction units 41a to 41d, the multipliers 42a to 42d, and the coefficient selectors 43a to 43d are arranged at a rate of one place per four taps. This is because the SP signal is arranged at a rate of 1 out of 4 signals in the symbol direction, and signals other than the SP signal are 0 signals inserted by the extraction unit 27 and are not involved in the calculation of the symbol filter 40. The extraction units 41a to 41d, the multipliers 42a to 42d, and the coefficient selectors 43a to 43d may be arranged at a ratio of one to three taps according to the total number of taps.
[0035]
Delay element D ₁ ~ D _n-1 Delays the input signal by a predetermined interval T. The extraction units 41a to 41d receive selection signals, extract SP signals from the four signals, and output the extracted SP signals to the respective multipliers 42a to 42d to be connected. It also has four coefficients, receives the selection signal, selects the coefficient corresponding to the SP signal, and outputs it to the multipliers 42a to 42d. Coefficient k of coefficient selectors 43a to 43d ₁ ~ K _n Are preset in order to calculate the interpolation data for the interpolation target portion of the center tap. Here, the selection signal received by the extraction unit 41 and the coefficient selector 43 is output from the coordinate calculation unit 20 and indicates the arrangement position of the SP signal. The multipliers 42 a to 42 d multiply the SP signal extracted by the extraction units 41 a to 41 d by the coefficient selected by the coefficient selectors 43 a to 43 d and output the multiplied value to the adder 44. Next, the adder 44 adds all the multiplication values output from the multipliers 42a to 42d. The symbol filter 40 outputs the addition value added by the adder 44 to the carrier filter 50 as interpolation data in the symbol direction. As shown in FIG. 5, the coefficient selector 43 has a structure including a multiplexer 431 that receives a selection signal and selects a specified coefficient from predetermined coefficients.
[0036]
Next, a calculation process actually performed by the symbol filter 40 will be described. For example, a case where the symbol filter 40 with 31 taps generates interpolation data for the 15th symbol interpolation target portion will be described.
[0037]
FIG. 6 is a diagram for explaining generation of interpolation data in the symbol direction. FIG. 6 shows taps corresponding to each signal and their coefficients together with an arrangement pattern diagram of signals input to the symbol filter 40. The interpolation target part is “◯”, and the SP signal is “●”. As shown in FIG. 6, the input signal is arranged so that the 15th symbol signal to be interpolated is positioned at the center 15 taps. In this case, for example, the coefficient k is used for the SP signal located at the 0th symbol. ₃₁ Corresponds to the coefficient k for the SP signal located in the first symbol. ₃₀ Corresponds. Hereinafter, the arrangement position of each signal is represented as (l, k) (where l represents a symbol number and k represents a subcarrier number).
[0038]
In order to generate the interpolation data of the (15, 0) interpolation target part, the SP signal of the region La that is the same carrier as the interpolation target part and the coefficient corresponding to the tap where the SP signal is located are used. In addition, for the generation of the interpolation data of the interpolation target part (15, 3), the SP signal of the region Lb that is the same carrier as (15, 3) and the coefficient corresponding to the tap where the SP signal is located are used. Similarly, the generation of the interpolation data of the interpolation target part (15, 6) uses the SP signal in the region Lc and the coefficient corresponding to the tap where the SP signal is located.
[0039]
For this reason, for the generation of the interpolation data of the interpolation target part of (15, 0), (0, 0), (4, 0), (8, 0), (12, 0), (16, 0), The coefficient k corresponding to the SP signal located at (20,0), (24,0), (28,0) and the tap where this SP signal is located ₃₁ , K ₂₇ , K ₂₃ , K ₁₉ , K ₁₅ , K ₁₁ , K ₇ , K ₃ And are used. Therefore, as shown in FIG. 7, the extraction units 41a to 41d extract the SP signal, and the coefficient selectors 43a to 43d select the coefficient corresponding to the tap where the SP signal is located. For example, the extraction unit 41d extracts the (0, 0) SP signal located at 30 taps, and the coefficient selector 43d obtains the coefficient k corresponding to the 30 taps at which the SP signal is located. ₃₁ Select. Then, the multipliers 42 a to 42 d multiply the input SP signal data by the coefficient, and output the multiplied values to the adder 44. An addition value obtained by adding all the multiplication values input by the adder 44 becomes the interpolation data H (15, 0).
[0040]
Therefore, the output interpolation data H (15, 0) is obtained by performing the calculation shown in Equation 1.
[Expression 1]

[0041]
In order to generate the interpolation data of the (15, 3) interpolation target part, the SP signal included in the region Lb in FIG. 6 and the coefficient corresponding to the tap where the SP signal is located are used. For example, as shown in FIG. 8, the extraction unit 41d extracts (1, 3) SP signals located at 29 taps, and the coefficient selector 43d uses a coefficient k corresponding to the 29 taps at which the SP signals are located. ₃₀ Select. Then, the multipliers 42 a to 42 d multiply the input SP signal data by a coefficient, and output the multiplication value to the adder 44. An addition value obtained by adding all the multiplication values input by the adder 44 becomes the interpolation data H (15, 3).
[0042]
Therefore, the output interpolation data H (15, 3) is obtained by performing the calculation shown in Equation 2.
[Expression 2]

[0043]
Furthermore, the SP signal included in the region Lc in FIG. 6 and the coefficient corresponding to the tap where the SP signal is located are used to generate the interpolation data of the interpolation target portion of (15, 6). For example, as shown in FIG. 9, the extraction unit 41d takes out (2, 6) SP signals located at 28 taps, and the coefficient selector 43d obtains the coefficient k corresponding to the 28 taps at which the SP signals are located. ₂₉ Select. Then, the multipliers 42 a to 42 d multiply the input SP signal data by a coefficient, and output the multiplication value to the adder 44. An addition value obtained by adding all the multiplication values input by the adder 44 becomes the interpolation data H (15, 6).
[0044]
Therefore, the output interpolation data H (15, 6) is obtained by performing the calculation shown in Equation 3.
[Equation 3]

[0045]
As described above, the symbol filter 40 sequentially calculates the interpolation target portion of the 15th symbol, and generates and outputs interpolation data. Then, after generating interpolation data for the 15th symbol interpolation target part, interpolation data is generated for the 16th symbol interpolation target part. As shown in FIG. 10, signals are arranged so that the signal of the 16th symbol to be interpolated is positioned at the center 15 taps. In this case, the coefficient k is used for the SP signal located at the first symbol. ₃₁ Corresponds to the coefficient k for the SP signal located in the second symbol. ₃₀ Corresponds. For this reason, the symbol filter 40 uses the SP signal of the region La ′ and the coefficient corresponding to the tap where the SP signal is located when generating the interpolation data of the (16, 0) interpolation target part. For example, the extraction unit 41d extracts the SP signal located at (4, 0), and the coefficient selector 43d uses the coefficient k. ₂₈ Select. Then, the multipliers 42 a to 42 d multiply the input SP signal data by the coefficient, and output the multiplied values to the adder 44. An addition value obtained by adding all the multiplication values input by the adder 44 becomes the interpolation data H (16, 0). Note that for the (16, 0) SP signal at the center tap of the symbol filter 40, either the generated interpolation data or the SP signal can be selected as output data. Further, as the signal located at the 0 tap, the signal located at the 0th symbol of the next frame is used.
[0046]
When the symbol filter 40 generates the interpolation data of the interpolation target part (16, 3), the SP signal of the region Lb ′ and the coefficient corresponding to the tap where the SP signal is located are used (16, 6). ) Is generated using the SP signal of the region Lc ′ and the coefficient corresponding to the tap where the SP signal is located.
[0047]
The symbol filter 40 generates interpolation data for the interpolation target portion of the 17th symbol after generating interpolation data of the interpolation target portion of the 16th symbol. As shown in FIG. 11, the 17th symbol signal to be interpolated is arranged so as to be located at the center 15 taps. Then, using the SP signal and the coefficient corresponding to the tap where the SP signal is located, interpolation data is sequentially generated for the interpolation target portion of the 17th symbol. Further, as the signals located at the 0 tap and the 1 tap, signals located at the 0th symbol and the 1st symbol of the next frame are used.
[0048]
As described above, the symbol filter 40 is a coefficient corresponding to the SP signal which is the same carrier as the interpolation target unit and extracted by the extraction units 41a to 41d and the tap where the SP signal is located, and the coefficient selectors 43a to 43d Using the selected coefficient, the interpolation data of the interpolation target part is generated, and the generated interpolation data is output to the carrier filter 50.
[0049]
Then, the carrier filter 50 generates interpolation data in the carrier direction using the SP signal and the interpolation data generated by the symbol filter 40. FIG. 12 is a block diagram showing the configuration of the carrier filter 50. As shown in FIG. 12, the carrier filter 50 has a tap number m, and the delay element D ₁ ~ D _m-1 Extraction units 51a to 51e, multipliers 52a to 52e, coefficient selectors 53a to 53e, and an adder 54. Further, an input terminal 55 to which a signal is input and an output terminal 56 for outputting the generated interpolation data are provided. Here, the extraction units 51a to 51e, the multipliers 52a to 52e, and the coefficient selectors 53a to 53e are arranged at a rate of one place per three taps. This is because the SP signal and the interpolation data generated by the symbol filter 40 are arranged at a rate of one of the three signals with respect to the carrier direction. Note that the extraction units 51a to 51e, the multipliers 52a to 52e, and the coefficient selectors 53a to 53e may be arranged at a ratio of one tap or two taps depending on the total number of taps.
[0050]
The extraction units 51a to 51e receive the selection signal, extract the SP signal from the three signals, and output the extracted SP signal to the multipliers 52a to 52e. The coefficient selectors 53a to 53e have three coefficients, receive the selection signal, select a coefficient corresponding to the SP signal, and output it to the multipliers 52a to 52e. Coefficient h of coefficient selectors 53a to 53e ₁ ~ H _m Are preset in order to calculate the interpolation data for the interpolation target portion of the center tap. Here, the selection signal received by the extraction unit 51 and the coefficient selector 53 is output from the coordinate calculation unit 20 and indicates the arrangement position of the SP signal. Then, the multipliers 52 a to 52 e multiply the SP signal extracted by the extraction units 51 a to 51 e and the coefficient selected by the coefficient selectors 53 a to 53 e and output the multiplied value to the adder 54. The adder 54 adds all the multiplication values output from the multipliers 52a to 52e. The carrier filter 50 outputs the addition value added by the adder 54 as interpolation data in the carrier direction. As shown in FIG. 13, the coefficient selector 53 has a structure including a multiplexer 531 that receives a selection signal and selects a designated coefficient from predetermined coefficients.
[0051]
Next, calculation processing actually performed by the carrier filter 50 will be described. For example, the case where the carrier filter 50 having 17 taps generates interpolation data for the interpolation target portion of the eighth carrier will be described.
[0052]
FIG. 14 is a diagram for explaining generation of interpolation data in the carrier direction. FIG. 14 shows taps corresponding to each signal and their coefficients together with an arrangement pattern diagram of signals input to the carrier filter 50. The interpolation target part is “◯”, and the SP signal is “●”. The interpolation data generated by the symbol filter 40 is “◎”. The carrier filter 50 generates interpolation data for the interpolation target portion using the interpolation data generated by the symbol filter 40 together with the SP signal. And as shown in FIG. 14, an input signal is arrange | positioned so that the signal of the 8th carrier used as the interpolation object may be located in 8 center taps. As a result, for example, the coefficient h is used for the SP signal and the interpolation data portion located in the 0th carrier. ₁₇ And the coefficient h for the SP signal and the interpolation data part located in the third carrier ₁₄ Corresponds.
[0053]
Here, the generation of the interpolation data of the interpolation target part (0, 8) corresponds to the SP signal and interpolation data of the area Ka that is the same symbol as the interpolation target part, and the tap where the SP signal and the interpolation data are located. Coefficient. Therefore, in order to generate the interpolation data of the interpolation target part (0, 8), the SP signals (0, 0) and (0, 12) and (0, 3), (0, 6), (0 , 9), (0, 15) interpolation data, and the coefficient h corresponding to the tap where the SP signal and the interpolation data are located ₁₇ , H ₁₄ , H ₁₁ , H ₈ , H ₅ , H ₂ And are used. Accordingly, as illustrated in FIG. 15, the extraction units 51a to 51e extract the SP signal and the interpolation data, and the coefficient selectors 53a to 53e select a coefficient corresponding to the tap where the SP signal and the interpolation data are located. For example, the extraction unit 51e extracts the (0, 0) SP signal located at 16 taps, and the coefficient selector 53e selects the coefficient h corresponding to the 16 taps at which the SP signal is located. ₁₇ Select. The multipliers 52 a to 52 e multiply the input SP signal or interpolation data by a coefficient, and output the multiplied value to the adder 54. An addition value obtained by adding all the multiplication values input by the adder 54 becomes the interpolation data H (0, 8).
[0054]
Therefore, the output interpolation data H (0,8) is obtained by performing the calculation shown in Equation 4.
[Expression 4]

[0055]
Further, when the carrier filter 50 generates the interpolation data of the (1, 8) interpolation target part, the SP signal and interpolation data of the region Kb, which is the same symbol as (1, 8), the SP signal and the interpolation data. And a coefficient corresponding to the tap where is located. In addition, when the carrier filter 50 generates the interpolation data of the interpolation target part (2, 8), the SP signal and interpolation data of the region Kc, which is the same symbol as (2, 8), the SP signal and the interpolation data And a coefficient corresponding to the tap where is located.
[0056]
As described above, the carrier filter 50 sequentially calculates the interpolation target portion of the eighth carrier, and generates and outputs interpolation data. The carrier filter 50 generates all the interpolation data for the interpolation target portion of the eighth carrier, and then generates interpolation data for the interpolation target portion of the ninth carrier.
[0057]
As shown in FIG. 16, the signal is arranged so that the signal of the ninth carrier to be interpolated next is positioned at the center 8 taps. When generating the interpolation data of the (0, 9) interpolation target part, the carrier filter 50 uses the SP signal in the region Ka ′ or the interpolation data and the coefficient corresponding to the tap where the SP signal is located. In this case, the coefficient h is used for the SP signal or interpolation data located in the third carrier. ₁₅ For the SP signal or interpolation data located in the sixth carrier ₁₂ Corresponds. For this reason, as shown in FIG. 17, the extraction unit 51e extracts (0, 3) interpolation data, and the coefficient selector 53e uses the coefficient h. ₁₅ Select. Then, the multipliers 52 a to 52 e multiply the input SP signal data and the coefficient, and output the multiplied values to the adder 54, respectively. An addition value obtained by adding all the multiplication values input by the adder 54 becomes the interpolation data H (0, 9).
[0058]
Therefore, the output interpolation data H (0, 9) is obtained by performing the calculation shown in Equation 5.
[Equation 5]

For the SP signal (0, 9) at the center tap of the carrier filter 50, either the generated interpolation data or the SP signal can be selected as output data.
[0059]
In addition, for the generation of the interpolation data of the interpolation target part (1, 9), the SP signal and the interpolation data of the region Kb ′ which is the same symbol as (1, 9), and the tap where the SP signal and the interpolation data are located. The corresponding coefficient is used. In addition, in the generation of the interpolation data of the interpolation target part (2, 9), the tap where the SP signal and the interpolation data of the region Kc ′, which is the same symbol as (2, 9), and the SP signal and the interpolation data are located. And a coefficient corresponding to. As described above, the carrier filter 50 sequentially calculates the interpolation target part located at the ninth carrier, and generates and outputs interpolation data. After all the interpolation data for the interpolation target portion of the ninth carrier is generated, interpolation data is generated for the interpolation target portion of the tenth carrier. As shown in FIG. 18, the signal of the 10th carrier to be interpolated is arranged so as to be positioned at the center 8 taps. Then, using the SP signal and the coefficient corresponding to the tap where the SP signal is located, interpolation data is sequentially generated for the interpolation target portion of the 10th carrier.
[0060]
Thus, the carrier filter 50 generates and outputs interpolation data using the SP signal and interpolation data extracted by the extraction units 51a to 51e and the coefficients selected by the coefficient selectors 53a to 53e. The interpolation data generation unit 8 outputs the interpolation data generated by the symbol filter 40 and the carrier filter 50 to the complex division unit 9. The complex division unit 9 divides the data signal input from the FFT buffer 7 by the interpolation data input from the interpolation data generation unit 8 to obtain equalized data.
[0061]
As described above, the symbol filter 40 and the carrier filter 50 in the present embodiment use the fact that valid data is included at a predetermined ratio, and the coefficient selector 43 and the coefficient selector 53 use the coefficients corresponding to the valid data. Is output to each multiplier 42 or 52. For this reason, it is not necessary to provide a multiplier for each coefficient, and the number of multipliers 42 and multipliers 52 can be reduced. Further, since the multiplication process for 0 is not performed, an unnecessary calculation process can be eliminated. Therefore, according to the present embodiment, it is possible to provide an OFDM transmission system receiving apparatus including a digital filter whose circuit configuration is reduced.
[0062]
The structure including the multiplexer as the coefficient selector 43a has been described. However, the present invention is not limited to this, and as shown in FIG. It is good. In the case of the symbol filter 40, since it has four coefficients, it is necessary to use a coefficient selector 48a having four flip-flops 481a to 481d. In addition, since the carrier filter 50 includes three coefficients, it is necessary to provide a shift register type coefficient selector 58a including three flip-flops 581a to 581c as shown in FIG. The coefficient selector 48 and the coefficient selector 58 output the coefficients by sequentially shifting the coefficients arranged in the selection order in synchronization with the reception interval of the selection signal.
[0063]
In the above description, the symbol filter 40 has described the case where the interpolation data is generated for the interpolation target part located at the 15th symbol. When generating interpolation data for the interpolation target part located at the 0th symbol, interpolation data is generated using the SP signal one frame before the current frame. When generating interpolation data for the interpolation target part located at the 30th symbol, the interpolation data is generated using the SP signal of the next frame after the current frame. The same applies to the carrier filter 50. Furthermore, in the carrier filter 50, when generating the interpolation data for the interpolation target part of the 0th carrier of the first frame, there is no SP, so an empty tap can be made. For this tap, correction data can be generated by virtually extending and arranging the SP signal of the 0th carrier and the interpolation data generated by the symbol filter 40. This also applies to the end of the carrier. In this case, the CP signal can be virtually expanded and used in addition to the SP signal.
[0064]
In the receiving apparatus illustrated in FIG. 1, the interpolation data generation unit 8 reads the OFDM signal output from the FFT calculation unit 6. However, the present invention is not limited thereto, and as illustrated in FIG. A pilot signal may be extracted from the calculated OFDM signal, and the extracted pilot signal may be output to the interpolation data generation unit 68. In this case, the FFT calculation unit 61 has a structure including a coordinate calculation unit 62 that calculates the arrangement position of the SP signal included in the OFDM signal, and an SP extraction unit 63 that extracts the SP signal from the OFDM signal. As shown in FIG. 22, the coordinate calculation unit 62 includes a 13-stage shift register 21, a multiplier 22, an absolute value detection unit 23, a memory 24, a maximum value detection unit 25, a symbol counter 26a, and a carrier counter 26b. And a coordinate calculation unit 26 having the above, and calculates the arrangement position of the SP signal. Then, the SP extraction unit 63 extracts the SP signal from the OFDM signal based on the arrangement position calculated by the coordinate calculation unit 26, and separates the data signal and the SP signal. The FFT operation unit 61 outputs the extracted SP signal to the interpolation data generation unit 68 and outputs the data signal to the FFT buffer 7. Here, the FFT operation unit 61 may output only the SP signal to the interpolation data generation unit 68, or may replace the 0 signal with a place other than the SP signal and output the 0 signal and the SP signal. . In addition, since the interpolation data generation unit 68 receives the SP signal whose arrangement position has been calculated, it is not necessary to calculate the arrangement position of the SP signal. For this reason, the interpolation data generation unit 68 has a structure including a memory 30 that holds an input SP signal, and an interpolation filter 60 that includes a symbol filter 40 and a carrier filter 50.
[0065]
Further, the symbol filter 40 shown in FIG. 4 receives data including the 0 signal and the SP signal from the delay element D. ₁ ~ D _n-1 However, the present invention is not limited to this, and as shown in FIG. 23, a symbol filter 70 including an extraction unit 71 that directly extracts the SP signal from the memory 30 that holds the SP signal may be used. The extraction unit 71 extracts the SP signal from the memory 30 in accordance with the instruction of the selection signal, and outputs the extracted SP signal to the multiplier 42 corresponding to the tap corresponding to the SP signal. In this case, the memory 30 may hold only the SP signal in addition to the SP signal and the 0 signal. It is sufficient if the SP signal arrangement position is clear.
[0066]
Further, not only the carrier filter 50 shown in FIG. 12 but also a carrier filter 80 including a memory 81 and an extraction unit 82 as shown in FIG. The memory 81 holds the SP signal and the interpolation data generated by the symbol filter 40 or the symbol filter 70, and the extracting unit 82 extracts necessary data directly from the memory 81.
[0067]
【The invention's effect】
As described above, according to the present invention, an interpolation filter that eliminates unnecessary arithmetic processing and reduces the circuit configuration by including a coefficient selector that selects a coefficient corresponding to a tap where valid data is located. It is possible to realize an OFDM receiving device including the above and a filter device in which the circuit configuration is reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of an OFDM signal receiving apparatus according to an embodiment of the present invention.
FIG. 2 is an arrangement pattern diagram for explaining an OFDM signal.
FIG. 3 is a block diagram illustrating a configuration of a coordinate calculation unit.
FIG. 4 is an explanatory diagram showing a configuration of a symbol filter.
FIG. 5 is an explanatory diagram showing a configuration of a coefficient selector.
FIG. 6 is a diagram for explaining generation of interpolation data in a symbol direction.
FIG. 7 is a diagram illustrating a flow of input data when a symbol filter generates interpolation data.
FIG. 8 is a diagram illustrating a flow of input data when a symbol filter generates interpolation data.
FIG. 9 is a diagram illustrating a flow of input data when a symbol filter generates interpolation data.
FIG. 10 is a diagram for explaining generation of interpolation data in a symbol direction.
FIG. 11 is a diagram for explaining generation of interpolation data in a symbol direction.
FIG. 12 is an explanatory diagram showing a configuration of a carrier filter.
FIG. 13 is an explanatory diagram showing a configuration of a coefficient selector.
FIG. 14 is a diagram for explaining generation of interpolation data in a carrier direction.
FIG. 15 is a diagram illustrating a flow of input data when the carrier filter generates interpolation data.
FIG. 16 is a diagram for explaining generation of interpolation data in the carrier direction.
FIG. 17 is a diagram illustrating a flow of input data when the carrier filter generates interpolation data.
FIG. 18 is a diagram for explaining generation of interpolation data in the carrier direction.
FIG. 19 is another example of an explanatory diagram showing a configuration of a coefficient selector.
FIG. 20 is another example of an explanatory diagram showing a configuration of a coefficient selector.
FIG. 21 is another example of a block diagram showing a schematic configuration of an OFDM signal receiving apparatus according to the present embodiment.
FIG. 22 is a block diagram illustrating a configuration of a coordinate calculation unit.
FIG. 23 is another example of an explanatory diagram showing a configuration of a symbol filter.
FIG. 24 is another example of an explanatory diagram showing a configuration of a carrier filter.
FIG. 25 is a block diagram showing a configuration of a waist of an OFDM signal receiving apparatus in the prior art.
FIG. 26 is an explanatory diagram showing a configuration of an interpolation filter in the prior art.
[Explanation of symbols]
1 Receiver
2 Antenna
3 Tuner
4 A / D converter
5 Digital quadrature demodulator
6, 61 FFT calculator
7 FFT buffer
7a memory
8, 68 Interpolation data generator
9 Complex division part
10 Monitor
20 Coordinate calculator
21 13-stage shift register
22 multiplier
23 Absolute value detector
24 memory
25 Maximum value detector
26 Coordinate calculator
26a Symbol counter
26b Carrier counter
27 Extractor
30, 81 memory
40, 70 symbol filter
41a, 41b, 41c, 41d, 71 extraction part
42a, 42b, 42c, 42d Multiplier
43a, 43b, 43c, 43d Coefficient selector
431, 531 Multiplexer
44, 54 Adder
45, 55 input terminals
46, 56 output terminals
48a coefficient selector
481a, 481b, 481c, 481d Flip-flop
50, 80 Carrier filter
51a, 51b, 51c, 51d, 51e, 82 Extraction part
52a, 52b, 52c, 52d, 52e Multiplier
53a, 53b, 53c, 53d, 53e Coefficient selector
58a Coefficient selector
581a, 581b, 581c Flip-flop
60 Interpolation filter
63 SP extraction unit
101 FFT operation unit
102 Interpolation data generator
103 Symbol filter
104 Carrier filter
105 FFT buffer
106 Complex divider
110 FIR filter
111a, 111b, 111c, 111d, 111e Delay element
112a-112g multiplier
114 adder
D ₁ ~ D _n-1 , D ₁ ~ D _m-1 Delay element

Claims

Means for receiving an OFDM signal in which pilot signals of known amplitude and phase are arranged at predetermined intervals on the frequency axis and the time axis; and a filter for generating interpolation data of the received data signal using the pilot signal; In a receiving device comprising equalization means for equalizing the frequency domain and the time domain using the interpolation data,
The filter is
Coefficient selection means for selecting a multiplication coefficient to be multiplied by the pilot signal extracted from a plurality of signals from the plurality of coefficients;
A plurality of multiplication means arranged at a ratio of one to the number of signals corresponding to the predetermined interval and multiplying the pilot signal and the multiplication coefficient;
Adding means for adding the multiplication results of the multiplying means;
And receiving the interpolation data from the adding means.

Comprising a first and a second plurality of said filters,
The first filter generates interpolation data with respect to either the time axis direction or the frequency direction,
The second filter is tandemly connected to the first filter, and generates interpolation data for the other time direction or frequency direction using the pilot signal and the interpolation data generated by the first filter. The receiving apparatus according to claim 1, wherein:

The coefficient selection means of the first filter selects the multiplication coefficient from among the number of the coefficients according to the arrangement ratio of the pilot signal in either the time direction or the frequency direction,
3. The coefficient selection means of the second filter selects the multiplication coefficient from among the number of the coefficients corresponding to the arrangement ratio of the pilot signals in the other time direction or frequency direction. The receiving device described in 1.

The arrangement | positioning means which calculates the arrangement position of the said pilot signal, and arrange | positions the said pilot signal on a frequency axis and a time axis according to the calculation result is provided. The receiving device described.

The arrangement means includes
The multiplication value of the amplitude intensity of two arbitrary signals arranged at a predetermined interval is sequentially calculated, two signals having the maximum absolute value of the multiplication value are detected, and this detected signal is also detected. 5. The receiving apparatus according to claim 4, wherein the arrangement position of the pilot signal at the head is obtained at the same time.

The arrangement means includes
6. The arrangement position of another pilot signal arranged at the predetermined interval with respect to the leading pilot signal is calculated based on the arrangement position of the leading pilot signal. Receiver device.

The arrangement means includes
The receiving apparatus according to claim 4, wherein a selection signal indicating the multiplication coefficient corresponding to an arrangement position of the pilot signal is transmitted to the coefficient selection unit.

The coefficient selecting means includes
The receiving apparatus according to claim 7, wherein the multiplication coefficient is selected based on the received selection signal.

The coefficient selecting means includes
9. The receiving apparatus according to claim 7, wherein the receiving apparatus is a multiplexer that selects the multiplication coefficient in synchronization with a reception interval of the selection signal.

The coefficient selecting means includes
9. A shift register having the same number of stages of delay elements as the number of coefficients, and sequentially moving the coefficients arranged in the order of selection in synchronization with the reception interval of the selection signal. The receiving device described in 1.

Provided in a receiving device that receives OFDM signals in which pilot signals of known amplitude and phase are arranged at predetermined intervals on the frequency axis and the time axis, and generates interpolation data of the received data signal using the pilot signals In the filter device to
Coefficient selection means for selecting a multiplication coefficient to be multiplied by the pilot signal extracted from a plurality of signals from the plurality of coefficients;
Multiplying means arranged at a ratio of one to the number of signals corresponding to the predetermined interval, and multiplying the pilot signal by the multiplication coefficient;
Adding means for adding the multiplication results of the multiplication coefficients;
A filter device comprising: