JPH08148630A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08148630A
JPH08148630A JP28783694A JP28783694A JPH08148630A JP H08148630 A JPH08148630 A JP H08148630A JP 28783694 A JP28783694 A JP 28783694A JP 28783694 A JP28783694 A JP 28783694A JP H08148630 A JPH08148630 A JP H08148630A
Authority
JP
Japan
Prior art keywords
wiring layer
external lead
tin
metallized wiring
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28783694A
Other languages
Japanese (ja)
Other versions
JP3279846B2 (en
Inventor
Yoshihiro Hosoi
義博 細井
Kenji Masutoshi
賢治 増利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP28783694A priority Critical patent/JP3279846B2/en
Publication of JPH08148630A publication Critical patent/JPH08148630A/en
Application granted granted Critical
Publication of JP3279846B2 publication Critical patent/JP3279846B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To provide a production method for a semiconductor device capable of electrically connecting an internal semiconductor element to an external electrical circuit accurately and reliably. CONSTITUTION: A process for adhering a first metal layer 8 consisting of silver or palladium to the surface of a metalized wiring layer 4 of an insulating substrate 1 and a process of adhering a second plating metal layer 9 consisting of tin-lead on the surface of an external lead terminal 2 are adopted and the metalized wiring layer 4 of the insulating substrate 1 and external lead terminal 2 are contacted together and heated. And a first plated metal layer 8 adhered to the surface of the metalized wiring layer 4 of the insulating substrate 1 and a second plated metal layer 9 adhered to the surface of the external lead terminals 2 are mutually diffused, a tin-leadsilver alloy or a tin-lead-palladium alloy is formed, and the metalized wiring layer 4 and the external lead terminal 2 are jointed together through a tin-lead-silver alloy or a tin-leadpalladium alloy in one of the processes for manufacturing the semiconductor devices.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータ等の情報
処理装置に使用される半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used in an information processing device such as a computer.

【0002】[0002]

【従来の技術】従来、コンピューター等の情報処理装置
に使用される半導体装置は、半導体素子と、半導体素子
を搭載するダイパッドと、該ダイパッドを取り囲みダイ
パッド近傍から所定間隔で延出する多数の外部リード端
子と、前記半導体素子、ダイパッド及び外部リード端子
の一部を被覆するモールド樹脂とから成り、ダイパッド
と多数の外部リード端子とが枠状の連結帯を介して一体
に連結形成されたリードフレームを準備するとともに該
リードフレームのダイパッド上面に半導体素子を搭載固
定し、次に前記半導体素子の各電極と外部リード端子と
をボンディングワイヤーを介して電気的に接続するとと
もに前記半導体素子、ダイパッド及び外部リード端子の
一部をモールド樹脂により被覆することによって製作さ
れている。
2. Description of the Related Art Conventionally, a semiconductor device used in an information processing device such as a computer is provided with a semiconductor element, a die pad on which the semiconductor element is mounted, and a large number of external leads surrounding the die pad and extending from the vicinity of the die pad at predetermined intervals. A lead frame, which is composed of a terminal and a molding resin that covers a part of the semiconductor element, the die pad and the external lead terminal, and in which the die pad and a large number of external lead terminals are integrally connected to each other through a frame-shaped connecting band. A semiconductor element is mounted and fixed on the upper surface of the die pad of the lead frame, and then each electrode of the semiconductor element and an external lead terminal are electrically connected through a bonding wire, and the semiconductor element, the die pad and the external lead are also connected. It is manufactured by covering a part of the terminal with a mold resin.

【0003】尚、前記リードフレームは、銅を主成分と
する金属や鉄を主成分とする金属等から成り、該銅を主
成分とする金属等から成る薄板に従来周知の打ち抜き加
工やエッチング加工等の金属加工を施すことによって製
作される。
The lead frame is made of a metal containing copper as a main component, a metal containing iron as a main component, etc., and a conventionally known punching process or etching process is applied to a thin plate made of a metal containing copper as a main component. It is manufactured by applying metal processing such as.

【0004】しかしながら、従来の打ち抜き加工やエッ
チング加工により形成されるリードフレームは、外部リ
ード端子の幅及び隣接する外部リード端子の間隔を0.3
mm以下の極めて狭いものとすることが困難であり、そ
のため近時の高集積化が進み電極数が大幅に増大した半
導体素子を搭載させた場合、半導体素子に近接して多数
の外部リード端子を配置することが不可となる。従っ
て、半導体素子の各電極と外部リード端子とを電気的に
接続するボンディングワイヤーが長いものとなり、その
結果、半導体素子、ダイパッド及び外部リード端子の一
部をモールド樹脂により被覆する際等にボンディングワ
イヤーに外力が印加されると、僅かな外力によりボンデ
ィングワイヤーが容易に変形し、隣接するボンディング
ワイヤー同士が互いに接触して電気的短絡を引き起こし
てしまうという欠点を有していた。
However, in the conventional lead frame formed by punching or etching, the width of the external lead terminals and the distance between the adjacent external lead terminals are 0.3.
Since it is difficult to make the width extremely narrow, such as mm or less, and when a semiconductor element with a large number of electrodes has been mounted in recent years due to high integration, a large number of external lead terminals should be placed close to the semiconductor element. It cannot be placed. Therefore, the bonding wire that electrically connects each electrode of the semiconductor element and the external lead terminal becomes long, and as a result, the bonding wire is used when the semiconductor element, the die pad and a part of the external lead terminal are covered with the mold resin. When an external force is applied to the bonding wire, the bonding wire is easily deformed by a slight external force, and adjacent bonding wires come into contact with each other to cause an electrical short circuit.

【0005】そこで、上記欠点を解消するために酸化ア
ルミニウム質焼結体等の電気絶縁材料から成り、上面に
半導体素子を搭載する搭載部を有するとともに該搭載部
周辺から外周部にかけて多数のメタライズ配線層が扇状
に高密度に被着された絶縁基体と、枠状の連結帯に多数
の外部リード端子の一端を共通に連結させたリードフレ
ームとを準備するとともに該絶縁基体のメタライズ配線
層に外部リード端子の他端を銀ロウ、半田、金−錫ロウ
等のロウ材を介して接合させ、しかる後、前記絶縁基体
の搭載部に半導体素子を搭載固定するとともに該半導体
素子の各電極をメタライズ配線層にボンディングワイヤ
ーを介して電気的に接続し、最後に前記絶縁基体、半導
体素子及び外部リード端子の一部をモールド樹脂により
被覆するようになした半導体装置が提案されている。
In order to solve the above-mentioned drawbacks, an electrically insulating material such as an aluminum oxide sintered body is provided, and a mounting portion for mounting a semiconductor element is provided on the upper surface, and a large number of metallized wirings are provided from the periphery of the mounting portion to the outer peripheral portion. An insulating substrate in which layers are applied in high density in a fan shape and a lead frame in which one end of a large number of external lead terminals are commonly connected to a frame-shaped connecting band are prepared, and the metallized wiring layer of the insulating substrate is externally provided. The other end of the lead terminal is joined via a brazing material such as silver solder, solder, or gold-tin solder, and then the semiconductor element is mounted and fixed on the mounting portion of the insulating base and each electrode of the semiconductor element is metalized. The wiring layer is electrically connected via a bonding wire, and finally the insulating substrate, the semiconductor element and a part of the external lead terminal are covered with a molding resin. Semiconductor device has been proposed was.

【0006】かかる半導体装置は、絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
した後、外部リード端子の一端を枠状の連結帯から切断
分離させ、各外部リード端子を電気的に独立させるとと
もに各外部リード端子を外部電気回路に接続することに
より内部の半導体素子が外部電気回路に電気的に接続さ
れることになる。
In such a semiconductor device, after covering the insulating substrate, the semiconductor element and a part of the external lead terminal with a molding resin, one end of the external lead terminal is cut and separated from the frame-shaped connecting band, and each external lead terminal is electrically connected. By independently making them independent and connecting each external lead terminal to the external electric circuit, the internal semiconductor element is electrically connected to the external electric circuit.

【0007】尚、前記半導体装置においては絶縁基体上
面に扇状に配置されている多数のメタライズ配線層は、
一般にタングステンやモリブデン、マンガン等の高融点
金属粉末により形成されており、該タングステンやモリ
ブデン等の高融点金属粉末はロウ材との濡れ性が悪いこ
とから外部リード端子をメタライズ配線層にロウ材を介
して強固に接合させるためには各メタライズ配線層の表
面には予めロウ材と濡れ性の良い金属、例えば金がメッ
キ法により所定厚みに被着されている。
In the semiconductor device, a large number of metallized wiring layers arranged in a fan shape on the upper surface of the insulating substrate are
Generally, it is formed of a refractory metal powder such as tungsten, molybdenum, or manganese. Since the refractory metal powder such as tungsten or molybdenum has poor wettability with the brazing material, the brazing material is used for the external lead terminal and the metallized wiring layer. In order to firmly bond through the metallized wiring layers, a metal having a good wettability with the brazing material, for example, gold is deposited in advance to a predetermined thickness on the surface of each metallized wiring layer.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、前記半
導体装置は、絶縁基体のメタライズ配線層と外部リード
端子とを例えば銀ロウを介して接合させた場合、絶縁基
体を構成する酸化アルミニウム質焼結体の熱膨張係数と
リードフレームを構成する銅を主成分とする金属の熱膨
張係数とが大きく異なること及び前記絶縁基体のメタラ
イズ配線層と外部リード端子とを接合している銀ロウの
融点が約800℃と高いこと等から、絶縁基体のメタラ
イズ配線層と外部リード端子とを銀ロウ材を介して接合
させる際、両者の熱膨張量の差が大きなものとなり、そ
のためメタライズ配線層と外部リード端子との位置にず
れが生じて両者を正確に接合させることが困難であると
ともにリードフレームとメタライズ配線層との間に大き
な熱応力が発生し、該熱応力により外部リード端子が破
断したり、メタライズ配線層から剥離してしまい、内部
の半導体素子を外部に正確、且つ確実に電気的に接続で
きないという欠点を誘発した。
However, in the semiconductor device described above, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via silver solder, for example, the aluminum oxide sintered body constituting the insulating substrate is formed. Has a large difference from the coefficient of thermal expansion of the metal mainly composed of copper that constitutes the lead frame, and the melting point of the silver solder that joins the metallized wiring layer of the insulating substrate and the external lead terminal is about Since the temperature is as high as 800 ° C. and the like, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via the silver brazing material, the difference in thermal expansion between the two becomes large, so that the metallized wiring layer and the external lead terminal are large. Since the positions of the lead frame and the metallized wiring layer are misaligned, it is difficult to join them accurately, and a large thermal stress is generated between the lead frame and the metallized wiring layer. Or break the external lead terminals by thermal stresses, it will be peeled off from the metallized wiring layer, exactly the semiconductor element to the outside, to induce disadvantage and surely not be electrically connected.

【0009】また、絶縁基体のメタライズ配線層と外部
リード端子とを半田を介して接合させた場合、該半田の
融点が183 ℃と低いため、絶縁基体、半導体素子及び外
部リード端子の一部をモールド樹脂により被覆する際、
モールド樹脂を熱硬化させるための熱(通常約200 ℃)
が印加されると該熱により半田が溶融してメタライズ配
線層と外部リード端子との接合が外れたり、ずれたりし
てやはり内部の半導体素子を外部電気回路に正確、且つ
確実に電気的に接続できないという欠点を誘発した。
When the metallized wiring layer of the insulating base and the external lead terminals are joined via solder, the melting point of the solder is as low as 183 ° C., so that the insulating base, the semiconductor element and a part of the external lead terminals are When coating with mold resin,
Heat for thermosetting the molding resin (usually about 200 ℃)
Is applied, the solder is melted by the heat and the metallized wiring layer and the external lead terminal are disjoined or misaligned, and the internal semiconductor element is also accurately and surely electrically connected to the external electric circuit. Induced the drawback of not being able to.

【0010】更に前記絶縁基体のメタライズ配線層と外
部リード端子とを金−錫ロウを介して接合させた場合、
金−錫ロウ材は硬く脆い性質を有しており、そのため絶
縁基体に半導体素子を接着固定する際や、半導体素子の
電極とメタライズ配線層とをボンディングワイヤーを介
して電気的に接続する際、あるいは絶縁基体、半導体素
子及び外部リード端子の一部をモールド樹脂により被覆
する際等に外部リード端子に不用な外力が印加されると
該外力により、金−錫ロウ材にクラックが入り、外部リ
ード端子がロウ材とともにメタライズ配線層から剥離し
て内部の半導体素子を外部電気回路に正確、且つ確実に
電気的に接続することができないという欠点を誘発し
た。
Further, when the metallized wiring layer of the insulating substrate and the external lead terminal are joined via gold-tin solder,
The gold-tin brazing material has a hard and brittle property, and therefore when the semiconductor element is bonded and fixed to the insulating substrate, or when the electrode of the semiconductor element and the metallized wiring layer are electrically connected via a bonding wire, Alternatively, when an unnecessary external force is applied to the external lead terminal when the insulating substrate, the semiconductor element, and a part of the external lead terminal are covered with the mold resin, the external force causes cracks in the gold-tin brazing material, and the external lead The terminal was peeled off together with the brazing material from the metallized wiring layer, which caused a defect that the internal semiconductor element could not be accurately and surely electrically connected to the external electric circuit.

【0011】また更に前記絶縁基体の上面に被着されて
いる多数のメタライズ配線層は外部リード端子をロウ材
を介して強固に接合させるためにその表面に金を予めメ
ッキ法により被着させておかなければならず、該金は高
価であることから製品としての半導体装置も極めて高価
なものとなる欠点を誘発した。
Furthermore, in order to firmly bond the external lead terminals to the metallized wiring layer deposited on the upper surface of the insulating substrate through the brazing material, gold is deposited on the surface in advance by a plating method. However, since the gold is expensive, the semiconductor device as a product is extremely expensive.

【0012】[0012]

【発明の目的】本発明は、かかる従来の欠点に鑑み案出
されたものであり、その目的は内部の半導体素子を外部
電気回路に電気的に正確、且つ確実に接続することがで
きる半導体装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned conventional drawbacks, and an object thereof is to provide a semiconductor device capable of electrically connecting an internal semiconductor element to an external electric circuit accurately and surely. To provide.

【0013】[0013]

【課題を解決するための手段】本発明は、上面中央部に
半導体素子が搭載される搭載部及び該搭載部周辺から外
周部にかけて導出するメタライズ配線層を有する絶縁基
体と、前記絶縁基体の搭載部に搭載され、電極が前記メ
タライズ配線層に接続されている半導体素子と、前記メ
タライズ配線層にロウ材を介して接合される外部リード
端子と、前記絶縁基体、半導体素子及び外部リード端子
の一部を被覆するモールド樹脂とから成る半導体装置で
あって、前記メタライズ配線層と外部リード端子とが下
記(1)乃至(3)の工程により接合されることを特徴
とするものである。
According to the present invention, there is provided an insulating base having a mounting portion on which a semiconductor element is mounted in the central portion of an upper surface and a metallized wiring layer extending from the periphery of the mounting portion to an outer peripheral portion, and mounting of the insulating base. A semiconductor element mounted on the metallization part and having electrodes connected to the metallized wiring layer, an external lead terminal joined to the metallized wiring layer via a brazing material, and one of the insulating substrate, the semiconductor element and the external lead terminal. A semiconductor device comprising a mold resin for covering a portion, wherein the metallized wiring layer and the external lead terminal are joined by the following steps (1) to (3).

【0014】(1)絶縁基体のメタライズ配線層表面に
銀もしくはパラジウムから成る第1メッキ金属層を被着
させる工程と、(2)外部リード端子の表面に錫ー鉛か
ら成る第2メッキ金属層を被着させる工程と、(3)前
記絶縁基体のメタライズ配線層と外部リード端子とを接
触させるとともに加熱し、前記絶縁基体のメタライズ配
線層表面に被着させた第1メッキ金属層と外部リード端
子表面に被着させた第2メッキ金属層とを相互拡散さ
せ、錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム合金を
形成するとともに該錫ー鉛ー銀合金もしくは錫ー鉛ーパ
ラジウム合金を介してメタライズ配線層と外部リード端
子とを接合させる工程。
(1) A step of depositing a first plated metal layer made of silver or palladium on the surface of the metallized wiring layer of the insulating substrate, and (2) a second plated metal layer made of tin-lead on the surface of the external lead terminal. And (3) bringing the metallized wiring layer of the insulating substrate and external lead terminals into contact with each other and heating them to deposit the first plated metal layer and the external lead on the surface of the metallized wiring layer of the insulating substrate. The second plated metal layer deposited on the terminal surface is interdiffused to form a tin-lead-silver alloy or a tin-lead-palladium alloy, and the tin-lead-silver alloy or tin-lead-palladium alloy A step of joining the metallized wiring layer and the external lead terminal.

【0015】[0015]

【作用】本発明の製造方法によれば、銀もしくはパラジ
ウムから成る第1メッキ金属層を被着させたメタライズ
配線層と、錫ー鉛から成る第2メッキ金属層を被着させ
た外部リード端子とを接触させるとともに加熱し、前記
メタライズ配線層に被着された第1メッキ金属層と外部
リード端子表面に被着された第2メッキ金属層とを相互
拡散させ、錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム
合金を形成するとともに該錫ー鉛ー銀合金もしくは錫ー
鉛ーパラジウム合金を介してメタライズ配線層と外部リ
ード端子とを接合させることから、メタライズ配線層と
外部リード端子とを錫ー鉛ー銀合金もしくは錫ー鉛ーパ
ラジウム合金が形成される約240 ℃の低温で接合させる
ことができ、その結果、メタライズ配線層と外部リード
端子とを接合させる際に両者の熱膨張量の差を極めて小
さいものとして両者を正確、且つ強固に接合することが
でき、また一旦固化した錫ー鉛ー銀合金もしくは錫ー鉛
ーパラジウム合金から成るロウ材はそれぞれ約250 ℃以
上に加熱しないと溶融することはなく、モールド樹脂を
熱硬化させる際の熱でロウ材が溶融することは一切な
く、これによって外部リード端子をメタライズ配線層に
確実、強固に接合させることができ、内部の半導体素子
を外部電気回路に正確、且つ確実に電気的に接続するこ
ともできる。
According to the manufacturing method of the present invention, the metallized wiring layer coated with the first plated metal layer made of silver or palladium and the external lead terminal coated with the second plated metal layer made of tin-lead. And heat to make the first plated metal layer deposited on the metallized wiring layer and the second plated metal layer deposited on the surface of the external lead terminal interdiffuse to form a tin-lead-silver alloy or Since the tin-lead-palladium alloy is formed and the metallized wiring layer and the external lead terminal are joined via the tin-lead-silver alloy or the tin-lead-palladium alloy, the metallized wiring layer and the external lead terminal are joined together by the tin-lead alloy. The lead-silver alloy or tin-lead-palladium alloy is formed. It can be joined at a low temperature of about 240 ℃, and as a result, the metallized wiring layer and the external lead terminal are joined. At this time, the difference in the amount of thermal expansion between the two can be made extremely small, so that the two can be joined accurately and firmly, and the brazing material composed of the once solidified tin-lead-silver alloy or tin-lead-palladium alloy is about It will not melt unless heated to 250 ° C or higher, and the brazing material will not melt due to the heat of thermosetting the molding resin. This will ensure that the external lead terminals are securely and firmly bonded to the metallized wiring layer. Therefore, the internal semiconductor element can be electrically connected to the external electric circuit accurately and surely.

【0016】また本発明の製造方法によれば、絶縁基体
のメタライズ配線層と外部リード端子とを接合させるの
に高価な金を一切使用しないことから製品としての半導
体装置を極めて安価なものとなすこともできる。
Further, according to the manufacturing method of the present invention, since no expensive gold is used for joining the metallized wiring layer of the insulating substrate and the external lead terminal, the semiconductor device as a product is made extremely inexpensive. You can also

【0017】[0017]

【実施例】次に本発明を添付の図面を基づき詳細に説明
する。
The present invention will now be described in detail with reference to the accompanying drawings.

【0018】図1は、本発明の製造方法によって製作さ
れた半導体装置の一実施例を示し、1は絶縁基体、2は
外部リード端子、3は半導体素子である。
FIG. 1 shows an embodiment of a semiconductor device manufactured by the manufacturing method of the present invention, in which 1 is an insulating substrate, 2 is an external lead terminal, and 3 is a semiconductor element.

【0019】前記絶縁基体1は、その上面中央部に半導
体素子を搭載する搭載部1aを有しており、該搭載部1
aには半導体素子3が樹脂、ガラス、ロウ材等の接着剤
を介して接着固定される。
The insulating substrate 1 has a mounting portion 1a for mounting a semiconductor element in the center of the upper surface thereof.
The semiconductor element 3 is bonded and fixed to a by an adhesive such as resin, glass, or brazing material.

【0020】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス焼結体等の電気
絶縁材料から成り、例えば酸化アルミニウム質焼結体か
ら成る場合は、酸化アルミニウム、酸化珪素、酸化カル
シウム、酸化マグネシウム等の原料粉末に適当なバイン
ダー、溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことによってセラミックグリーンシートを得、しかる
後、前記セラミックグリーンシートを打ち抜き加工法等
により適当な形状に打ち抜くとともに必要に応じて複数
枚を積層し、最後に前記セラミックグリーンシートを還
元雰囲気中約1600℃の温度で焼成することによって
製作される。
The insulating substrate 1 is an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body,
When it is made of an electrically insulating material such as a silicon carbide sintered body or a glass ceramics sintered body, for example, when it is made of an aluminum oxide sintered body, it is suitable as a raw material powder of aluminum oxide, silicon oxide, calcium oxide, magnesium oxide or the like. A binder and a solvent are added and mixed to form a slurry, and a ceramic green sheet is obtained by forming it into a sheet by adopting a conventionally known doctor blade method.After that, the ceramic green sheet is punched by a method such as a punching method. It is manufactured by punching into an appropriate shape, laminating a plurality of sheets as necessary, and finally firing the ceramic green sheet in a reducing atmosphere at a temperature of about 1600 ° C.

【0021】また、前記絶縁基体1は、その上面中央部
の半導体素子3が搭載される搭載部1a周辺から外周部
にかけて扇状に広がる多数のメタライズ配線層4が被着
形成されており、該メタライズ配線層4の搭載部1a周
辺部位には半導体素子3の各電極がボンディングワイヤ
ー5を介して電気的に接続され、また絶縁基体1の外周
部位には外部電気回路と接続される外部リード端子2が
ロウ材6を介して接合される。
Further, the insulating base 1 is formed with a large number of metallized wiring layers 4 which are spread in a fan shape from the periphery of the mounting portion 1a where the semiconductor element 3 is mounted on the upper surface central portion to the outer peripheral portion. External lead terminals 2 which are electrically connected to respective electrodes of the semiconductor element 3 via the bonding wires 5 in the peripheral portion of the mounting portion 1a of the wiring layer 4 and connected to an external electric circuit in the outer peripheral portion of the insulating substrate 1. Are joined via the brazing material 6.

【0022】前記メタライズ配線層4は、タングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、該タングステン等の高融点粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを前記絶縁基
体1となるセラミックグリーンシートに従来周知のスク
リーン印刷法等の厚膜手法を採用して所定パターンに印
刷塗布しておくことによって絶縁基体1の搭載部1a周
辺上面から絶縁基体1外周部上面にかけて扇状に広がる
ように被着形成される。
The metallized wiring layer 4 is made of a refractory metal powder such as tungsten, molybdenum, or manganese, and a metal paste obtained by adding and mixing an appropriate binder and solvent to the refractory metal powder such as tungsten is used as the insulating substrate. The ceramic green sheet to be No. 1 is formed into a fan shape from the upper surface around the mounting portion 1a of the insulating substrate 1 to the upper surface of the outer peripheral portion of the insulating substrate 1 by applying a thick film method such as a well-known screen printing method to print and apply the pattern in advance. It is formed so as to spread over.

【0023】尚、前記メタライズ配線層4はスクリーン
印刷法により印刷塗布されるのでその線幅及び隣接する
メタライズ配線層4の間隔を約0.05mm以下の狭いもの
とすることが可能であり、その結果、半導体素子3の近
傍に多数のメタライズ配線層4を配置して半導体素子3
とメタライズ配線層4とを短いボンディングワイヤー5
で電気的に接続することができ、隣接するボンディング
ワイヤー5間に電気的短絡が発生するのを有効に防止す
ることができる。
Since the metallized wiring layer 4 is printed and applied by the screen printing method, the line width and the space between the adjacent metalized wiring layers 4 can be made as narrow as about 0.05 mm or less. , A large number of metallized wiring layers 4 are arranged in the vicinity of the semiconductor element 3
A short bonding wire 5 between the metallized wiring layer 4 and
It is possible to electrically connect with each other, and it is possible to effectively prevent an electrical short circuit between the adjacent bonding wires 5.

【0024】また前記メタライズ配線層4にロウ材6を
介して接合される外部リード端子2は、内部に収容する
半導体素子3を外部電気回路に接続する作用を為し、外
部リード端子2を外部電気回路基板の配線導体に接続す
ることにより、半導体素子3がメタライズ配線層4及び
外部リード端子2を介して外部電気回路に電気的に接続
されることとなる。
The external lead terminal 2 joined to the metallized wiring layer 4 via the brazing material 6 serves to connect the semiconductor element 3 housed therein to an external electric circuit, and the external lead terminal 2 is externally connected. By connecting to the wiring conductor of the electric circuit board, the semiconductor element 3 is electrically connected to the external electric circuit via the metallized wiring layer 4 and the external lead terminal 2.

【0025】前記外部リード端子2は、銅を主成分とす
る銅系合金や鉄を主成分とする鉄系合金等の金属から成
り、例えば銅系合金のインゴットを従来周知の圧延加工
法を採用して所定厚みの板状となすとともにこれにエッ
チング加工やパンチング加工を施して所定の形状となす
ことによって製作される。
The external lead terminals 2 are made of a metal such as a copper-based alloy containing copper as a main component or an iron-based alloy containing iron as a main component. For example, an ingot of a copper-based alloy is formed by a conventionally known rolling method. Then, it is formed into a plate shape having a predetermined thickness, and is subjected to etching processing or punching processing to have a predetermined shape.

【0026】尚、前記外部リード端子2は銅を主成分と
する金属から形成すると、該銅を主成分とする金属は、
熱伝導率に優れ半導体素子3が作動時に発生する熱を外
部リード端子2を介して外部大気中に良好に放散させ半
導体素子3を常に低温として安定に作動させることがで
きる。従って前記外部リード端子3は銅を主成分とする
金属により形成されることが好ましい。
When the external lead terminal 2 is formed of a metal containing copper as a main component, the metal containing copper as a main component is
The heat conductivity is excellent, and the heat generated during the operation of the semiconductor element 3 can be satisfactorily dissipated into the external atmosphere through the external lead terminals 2, so that the semiconductor element 3 can always be operated at a low temperature and stably operated. Therefore, the external lead terminals 3 are preferably formed of a metal containing copper as a main component.

【0027】また前記外部リード端子2をメタライズ配
線層4に接合しているロウ材6は、錫ー鉛ー銀合金もし
くは錫ー鉛ーパラジウム合金から成り、外部リード端子
4をメタライズ配線層に強固に接合する作用を為す。
The brazing material 6 for joining the external lead terminal 2 to the metallized wiring layer 4 is made of a tin-lead-silver alloy or a tin-lead-palladium alloy, and the external lead terminal 4 is firmly bonded to the metallized wiring layer. Performs the action of joining.

【0028】前記ロウ材6を構成する錫ー鉛ー銀合金も
しくは錫ー鉛ーパラジウム合金は、靭性が高いため、外
部リード端子2に不用な外力が印加されたとしても外部
リード端子2がロウ材6とともにメタライズ配線層4か
ら容易に剥離することはなく、また融点がそれぞれ約25
0 ℃以上であるため、後述するモールド樹脂を熱硬化さ
せる際の熱でロウ材6が溶融することはなく、外部リー
ド端子2をメタライズ配線層4に確実、強固に接合する
ことができる。
Since the tin-lead-silver alloy or the tin-lead-palladium alloy forming the brazing material 6 has high toughness, the external lead terminal 2 is brazed even if an unnecessary external force is applied to the external lead terminal 2. 6 does not easily peel from the metallized wiring layer 4 and has a melting point of about 25 each.
Since the temperature is 0 ° C. or higher, the brazing material 6 is not melted by the heat when the mold resin described later is thermally cured, and the external lead terminal 2 can be reliably and firmly bonded to the metallized wiring layer 4.

【0029】また一方、前記絶縁基体1、半導体素子3
及び外部リード端子2の一部は、エポキシ樹脂等のモー
ルド樹脂7により被覆されており、これにより半導体素
子3が内部に気密に封止されることとなる。
On the other hand, the insulating substrate 1 and the semiconductor element 3 are
Also, a part of the external lead terminal 2 is covered with a mold resin 7 such as an epoxy resin, whereby the semiconductor element 3 is hermetically sealed inside.

【0030】前記絶縁基体、半導体素子及び外部リード
端子の一部をモールド樹脂7で被覆するには、半導体素
子3及び外部リード端子2が接合された絶縁基体1を所
定のモールド金型内に配置するとともに該金型内にエポ
キシ樹脂等のモールド樹脂を注入し、しかる後、注入し
た樹脂を約200 ℃の温度、100kgf/mm2 の圧力
を加えて熱硬化させる方法が採られる。
In order to cover the insulating substrate, the semiconductor element and a part of the external lead terminal with the molding resin 7, the insulating substrate 1 to which the semiconductor element 3 and the external lead terminal 2 are bonded is placed in a predetermined molding die. At the same time, a mold resin such as an epoxy resin is injected into the mold, and then the injected resin is thermally cured by applying a temperature of about 200 ° C. and a pressure of 100 kgf / mm 2.

【0031】次に上述の半導体装置において、絶縁基体
1のメタライズ配線層4に外部リード端子2を錫ー鉛ー
銀合金もしくは錫ー鉛ーパラジウム合金から成るロウ材
6を介して接合させる方法について図2(a)乃至
(d)に基づき説明する。先ず、図2(a)に示すよう
にメタライズ配線層4を有する絶縁基体1及び外部リー
ド端子2を準備する。
Next, in the above-mentioned semiconductor device, a method for joining the external lead terminal 2 to the metallized wiring layer 4 of the insulating substrate 1 through the brazing material 6 made of a tin-lead-silver alloy or a tin-lead-palladium alloy is illustrated. A description will be given based on 2 (a) to (d). First, as shown in FIG. 2A, an insulating substrate 1 having a metallized wiring layer 4 and external lead terminals 2 are prepared.

【0032】次に図2(b)に示すように前記絶縁基体
1のメタライズ配線層4の外表面に銀もしくはパラジウ
ムから成る第1メッキ金属層8を0.05乃至2.0 μmの厚
みに被着させ、同時に外部リード端子2の表面に錫ー鉛
から成る第2メッキ金属層9を3.0 乃至100 μm の厚み
に順次被着させる。
Next, as shown in FIG. 2B, a first plated metal layer 8 made of silver or palladium is applied to the outer surface of the metallized wiring layer 4 of the insulating substrate 1 to a thickness of 0.05 to 2.0 μm, At the same time, a second plated metal layer 9 made of tin-lead is sequentially deposited on the surface of the external lead terminal 2 to a thickness of 3.0 to 100 μm.

【0033】次に図2(c)に示すように前記絶縁基体
1のメタライズ配線層4上に外部リード端子2の一端を
載置するとともにこれらを約240 ℃の温度に加熱し、メ
タライズ配線層4に被着させた銀もしくはパラジウムか
ら成る第1メッキ金属層8と外部リード端子2に被着さ
せた錫ー鉛から成る第2メッキ金属層9を相互拡散させ
て錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム合金から
成るロウ材6を形成し、該ロウ材6で絶縁基体1のメタ
ライズ配線層4と外部リード端子2とを接合させれば図
2(d)に示すように絶縁基体1のメタライズ配線層4
に外部リード端子2を接合させた半導体装置が完成す
る。この場合、絶縁基体1のメタライズ配線層4と外部
リード端子2とを約240 ℃の低温で接合することができ
るので、メタライズ配線層4と外部リード端子2とを接
合する際に絶縁基体1と外部リード端子2との熱膨張量
の差は極めて小さいものとなり、そのためメタライズ配
線層4と外部リード端子2との位置がずれることはな
く、またメタライズ配線層4と外部リード端子2との間
に大きな熱応力が発生することもない。更に一旦冷却固
化された錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム合
金から成るロウ材6は、それぞれ約250 ℃以上の温度に
加熱しない限り再溶融することはなく、絶縁基体1、半
導体素子3及び外部リード端子2の一部をモールド樹脂
7で被覆する際の熱によって溶融することはない。従っ
て、本発明の製造方法によれば外部リード端子2を絶縁
基体1のメタライス配線層4に正確、且つ強固に接合す
ることができる。
Next, as shown in FIG. 2 (c), one end of the external lead terminal 2 is placed on the metallized wiring layer 4 of the insulating substrate 1 and these are heated to a temperature of about 240 ° C. to form a metallized wiring layer. The first plated metal layer 8 made of silver or palladium deposited on the No. 4 and the second plated metal layer 9 made of tin-lead deposited on the external lead terminal 2 are interdiffused to form a tin-lead-silver alloy or If a brazing material 6 made of a tin-lead-palladium alloy is formed, and the metallized wiring layer 4 of the insulating base 1 and the external lead terminal 2 are joined by the brazing material 6, as shown in FIG. Metallized wiring layer 4
A semiconductor device in which the external lead terminal 2 is joined to the above is completed. In this case, since the metallized wiring layer 4 of the insulating base 1 and the external lead terminal 2 can be bonded at a low temperature of about 240 ° C., when the metallized wiring layer 4 and the external lead terminal 2 are bonded, The difference in the amount of thermal expansion from the external lead terminal 2 is extremely small, so that the positions of the metallized wiring layer 4 and the external lead terminal 2 are not displaced, and the metallized wiring layer 4 and the external lead terminal 2 are not separated from each other. No large thermal stress is generated. Further, the brazing material 6 made of the tin-lead-silver alloy or the tin-lead-palladium alloy once cooled and solidified does not remelt unless heated to a temperature of about 250 ° C. or more, and the insulating substrate 1 and the semiconductor element 3 are not melted. Also, the external lead terminals 2 are not melted by the heat when they are covered with the molding resin 7. Therefore, according to the manufacturing method of the present invention, the external lead terminal 2 can be joined to the metallized wiring layer 4 of the insulating substrate 1 accurately and firmly.

【0034】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
The present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the gist of the present invention.

【0035】[0035]

【発明の効果】本発明の製造方法によれば、銀もしくは
パラジウムから成る第1メッキ金属層を被着させたメタ
ライズ配線層と、錫ー鉛から成る第2メッキ金属層を被
着させた外部リード端子とを接触させるとともに加熱
し、前記メタライズ配線層に被着された第1メッキ金属
層と外部リード端子表面に被着された第2メッキ金属層
とを相互拡散させ、錫ー鉛ー銀合金もしくは錫ー鉛ーパ
ラジウム合金を形成するとともに該錫ー鉛ー銀合金もし
くは錫ー鉛ーパラジウム合金を介してメタライズ配線層
と外部リード端子とを接合させることから、メタライズ
配線層と外部リード端子とを錫ー鉛ー銀合金もしくは錫
ー鉛ーパラジウム合金が形成される約240 ℃の低温で接
合させることができ、その結果、メタライズ配線層と外
部リード端子とを接合させる際に両者の熱膨張量の差を
極めて小さいものとして両者を正確、且つ強固に接合す
ることができ、また一旦固化した錫ー鉛ー銀合金もしく
は錫ー鉛ーパラジウム合金から成るロウ材はそれぞれ約
250 ℃以上に加熱しないと溶融することはなく、モール
ド樹脂を熱硬化させる際の熱でロウ材が溶融することは
一切なく、これによって外部リード端子をメタライズ配
線層に確実、強固に接合させることができ、内部の半導
体素子を外部電気回路に正確、且つ確実に電気的に接続
することもできる。
According to the manufacturing method of the present invention, the metallized wiring layer having the first plated metal layer made of silver or palladium deposited thereon and the second plated metal layer made of tin-lead coated on the outside The lead terminals are brought into contact with each other and heated so that the first plated metal layer deposited on the metallized wiring layer and the second plated metal layer deposited on the surface of the external lead terminals are mutually diffused to form tin-lead-silver. An alloy or a tin-lead-palladium alloy is formed, and the metallized wiring layer and the external lead terminal are joined together through the tin-lead-silver alloy or the tin-lead-palladium alloy. The tin-lead-silver alloy or tin-lead-palladium alloy is formed. It can be joined at a low temperature of about 240 ℃, and as a result, the metallized wiring layer and the external lead terminal are joined. When these are made, the difference in the amount of thermal expansion between them can be made extremely small and both can be joined accurately and firmly, and the brazing material composed of the once solidified tin-lead-silver alloy or tin-lead-palladium alloy is about
It will not melt unless heated to 250 ° C or higher, and the brazing material will not melt due to the heat of thermosetting the molding resin. This will ensure that the external lead terminals are securely and firmly bonded to the metallized wiring layer. Therefore, the internal semiconductor element can be electrically connected to the external electric circuit accurately and surely.

【0036】また本発明の製造方法によれば、絶縁基体
のメタライズ配線層と外部リード端子とを接合させるの
に高価な金を一切使用しないことから製品としての半導
体装置を極めて安価なものとなすこともできる。
Further, according to the manufacturing method of the present invention, since no expensive gold is used for joining the metallized wiring layer of the insulating substrate and the external lead terminal, the semiconductor device as a product is made extremely inexpensive. You can also

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.

【図2】(a)〜(d)は図1に示す半導体装置の製造
方法を説明するための工程毎の断面図である。
2A to 2D are cross-sectional views for each step for explaining a method of manufacturing the semiconductor device shown in FIG.

【符号の説明】[Explanation of symbols]

1・・・・絶縁基体 1a・・・搭載部 2・・・・外部リード端子 3・・・・半導体素子 4・・・・メタライズ配線層 5・・・・ボンディングワイヤー 6・・・・ロウ材 7・・・・モールド樹脂 8・・・・第1メッキ金属層 9・・・・第2メッキ金属層 1 ... Insulating substrate 1a ... Mounting part 2 ... External lead terminal 3 ... Semiconductor element 4 ... Metallized wiring layer 5 ... Bonding wire 6 ... Brazing material 7 ... Mold resin 8 ... 1st plating metal layer 9 ... 2nd plating metal layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】上面中央部に半導体素子が搭載される搭載
部及び該搭載部周辺から外周部にかけて導出するメタラ
イズ配線層を有する絶縁基体と、前記絶縁基体の搭載部
に搭載され、電極が前記メタライズ配線層に接続されて
いる半導体素子と、前記メタライズ配線層にロウ材を介
して接合される外部リード端子と、前記絶縁基体、半導
体素子及び外部リード端子の一部を被覆するモールド樹
脂とから成る半導体装置であって、前記メタライズ配線
層と外部リード端子とが下記(1)乃至(3)の工程に
より接合されることを特徴とする半導体装置の製造方
法。 (1)絶縁基体のメタライズ配線層表面に銀もしくはパ
ラジウムから成る第1メッキ金属層を被着させる工程
と、(2)外部リード端子の表面に錫ー鉛から成る第2
メッキ金属層を被着させる工程と、(3)前記絶縁基体
のメタライズ配線層と外部リード端子とを接触させると
ともに加熱し、前記絶縁基体のメタライズ配線層表面に
被着させた第1メッキ金属層と外部リード端子表面に被
着させた第2メッキ金属層とを相互拡散させ、錫ー鉛ー
銀合金もしくは錫ー鉛ーパラジウム合金を形成するとと
もに該錫ー鉛ー銀合金もしくは錫ー鉛ーパラジウム合金
を介してメタライズ配線層と外部リード端子とを接合さ
せる工程。
1. An insulating base having a mounting portion on which a semiconductor element is mounted in a central portion of an upper surface and a metallized wiring layer extending from the periphery of the mounting portion to an outer peripheral portion, and an electrode mounted on the mounting portion of the insulating base and having electrodes as described above. From a semiconductor element connected to the metallized wiring layer, an external lead terminal joined to the metallized wiring layer via a brazing material, and a molding resin that covers the insulating substrate, the semiconductor element and a part of the external lead terminal. A method of manufacturing a semiconductor device, wherein the metallized wiring layer and the external lead terminal are joined by the following steps (1) to (3). (1) A step of depositing a first plated metal layer made of silver or palladium on the surface of the metallized wiring layer of the insulating substrate, and (2) a second step made of tin-lead on the surface of the external lead terminal.
A step of depositing a plated metal layer, and (3) a first plated metal layer deposited on the surface of the metallized wiring layer of the insulating substrate by bringing the metallized wiring layer of the insulating substrate into contact with an external lead terminal and heating. And the second plated metal layer deposited on the surface of the external lead terminal are mutually diffused to form a tin-lead-silver alloy or tin-lead-palladium alloy, and the tin-lead-silver alloy or tin-lead-palladium alloy. A step of joining the metallized wiring layer and the external lead terminal via the.
JP28783694A 1994-11-22 1994-11-22 Method for manufacturing semiconductor device Expired - Fee Related JP3279846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28783694A JP3279846B2 (en) 1994-11-22 1994-11-22 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28783694A JP3279846B2 (en) 1994-11-22 1994-11-22 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH08148630A true JPH08148630A (en) 1996-06-07
JP3279846B2 JP3279846B2 (en) 2002-04-30

Family

ID=17722401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28783694A Expired - Fee Related JP3279846B2 (en) 1994-11-22 1994-11-22 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3279846B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8016624B2 (en) * 2005-09-22 2011-09-13 Enplas Corporation Electric contact and socket for electrical part

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8016624B2 (en) * 2005-09-22 2011-09-13 Enplas Corporation Electric contact and socket for electrical part
USRE45924E1 (en) * 2005-09-22 2016-03-15 Enplas Corporation Electric contact and socket for electrical part

Also Published As

Publication number Publication date
JP3279846B2 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
JP3873145B2 (en) Package for storing semiconductor elements
US5760466A (en) Semiconductor device having improved heat resistance
JP3850335B2 (en) Ceramic circuit board
JP3210835B2 (en) Package for storing semiconductor elements
JP3279844B2 (en) Semiconductor device and manufacturing method thereof
JP3441194B2 (en) Semiconductor device and manufacturing method thereof
JP3279846B2 (en) Method for manufacturing semiconductor device
JP4272550B2 (en) Multiple wiring board
JP3495773B2 (en) Circuit board
JP4671511B2 (en) Wiring board manufacturing method
JP3359521B2 (en) Method for manufacturing semiconductor device
JP3281778B2 (en) Semiconductor device
JP4355097B2 (en) Wiring board manufacturing method
JP3297577B2 (en) Package for storing semiconductor elements
JPH10139559A (en) Glass-ceramic substrate and its manufacture
JPH08162589A (en) Semiconductor device
JP2912779B2 (en) Manufacturing method of semiconductor device storage package
JP3210838B2 (en) Manufacturing method of semiconductor device storage package
JP2746813B2 (en) Package for storing semiconductor elements
JP3808358B2 (en) Wiring board
JP3181008B2 (en) Semiconductor device
JP2003078237A (en) Ceramic wiring board
JP2006074059A (en) Semiconductor device
JP2001093924A (en) Ceramic circuit board and manufacturing method for electronic device using the same
JPH08148527A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees